CN116092956A - 芯片封装方法及芯片封装结构 - Google Patents

芯片封装方法及芯片封装结构 Download PDF

Info

Publication number
CN116092956A
CN116092956A CN202310369322.2A CN202310369322A CN116092956A CN 116092956 A CN116092956 A CN 116092956A CN 202310369322 A CN202310369322 A CN 202310369322A CN 116092956 A CN116092956 A CN 116092956A
Authority
CN
China
Prior art keywords
chip
bare
unit
connection
rdl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310369322.2A
Other languages
English (en)
Other versions
CN116092956B (zh
Inventor
华菲
赵作明
刘志煌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Huafeng Jixin Electronics Co ltd
Original Assignee
Beijing Huafeng Jixin Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Huafeng Jixin Electronics Co ltd filed Critical Beijing Huafeng Jixin Electronics Co ltd
Priority to CN202310369322.2A priority Critical patent/CN116092956B/zh
Publication of CN116092956A publication Critical patent/CN116092956A/zh
Application granted granted Critical
Publication of CN116092956B publication Critical patent/CN116092956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps

Abstract

本发明实施例提供一种芯片封装方法及芯片封装结构，属于芯片技术领域。所述芯片封装方法包括：制备初始芯片结构，该初始芯片结构包括依次堆叠的RDL、芯片层及凸点阵列层，其中芯片层包括至少一个第一芯片单元，其包括第一裸芯片及分布在其两侧的连接结构；提供至少一个第二芯片单元，其中每一第二芯片单元与一个第一芯片单元相对应，且包括第二裸芯片；将第二裸芯片以面对面直接互连的方式倒装贴片至相对应的第一芯片单元的凸点阵列层；切割出相对应的每组第一和第二芯片单元以作为单颗芯片结构，并贴装散热片和制备焊球。本发明通过第二裸芯片与第一裸芯片和连接结构之间的面对面直接互连方式，实现了两个裸芯片之间基于最短导线的高速连接。

Description

芯片封装方法及芯片封装结构
技术领域
本发明涉及芯片技术领域，具体地涉及一种芯片封装方法及芯片封装结构。
背景技术
目前，将多个芯片进行封装已经在多个领域被证明是提高芯片的整体性能的有效方法。但是，当前的芯片封装中，存在布线复杂的缺陷，且因为导线过长而带来较大的寄生电阻电容（RC），造成芯片间的信号延迟和失真。
发明内容
本发明实施例的目的是提供一种芯片封装方法及芯片封装结构，用于至少部分地解决上述技术问题。
为了实现上述目的，本发明实施例提供一种芯片封装方法，包括依次执行的以下步骤：制备初始芯片结构，该初始芯片结构包括依次堆叠的导线再分布层RDL、芯片层及凸点阵列层，其中所述芯片层包括至少一个第一芯片单元，该第一芯片单元包括第一裸芯片及分布在所述第一裸芯片两侧的连接结构，所述连接结构能够实现所述RDL与所述凸点阵列层之间的信号传输；提供至少一个第二芯片单元，其中每一第二芯片单元与一个第一芯片单元相对应，且每一第二芯片单元包括第二裸芯片；将所述第二芯片单元中的第二裸芯片以面对面直接互连的方式倒装贴片至相对应的第一芯片单元中的第一裸芯片和连接结构上的凸点阵列层；切割出相对应的每组第一芯片单元和第二芯片单元以作为单颗芯片结构；针对所述单颗芯片结构，在所述第二裸芯片的背面贴装散热片；以及在所述RDL上制备焊球，得到最终的芯片封装结构。
可选的，所述制备初始芯片结构包括：提供所述第一裸芯片和所述连接结构，形成所述第一芯片单元；将所述第一裸芯片和所述连接结构的正面连接点向下以置于载板的上表面；针对所述第一裸芯片和所述连接结构进行压模；在所述第一裸芯片和所述连接结构的背面制备所述RDL，以及在正面进行去载板处理；对去载板之后的第一芯片单元进行倒装模减薄处理以暴露出连接点；以及在所暴露出的连接点上制备所述凸点阵列层。
可选的，所述连接结构是具有硅穿孔的芯片。
可选的，所述芯片封装方法还包括：在所述倒装贴片完成之后以及在所述切割之前，针对所述第一芯片单元和所述第二芯片单元，进行底部填充或压模。
可选的，该芯片封装方法还包括：通过所述焊球电连接外部设备，以实现所述第一裸芯片与所述外部设备之间基于所述焊球的信号传输，以及实现所述第二裸芯片与所述外部设备之间基于所述焊球与所述连接结构的信号传输。
本发明实施例还提供一种通过上述任意的芯片封装方法实现的芯片封装结构，包括：初始芯片结构，该初始芯片结构包括依次堆叠的导线再分布层RDL、芯片层及凸点阵列层，其中所述芯片层包括至少一个第一芯片单元，该第一芯片单元包括第一裸芯片及分布在所述第一裸芯片两侧的连接结构，所述连接结构能够实现所述RDL与所述凸点阵列层之间的信号传输；至少一个第二芯片单元，其中每一第二芯片单元与一个第一芯片单元相对应，且每一第二芯片单元包括第二裸芯片，其中所述第二芯片单元中的第二裸芯片以面对面直接互连的方式倒装贴片至相对应的第一芯片单元中的第一裸芯片和连接结构上的凸点阵列层；针对在所述倒装贴片完成之后切割出的包括相对应的一组第一芯片单元和第二芯片单元的单颗芯片结构，在所述第二裸芯片的背面贴装的散热片；以及在所述RDL上制备的焊球。
可选的，在所述初始芯片结构中：所述RDL位于所述第一裸芯片和所述连接结构的背面，且所述第一裸芯片和所述连接结构的正面暴露出用于连接所述凸点阵列层的连接点。
可选的，所述连接结构是具有硅穿孔的芯片。
可选的，所述焊球电连接外部设备，以实现所述第一裸芯片与所述外部设备之间基于所述焊球的信号传输，以及实现所述第二裸芯片与所述外部设备之间基于所述焊球与所述连接结构的信号传输。
通过上述技术方案，本发明实施例通过第二裸芯片与第一裸芯片和连接结构之间的面对面直接互连方式，实现了两个裸芯片之间基于最短导线的高速连接。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。
在附图中：
图1是本发明实施例一的芯片封装方法的流程示意图；
图2（a）-图2（h）是本发明实施例的示例中涉及的芯片封装方法的各个工序的示意图，且同时示出了本发明实施例三的示例芯片封装结构；以及
图3是本发明实施例一中制备初始芯片结构的流程示意图。
附图标记说明：
110、第一裸芯片；120、连接结构；
200、载板；300、模层结构；400、RDL；500、凸点阵列层；600、第二裸芯片；700、散热片；800、焊球。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
在介绍本发明实施例的方案之前，先对涉及的部分术语进行介绍，以便于本领域技术人员能够更好地理解本发明实施例方案。
1）芯片封装：是指对裸芯片进行保护，以避免其受到外界损坏，不同的封装技术在制备工序和工艺方面差异很大。
2）倒装：即芯片倒装工艺，是指让芯片的连接点朝下以进行操作，例如倒装贴片是指将芯片连接点朝下以与基板、载体、电路板、另一芯片等相连。其中，凸点是一种典型的连接点。
3）底部填充：是指将环氧树脂胶水等点涂在倒装芯片框架的边缘，通过“毛细管效应”，胶水被吸往框架的对侧，完成底部充填过程，再通过加热使胶水固化，得到可靠、稳定的芯片工艺。
4）面对面直接互连：是指例如针对两个芯片，将一个芯片垂直地焊接于另一芯片的倒装凸点阵列，而不额外经过基板、导线、RDL等来实现芯片互连。
5）压模：即芯片压模工艺，是指将芯片的连接框架放置于模具中，再将固化材料注入模具，以通过压缩形成保护芯片连接框架的模层结构。
6）基板和载板：基板具有电学特性，其内部有布线，以使得裸芯片可以通过布线进行横向和纵向的信号传输；载板不具备电学特性，只起机械上的承载作用。
7）单颗芯片：是指将已经切割分离出来（即不需要再进行切割）的单一芯片，在封装后可以独立实现特定的计算，其可以集成有多个裸芯片以实现多项计算，例如运算功能强大的CPU、GPU和AI芯片。
实施例一。
图1是本发明实施例一的芯片封装方法的流程示意图，该芯片封装方法包括以下的步骤S100-S600，而图2（a）-图2（h）则是应用该芯片封装方法的示例的工序示意图，包括工序s1-s8。结合图1以及图2（a）-图2（h），该芯片封装方法包括以下的步骤S100-S600。
步骤S100，制备初始芯片结构。
如图2（e）所示，该初始芯片结构包括依次堆叠的导线再分布层（RedistributionLayer，RDL）400、芯片层及凸点阵列层500，其中所述芯片层包括至少一个第一芯片单元，该第一芯片单元包括第一裸芯片110及分布在所述第一裸芯片110两侧的连接结构120，所述连接结构120能够实现所述RDL 400与所述凸点阵列层500之间的信号传输。
在优选的实施例中，如图3所示，该步骤S100所实现的制备初始芯片结构可以包括以下的步骤S110-S160。
步骤S110，提供所述第一裸芯片和所述连接结构，形成所述第一芯片单元。
步骤S120，将所述第一裸芯片和所述连接结构的正面连接点向下以置于载板的上表面；
步骤S130，针对所述第一裸芯片和所述连接结构进行压模。
步骤S140，在所述第一裸芯片和所述连接结构的背面制备所述RDL，以及在正面进行去载板处理。
步骤S150，对去载板之后的第一芯片单元进行倒装模减薄处理以暴露出连接点。
步骤S160，在所暴露出的连接点上制备所述凸点阵列层。
结合图2（a）-图2（e），该步骤S110-S150的实现对应于示例的工序s1-s5。
工序s1：如图2（a）所示，提供第一芯片单元，包括第一裸芯片110和连接结构120；以及将第一裸芯片110和连接结构120的正面连接点向下以置于载板200的上表面。
其中，连接结构120例如是具有硅穿孔的芯片，该硅穿孔能够实现置于其上下表面的模块的信号传输，如图2（e）所示，通过芯片的硅穿孔能够实现所述RDL 400与所述凸点阵列层500之间的信号传输。此外，连接结构120还可以是有机基板，其内部有布线，也能实现基板上下表面的模块的信号传输。
工序s2：如图2（b）所示，针对所述第一裸芯片110和所述连接结构120进行压模，得到相应的模层结构300。
工序s3：如图2（c）所示，去掉芯片单元正面的载板200，并在第一裸芯片110和连接结构120的背面制备RDL 400。
工序s4：如图2（d）所示，进行倒装模减薄处理（相当于图2（c）旋转180度之后再进行模减薄），暴露出芯片的连接点。
工序s5：如图2（e）所示，在所暴露出的连接点上制备凸点阵列层500。
步骤S200，提供至少一个第二芯片单元，其中每一第二芯片单元与一个第一芯片单元相对应，且每一第二芯片单元包括第二裸芯片。
在示例中，相对应的一组第二芯片单元与第一芯片单元被确定为属于单颗芯片。
步骤S300，将所述第二芯片单元中的第二裸芯片以面对面直接互连的方式倒装贴片至相对应的第一芯片单元中的第一裸芯片和连接结构上的凸点阵列层。
该步骤S300对应于示例的工序s6。
工序s6：如图2（f）所示，第二裸芯片600以面对面直接互连的方式键合至第一裸芯片110和连接结构120上的凸点阵列层500中。
其中，面对面直接互连的定义已在上文给出，而结合图2（f）所要指出的是，面对面直接互连包括以下两个特点：
1）第二裸芯片600和第一裸芯片110及连接结构120之间是不经过RDL的直接连接，例如通过导线焊接而直接连接；
2）第二裸芯片600和第一裸芯片110连接结构之间的“面对面”表现为两者之间实现焊接的导线是垂直的，基于“两点之间直线最短”的理论，易知当前连接两个裸芯片的相应连接点的导线是最短的，例如可小于1mm。
步骤S400，在所述倒装贴片完成之后，切割出相对应的每组第一芯片单元和第二芯片单元以作为单颗芯片结构。
在此，步骤S300所形成的是大板晶圆或面板上制备的芯片封装结构，应用中需要单颗芯片结构，进而在步骤S400提出通过切割工艺获取单颗芯片结构的方案。
其中，切割工艺对于本领域技术人员是常规技术手段，在此不再赘述。
步骤S500，针对所述单颗芯片结构，在所述第二裸芯片的背面贴装散热片。
对应工序s7：如图2（g）所示，在第二裸芯片600的背面添加散热片700。
步骤S600，在所述RDL上制备焊球，得到最终的芯片封装结构。
对应工序s8：如图2（h）所示，在RDL 400上制备焊球800，得到最终的芯片封装结构。
在示例中，可通过所述焊球800电连接外部设备，以实现所述第一裸芯片110与所述外部设备之间基于所述焊球800的信号传输，以及实现所述第二裸芯片600与所述外部设备之间基于所述焊球800与所述连接结构110的信号传输。举例而言，外部设备为电源，则可保证对于第一裸芯片110和第二裸芯片600的供电。
综上，本发明实施例的芯片封装方法至少具有以下两个方面的优势。
1）通过第二裸芯片与第一裸芯片和连接结构之间的面对面直接互连方式，实现了两个裸芯片之间基于最短导线的连接，而又基于“导线越长，RC越大”的理论，易知导线的减短会明显地降低RC，进而减少了信号延迟和失真，提升了两个裸芯片之间信号传输的带宽，实现了两个裸芯片之间的高速连接。在示例中，这种高速连接可以应用于DRAM和CPU/GPU的集成芯片，或者应用于通讯系统中射频芯片与数字芯片的集成芯片结构，以大幅提高集成芯片的整体性能。
2）通过本发明实施例可通过切割得到单颗芯片结构，并进一步添加散热片和焊球，其中散热片的添加保证了如CPU、GPU等高功耗芯片的正常散热，而焊球的添加保证了裸芯片与外部设备的信号传输。
实施例二。
本发明实施例二提供了一种芯片封装结构，如图2（a）至图2（h）所示，该芯片封装结构是采用上述实施例一的方法所制备的，且该芯片封装结构包括：初始芯片结构，该初始芯片结构包括依次堆叠的导线再分布层RDL 400、芯片层及凸点阵列层500，其中所述芯片层包括至少一个第一芯片单元，该第一芯片单元包括第一裸芯片110及分布在所述第一裸芯片110两侧的连接结构120，所述连接结构120能够实现所述RDL 400与所述凸点阵列层500之间的信号传输；至少一个第二芯片单元，其中每一第二芯片单元与一个第一芯片单元相对应，且每一第二芯片单元包括第二裸芯片600，其中所述第二芯片单元中的第二裸芯片600以面对面直接互连的方式倒装贴片至相对应的第一芯片单元中的第一裸芯片110和连接结构120上的凸点阵列层500；针对在所述倒装贴片完成之后切割出的包括相对应的一组第一芯片单元和第二芯片单元的单颗芯片结构，在所述第二裸芯片600的背面贴装的散热片700；以及在所述RDL 400上制备的焊球800。
在优选的实施例中，在所述初始芯片结构中：所述RDL 400位于所述第一裸芯片110和所述连接结构120的背面，且所述第一裸芯片110和所述连接结构120的正面暴露出用于连接所述凸点阵列层500的连接点。
在优选的实施例中，所述焊球800电连接外部设备，以实现所述第一裸芯片110与所述外部设备之间基于所述焊球800的信号传输，以及实现所述第二裸芯片600与所述外部设备之间基于所述焊球800与所述连接结构120的信号传输。
该芯片封装结构的更多实施细节及效果可参考前述关于芯片封装方法的实施例一，在此则不再进行赘述。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (8)

1.一种芯片封装方法，其特征在于，包括依次执行的以下步骤：
制备初始芯片结构，该初始芯片结构包括依次堆叠的导线再分布层RDL（400）、芯片层及凸点阵列层（500），其中所述芯片层包括至少一个第一芯片单元，该第一芯片单元包括第一裸芯片（110）及分布在所述第一裸芯片（110）两侧的连接结构（120），所述连接结构（120）能够实现所述RDL（400）与所述凸点阵列层（500）之间的信号传输；
提供至少一个第二芯片单元，其中每一第二芯片单元与一个第一芯片单元相对应，且每一第二芯片单元包括第二裸芯片（600）；
将所述第二芯片单元中的第二裸芯片（600）以面对面直接互连的方式倒装贴片至相对应的第一芯片单元中的第一裸芯片（110）和连接结构（120）上的凸点阵列层（500）；
切割出相对应的每组第一芯片单元和第二芯片单元以作为单颗芯片结构；
针对所述单颗芯片结构，在所述第二裸芯片（600）的背面贴装散热片（700）；以及
在所述RDL（400）上制备焊球（800），得到最终的芯片封装结构。
2.根据权利要求1所述的芯片封装方法，其特征在于，所述制备初始芯片结构包括：
提供所述第一裸芯片（110）和所述连接结构（120），形成所述第一芯片单元；
将所述第一裸芯片（110）和所述连接结构（120）的正面连接点向下以置于载板（200）的上表面；
针对所述第一裸芯片（110）和所述连接结构（120）进行压模；
在所述第一裸芯片（110）和所述连接结构（120）的背面制备所述RDL（400），以及在正面进行去载板处理；
对去载板之后的第一芯片单元进行倒装模减薄处理以暴露出连接点；以及
在所暴露出的连接点上制备所述凸点阵列层（500）。
3.根据权利要求1所述的芯片封装方法，其特征在于，所述连接结构（120）是具有硅穿孔的芯片。
4.根据权利要求1所述的芯片封装方法，其特征在于，所述芯片封装方法还包括：
在所述倒装贴片完成之后以及在所述切割之前，针对所述第一芯片单元和所述第二芯片单元，进行底部填充或压模。
5.根据权利要求1所述的芯片封装方法，其特征在于，该芯片封装方法还包括：
通过所述焊球（800）电连接外部设备，以实现所述第一裸芯片（110）与所述外部设备之间基于所述焊球（800）的信号传输，以及实现所述第二裸芯片（600）与所述外部设备之间基于所述焊球（800）与所述连接结构（120）的信号传输。
6.一种通过权利要求1至5中任意一项所述的芯片封装方法实现的芯片封装结构，其特征在于，包括：
初始芯片结构，该初始芯片结构包括依次堆叠的导线再分布层RDL（400）、芯片层及凸点阵列层（500），其中所述芯片层包括至少一个第一芯片单元，该第一芯片单元包括第一裸芯片（110）及分布在所述第一裸芯片（110）两侧的连接结构（120），所述连接结构（120）能够实现所述RDL（400）与所述凸点阵列层（500）之间的信号传输；
至少一个第二芯片单元，其中每一第二芯片单元与一个第一芯片单元相对应，且每一第二芯片单元包括第二裸芯片（600），其中所述第二芯片单元中的第二裸芯片（600）以面对面直接互连的方式倒装贴片至相对应的第一芯片单元中的第一裸芯片（110）和连接结构（120）上的凸点阵列层；
针对在所述倒装贴片完成之后切割出的包括相对应的一组第一芯片单元和第二芯片单元的单颗芯片结构，在所述第二裸芯片（600）的背面贴装的散热片（700）；以及
在所述RDL（400）上制备的焊球（800）。
7.根据权利要求6所述的芯片封装结构，其特征在于，在所述初始芯片结构中：
所述RDL（400）位于所述第一裸芯片（110）和所述连接结构（120）的背面，且所述第一裸芯片（110）和所述连接结构（120）的正面暴露出用于连接所述凸点阵列层（500）的连接点。
8.根据权利要求6所述的芯片封装结构，其特征在于，所述焊球（800）电连接外部设备，以实现所述第一裸芯片（110）与所述外部设备之间基于所述焊球（800）的信号传输，以及实现所述第二裸芯片（600）与所述外部设备之间基于所述焊球（800）与所述连接结构（120）的信号传输。
CN202310369322.2A 2023-04-10 2023-04-10 芯片封装方法及芯片封装结构 Active CN116092956B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310369322.2A CN116092956B (zh) 2023-04-10 2023-04-10 芯片封装方法及芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310369322.2A CN116092956B (zh) 2023-04-10 2023-04-10 芯片封装方法及芯片封装结构

Publications (2)

Publication Number Publication Date
CN116092956A true CN116092956A (zh) 2023-05-09
CN116092956B CN116092956B (zh) 2023-11-03

Family

ID=86187270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310369322.2A Active CN116092956B (zh) 2023-04-10 2023-04-10 芯片封装方法及芯片封装结构

Country Status (1)

Country Link
CN (1) CN116092956B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093969A (en) * 1999-05-15 2000-07-25 Lin; Paul T. Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules
DE102006045094A1 (de) * 2006-09-21 2008-03-27 Qimonda Ag Verfahren zum Herstellen von Chip-zu-Chip-Verbindungen
US20080157316A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
CN111312697A (zh) * 2020-02-28 2020-06-19 西安微电子技术研究所 一种三维堆叠集成结构及其多芯片集成结构和制备方法
US20200381361A1 (en) * 2018-02-24 2020-12-03 Huawei Technologies Co., Ltd. Chip and packaging method
WO2021081943A1 (zh) * 2019-10-31 2021-05-06 华为技术有限公司 芯片堆叠封装结构及其封装方法、电子设备
CN217062063U (zh) * 2021-12-24 2022-07-26 江阴长电先进封装有限公司 堆叠封装体

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093969A (en) * 1999-05-15 2000-07-25 Lin; Paul T. Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules
DE102006045094A1 (de) * 2006-09-21 2008-03-27 Qimonda Ag Verfahren zum Herstellen von Chip-zu-Chip-Verbindungen
US20080157316A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US20200381361A1 (en) * 2018-02-24 2020-12-03 Huawei Technologies Co., Ltd. Chip and packaging method
WO2021081943A1 (zh) * 2019-10-31 2021-05-06 华为技术有限公司 芯片堆叠封装结构及其封装方法、电子设备
CN111312697A (zh) * 2020-02-28 2020-06-19 西安微电子技术研究所 一种三维堆叠集成结构及其多芯片集成结构和制备方法
CN217062063U (zh) * 2021-12-24 2022-07-26 江阴长电先进封装有限公司 堆叠封装体

Also Published As

Publication number Publication date
CN116092956B (zh) 2023-11-03

Similar Documents

Publication Publication Date Title
US8357999B2 (en) Assembly having stacked die mounted on substrate
US20230112056A1 (en) Semiconductor packages
CN103077933B (zh) 三维的芯片到晶圆级集成
CN104037153B (zh) 3d封装件及其形成方法
KR101476894B1 (ko) 다중 다이 패키징 인터포저 구조 및 방법
CA2713151C (en) Semiconductor stack assembly having reduced thermal spreading resistance and methods of making same
US20130069218A1 (en) High density package interconnect with copper heat spreader and method of making the same
US20180040587A1 (en) Vertical Memory Module Enabled by Fan-Out Redistribution Layer
CN104217997A (zh) 3d封装件及其形成方法
US11929318B2 (en) Package structure and method of forming the same
US11094682B2 (en) Package structure and method of fabricating the same
US11817410B2 (en) Integrated circuit package and method
US20180350706A1 (en) System in package process flow
US11309283B2 (en) Packaging structure and manufacturing method thereof
US9881898B2 (en) System in package process flow
US20230386991A1 (en) Semiconductor device and manufacturing method thereof
CN116092956B (zh) 芯片封装方法及芯片封装结构
KR20230054602A (ko) 히트 스프레더 및 emi 차폐를 위한 구획 리드를 갖는 패키지
TW202316600A (zh) 具有窗式散熱件的封裝件
US9761570B1 (en) Electronic component package with multple electronic components
TW200409324A (en) High-density multi-chip modulestructure and the forming method thereof
CN116092950A (zh) 多芯片集成方法及结构
CN116093044B (zh) 多芯片集成方法及结构
US11621219B2 (en) Method and apparatus for through silicon die level interconnect
CN114937609B (zh) 一种2.5d/3d电子封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant