CN116092950A - 多芯片集成方法及结构 - Google Patents

多芯片集成方法及结构 Download PDF

Info

Publication number
CN116092950A
CN116092950A CN202310369325.6A CN202310369325A CN116092950A CN 116092950 A CN116092950 A CN 116092950A CN 202310369325 A CN202310369325 A CN 202310369325A CN 116092950 A CN116092950 A CN 116092950A
Authority
CN
China
Prior art keywords
die
chip
connection points
substrate
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310369325.6A
Other languages
English (en)
Inventor
华菲
赵作明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Huafeng Jixin Electronics Co ltd
Original Assignee
Beijing Huafeng Jixin Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Huafeng Jixin Electronics Co ltd filed Critical Beijing Huafeng Jixin Electronics Co ltd
Priority to CN202310369325.6A priority Critical patent/CN116092950A/zh
Publication of CN116092950A publication Critical patent/CN116092950A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明实施例提供一种多芯片集成方法及结构，属于芯片技术领域。所述方法包括：提供中间部分具有空洞的回形基板；将第一组裸芯片中的各个裸芯片的正面的一部分连接点倒装键合至基板的第一面，且另一部分连接点悬空于所述空洞中；将第二组裸芯片置于所述空洞中，且使得其各个裸芯片的正面连接点以面对面直接互联的方式倒装键合至所述第一组裸芯片中的各个裸芯片各自所悬空的部分连接点；贴装散热片及制备焊球。本发明利用具有空洞的回形基板，将多个裸芯片通过面对面直接互联方式连接为一个大的单颗芯片，既以较低成本提高了芯片的集成密度，又提供不同芯片的连接与散热。

Description

多芯片集成方法及结构
技术领域
本发明涉及芯片技术领域，具体地涉及一种多芯片集成方法及结构。
背景技术
现有的制备单颗芯片的方案多是先准备晶圆，再在晶圆上大面积制备多个裸芯片并实现裸芯片间的连接，再进行切割以得到包含一个或多个裸芯片的单颗芯片。这一大面积制备的方案可基于大板进行压模、添加导线再分布层（Redistribution Layer，RDL）等，有利于减低芯片制备成本。但是，这种大面积制备的工艺依赖于昂贵的设备投资和晶圆自身品质，设备或晶圆的不良会造成较多良品芯片损失，进而难以发挥大面积制造的益处，且不易保证其中的单颗芯片的精度。
发明内容
本发明实施例的目的是提供一种多芯片集成方法及结构，用于至少部分地解决上述技术问题。
为了实现上述目的，本发明实施例提供一种多芯片集成方法，包括依次执行的以下步骤：提供中间部分具有空洞的回形基板，所述基板具有相对的第一面和第二面，且所述第一面具有连接点；将第一组裸芯片中的各个裸芯片的一部分正面连接点倒装键合至所述基板的第一面的连接点，且另一部分正面连接点悬空于所述空洞中；将第二组裸芯片置于所述空洞中，且使得其各个裸芯片的正面连接点以面对面直接互联的方式倒装键合至所述第一组裸芯片中的各个裸芯片各自所悬空的部分连接点；在所述第一组裸芯片和所述第二组裸芯片中的各个裸芯片的背面贴装散热片；以及在所述基板的第二面上制备焊球。
可选的，所述第一组裸芯片包括至少两个裸芯片，且所述第二组裸芯片包括单个裸芯片，该单个裸芯片的尺寸小于所述空洞，且该单个裸芯片的连接点与所述第一组裸芯片中的所有裸芯片所悬空的部分连接点相键合。
可选的，在所述第一组裸芯片中的各个裸芯片键合至所述基板上之后，所述多芯片集成方法还包括：针对所述第一组裸芯片进行底部填充。
可选的，在所述第二组裸芯片键合至所述部分连接点之后，所述多芯片集成方法还包括：针对所述第二组裸芯片进行底部填充。
本发明实施例还提供了一种采用上述任意的多芯片集成方法制备的多芯片集成结构，包括：中间部分具有空洞的回形基板，所述基板具有相对的第一面和第二面，且所述第一面具有连接点；第一组裸芯片和第二组裸芯片，其中，所述第一组裸芯片中的各个裸芯片的一部分正面连接点向下以倒装键合至所述基板的第一面，且另一部分正面连接点悬空于所述空洞中；所述第二组裸芯片置于所述空洞中，且其各个裸芯片的正面连接点以面对面直接互联的方式倒装键合至所述第一组裸芯片中的各个裸芯片各自所悬空的部分连接点；在所述第一组裸芯片和所述第二组裸芯片中的各个裸芯片的背面贴装的散热片；以及在所述基板的第二面上制备的焊球。
可选的，所述第一组裸芯片包括至少两个裸芯片，且所述第二组裸芯片包括单个裸芯片，该单个裸芯片的尺寸小于所述空洞，且该单个裸芯片的连接点与所述第一组裸芯片中的所有裸芯片所悬空的部分连接点相键合。
本发明实施例利用具有空洞的回形基板来对单颗芯片进行特定设计，将多个裸芯片通过面对面直接互联方式连接为一个大的单颗芯片，既可以降低芯片集成的制造成本，又可以提供不同芯片的连接。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。
在附图中：
图1是本发明实施例一的多芯片集成方法的流程示意图；
图2（a）-图2（n）是本发明实施例一的示例中涉及的制备芯片的各个工序的示意图，且同时示出了本发明实施例二的多芯片集成结构；以及
图3是本发明实施例的示例中通过一个裸芯片键合四个裸芯片的示意图。
附图标记说明：
100、基板；110、空洞；120、连接点区域；
210、第一裸芯片；220、第二裸芯片；230、第三裸芯片；
300、散热片；400、焊球。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
在介绍本发明实施例的方案之前，先对涉及的部分术语进行介绍，以便于本领域技术人员能够更好地理解本发明实施例方案。
1）芯片封装：是指对裸芯片进行保护，以避免其受到外界损坏，不同的封装技术在制备工序和工艺方面差异很大。
2）倒装：即芯片倒装工艺，是指让芯片的连接点朝下以进行操作，例如倒装贴片是指将芯片连接点朝下以与基板、载体、电路板、另一芯片等相连。其中，凸点是典型的连接点。
3）单颗芯片：是指将已经切割分离出来（即不需要再进行切割）的单一芯片，在封装后可以独立实现特定的计算，其可以集成有多个裸芯片以实现多项计算，例如运算功能强大的CPU、GPU和AI芯片。
4）底部填充：是指将环氧树脂胶水等点涂在倒装芯片框架的边缘，通过“毛细管效应”，胶水被吸往框架的对侧，完成底部充填过程，再通过加热使胶水固化，得到可靠、稳定的芯片工艺。
5）面对面直接互联：是指例如针对两个芯片，将一个芯片垂直地焊接于另一芯片的倒装连接点阵列，而不额外经过基板、导线、RDL等来实现芯片互联。
实施例一。
图1是本发明实施例一的多芯片集成方法的流程示意图，该多芯片集成方法包括以下步骤S100-S500，而图2（a）-图2（n）则是应用该多芯片集成方法的示例的工序示意图，包括工序s1-s6。结合图1以及图2（a）-图2（n），该多芯片集成方法包括以下的步骤S100-S500。
步骤S100，提供中间部分具有空洞的回形基板，其中所述基板具有相对的第一面和第二面，且所述第一面具有连接点。
对应于工序s1：如图2（a）所示，提供基板100，其中间部分具有空洞110。另外，该基板100具有相对于两个面，第一面上可以设置连接点区域120，如图2（b）所示（其是图2（a）所示的基板的基于空洞的截面图），其上制备了明显的连接点，以用于与裸芯片之间实现芯片键合。
步骤S200，将第一组裸芯片中的各个裸芯片的一部分正面连接点倒装键合至所述基板的第一面，且另一部分正面连接点悬空于所述空洞中。
对应于工序s2：如图2（c）所示，第一组裸芯片包括第一裸芯片210和第二裸芯片220，这两个裸芯片倒装键合至所述基板100的第一面（上表面）上的连接点。可进一步如图2（d）所示(其是图2（c）对应的结构的基于空洞的截面图)，第一裸芯片210和第二裸芯片220的部分正面连接点倒装键合至所述基板的第一面上的连接点区域，而另一部分正面连接点则悬空于所述空洞中。
步骤S300，将第二组裸芯片的各个裸芯片的正面连接点以面对面直接互联的方式置于所述空洞中，以通过其各个裸芯片的正面连接点倒装键合所述第一组裸芯片中的各个裸芯片各自所悬空的部分连接点。
对应于工序s3：如图2（e）及图2（f）（其中图2（f）是图2（e）对应的结构的基于空洞的截面图）所示，第二组裸芯片包括第三裸芯片230，该第三裸芯片230的尺寸小于所述空洞110，且其正面连接点以面对面直接互联的方式倒装键合至悬空于所述空洞110中的第一裸芯片210和第二裸芯片220的部分连接点。即，实现了第三裸芯片230的连接点与所述第一组裸芯片中的所有裸芯片所悬空的部分连接点的键合。
其中，面对面直接互联的定义已在上文给出，而结合图2（f）所要指出的是，面对面直接互联包括以下两个特点：
1）第三裸芯片与第一和第二裸芯片之间是不经过RDL的直接连接，例如通过导线焊接而直接连接；
2）第三裸芯片与第一和第二裸芯片之间的“面对面”表现为实现两者之间的焊接是垂直且直接键合，
在优选的实施例中，该多芯片集成方法还可以包括：在所述第一组裸芯片中的各个裸芯片键合至所述基板上之后，针对所述第一组裸芯片进行底部填充；和/或在所述第二组裸芯片键合至所述部分连接点之后，针对所述第二组裸芯片进行底部填充。
对应于工序s4：如图2（g）及图2（h）（其中图2（h）是图2（g）对应的结构的基于空洞的截面图）所示，先将当前的芯片结构进行倒装；再参考图2（i）及图2（j）（其中图2（j）是图2（i）对应的结构的基于空洞的截面图），针对倒装后的结构，进行底部填充，以保护第一裸芯片210、第二裸芯片220与第三裸芯片230和基板100之间的连接点。
S400，在所述第一组裸芯片和所述第二组裸芯片中的各个裸芯片的背面贴装散热片。
对应于工序s5：如图2（k）及图2（l）（其中图2（l）是图2（k）对应的结构的基于空洞的截面图）所示，在第一裸芯片210、第二裸芯片220和第三裸芯片230的背面贴装散热片300。
在示例中，界面散热材料可以根据功耗需求使用有机的散热胶、界面金属（如铟）或者石墨烯。
S500，在所述基板的第二面上制备焊球，其中所述第二面是所述第一面的相对面。
对应于工序s6：如图2（m）及图2（n）（其中图2（n）是图2（m）对应的结构的基于空洞的截面图）所示，在基板的第二面（下表面）上制备焊球400。所述焊球400可以使用带有铜核的焊球来控制焊接的高度，提供足够的空间给第三裸芯片230散热。
在示例中，可通过所述焊球400电连接外部设备，以实现各个裸芯片与外部设备之间基于所述焊球的信号传输。举例而言，外部设备为电源，则可保证对于各个裸芯片的供电。
在优选的实施例中，所述第一组裸芯片包括至少两个裸芯片，且所述第二组裸芯片包括单个裸芯片，该单个裸芯片的尺寸小于所述空洞，且该单个裸芯片的连接点与所述第一组裸芯片中的所有裸芯片所悬空的部分连接点相键合。举例而言，如图3所示，第一组裸芯片包括周围的四个裸芯片（例如记为Die1-Die4），第二组裸芯片包括中间的另一裸芯片（例如记为Die5），Die5置于基板的空洞中，且与Die1-Die4在所述空洞中的悬空连接点均相键合，进而实现Die5与裸芯片Die1-Die4的面对面直接互联。Die1-Die4还可以根据信号传输的需求通过基板100传输低频、低带宽要求的信号，举例而言，如鼠标、键盘等外设的信号，而高频、高带宽要求的信号则例如CPU与GPU、CPU/GPU与DRAM、CPU/GPU与通讯芯片、CPU/GPU与AI芯片等之间的传输信号的。
因此，本发明实施例的多芯片集成方法，相对于现有的大面积制备方案，至少具有以下方面的优势。
1）本发明实施例利用具有空洞的回形基板来对单颗芯片进行特定设计，将多个裸芯片通过面对面直接互联方式连接为一个大的单颗芯片，既可以降低芯片集成的制造成本，又可提供不同芯片的连接；同时，避免了大面积制备工艺中载板或晶圆热胀或界面材料移位对芯片放置精度的影响，易于得到精度更高的单颗芯片；另外，还避免了大面积制备中涉及的压模、RDL添加、切割等工序，通过工序简化降低了芯片制备的难度和成本，但仍可以得到高精度的多芯片集成结构。
2）本发明实施例利用回形基板的空洞，实现了两组裸芯片的面对面直接互联，使得两组裸芯片之间的连接导线最短。根据“导线越长，RC越大”的理论，易知导线的减短会明显地降低RC，进而减少了信号延迟和失真，提升了两组裸芯片之间信号传输的带宽，实现了两组裸芯片之间的高速连接。在示例中，这种高速连接可以应用于DRAM和CPU/GPU的集成芯片，或者应用于通讯系统中射频芯片与数字芯片的集成芯片结构，以大幅提高集成芯片的整体性能。
3）本发明实施例针对单颗芯片添加散热片，保证了如CPU、GPU等高功耗芯片的正常散热，且避免了无效散热导致芯片可靠性降低。
4）本发明实施例针对单颗芯片添加焊球，保证了裸芯片与外部设备的信号传输。
实施例二。
本发明实施例二提供了一种多芯片集成结构，如图2（a）至图2（n）所示，该多芯片集成结构是采用上述实施例一的方法所制备的，且该多芯片集成结构包括：中间部分具有空洞110的回形基板100，所述基板100具有相对的第一面和第二面，且所述第一面具有连接点；第一组裸芯片和第二组裸芯片，其中所述第一组裸芯片中的各个裸芯片的一部分正面连接点向下以倒装键合至所述基板100的第一面，且另一部分正面连接点悬空于所述空洞110中；所述第二组裸芯片置于所述空洞110中，且其各个裸芯片的正面连接点以面对面直接互联的方式倒装键合至所述第一组裸芯片中的各个裸芯片各自所悬空的部分连接点；在所述第一组裸芯片和所述第二组裸芯片中的各个裸芯片的背面贴装的散热片300；以及在所述基板的第二面上制备的焊球400。
在优选的实施例中，所述第一组裸芯片包括至少两个裸芯片，且所述第二组裸芯片包括单个裸芯片，该单个裸芯片的尺寸小于所述空洞，且该单个裸芯片的连接点与所述第一组裸芯片中的所有裸芯片所悬空的部分连接点相键合。
该多芯片集成结构的更多实施细节及效果可参考前述关于多芯片集成方法的实施例一，在此则不再进行赘述。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (5)

1.一种多芯片集成方法，其特征在于，包括依次执行的以下步骤：
提供中间部分具有空洞（110）的回形基板（100），所述基板（100）具有相对的第一面和第二面，且所述第一面具有连接点；
将第一组裸芯片中的各个裸芯片的一部分正面连接点倒装键合至所述基板（100）的第一面的连接点，且另一部分正面连接点悬空于所述空洞中；
将第二组裸芯片置于所述空洞（110）中，且使得其各个裸芯片的正面连接点以面对面直接互联的方式倒装键合至所述第一组裸芯片中的各个裸芯片各自所悬空的部分连接点；
在所述第一组裸芯片和所述第二组裸芯片中的各个裸芯片的背面贴装散热片（300）；以及
在所述基板（100）的第二面上制备焊球（400）。
2.根据权利要求1所述的多芯片集成方法，其特征在于，所述第一组裸芯片包括至少两个裸芯片，且所述第二组裸芯片包括单个裸芯片，该单个裸芯片的尺寸小于所述空洞（110），且该单个裸芯片的连接点与所述第一组裸芯片中的所有裸芯片所悬空的部分连接点相键合。
3.根据权利要求1所述的多芯片集成方法，其特征在于，在所述第一组裸芯片中的各个裸芯片键合至所述基板（100）上之后，所述多芯片集成方法还包括：
针对所述第一组裸芯片进行底部填充。
4.根据权利要求1所述的多芯片集成方法，其特征在于，在所述第二组裸芯片键合至所述部分连接点之后，所述多芯片集成方法还包括：
针对所述第二组裸芯片进行底部填充。
5.一种采用权利要求1至4中任意一项所述的多芯片集成方法制备的多芯片集成结构，其特征在于，包括：
中间部分具有空洞（110）的回形基板（100），所述基板（100）具有相对的第一面和第二面，且所述第一面具有连接点；
第一组裸芯片和第二组裸芯片，其中所述第一组裸芯片中的各个裸芯片的一部分正面连接点向下以倒装键合至所述基板（100）的第一面，且另一部分正面连接点悬空于所述空洞（110）中；所述第二组裸芯片置于所述空洞（110）中，且其各个裸芯片的正面的连接点点以面对面直接互联的方式倒装键合至所述第一组裸芯片中的各个裸芯片各自所悬空的部分连接点；
在所述第一组裸芯片和所述第二组裸芯片中的各个裸芯片的背面贴装的散热片（300）；以及
在所述基板（100）的第二面上制备的焊球（400）。
CN202310369325.6A 2023-04-10 2023-04-10 多芯片集成方法及结构 Pending CN116092950A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310369325.6A CN116092950A (zh) 2023-04-10 2023-04-10 多芯片集成方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310369325.6A CN116092950A (zh) 2023-04-10 2023-04-10 多芯片集成方法及结构

Publications (1)

Publication Number Publication Date
CN116092950A true CN116092950A (zh) 2023-05-09

Family

ID=86187278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310369325.6A Pending CN116092950A (zh) 2023-04-10 2023-04-10 多芯片集成方法及结构

Country Status (1)

Country Link
CN (1) CN116092950A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030230801A1 (en) * 2002-06-18 2003-12-18 Tongbi Jiang Semiconductor device assemblies and packages including multiple semiconductor devices and methods
CN103904066A (zh) * 2014-04-04 2014-07-02 华进半导体封装先导技术研发中心有限公司 一种倒装芯片堆叠封装结构及封装方法
CN115939099A (zh) * 2022-11-23 2023-04-07 星科金朋半导体（江阴）有限公司 多芯片封装结构及封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030230801A1 (en) * 2002-06-18 2003-12-18 Tongbi Jiang Semiconductor device assemblies and packages including multiple semiconductor devices and methods
CN103904066A (zh) * 2014-04-04 2014-07-02 华进半导体封装先导技术研发中心有限公司 一种倒装芯片堆叠封装结构及封装方法
CN115939099A (zh) * 2022-11-23 2023-04-07 星科金朋半导体（江阴）有限公司 多芯片封装结构及封装方法

Similar Documents

Publication Publication Date Title
CN103077933B (zh) 三维的芯片到晶圆级集成
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
KR20190045374A (ko) 고효율 열 경로 및 몰딩된 언더필을 구비한 적층형 반도체 다이 조립체
US6552267B2 (en) Microelectronic assembly with stiffening member
CN103378017A (zh) 高密度3d封装
US20220375806A1 (en) Method of fabricating semiconductor structure
US7038309B2 (en) Chip package structure with glass substrate
US20220352121A1 (en) Semiconductor package having passive support wafer
CN114496960A (zh) 基于tsv硅转接基板堆叠的集成封装结构及制造方法
CN114400219A (zh) 半导体器件及其制造方法、封装器件和电子装置
WO2004070790A2 (en) Molded high density electronic packaging structure for high performance applications
US20230386991A1 (en) Semiconductor device and manufacturing method thereof
TWI826339B (zh) 2.5d封裝結構及製備方法
JPH0855875A (ja) 半導体装置
CN116092950A (zh) 多芯片集成方法及结构
KR101445766B1 (ko) 반도체 패키지 및 그 제조 방법
CN112802809B (zh) 一种硅铝合金封装基板及其制备方法
CN115966564A (zh) 一种改善散热的芯片封装结构及其制备方法
CN212033016U (zh) 一种三维芯片封装结构
CN114743946A (zh) 一种集成毫米波雷达天线的芯片封装结构及其封装方法
CN116092956B (zh) 芯片封装方法及芯片封装结构
US20210305210A1 (en) Dual-die semiconductor package and manufacturing method thereof
CN116093044B (zh) 多芯片集成方法及结构
CN109872987B (zh) 带有散热结构的系统封装板卡结构及其制作方法
JPH09293755A (ja) 半導体装置及びその製造方法並びにその実装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination