CN103904066A - 一种倒装芯片堆叠封装结构及封装方法 - Google Patents

一种倒装芯片堆叠封装结构及封装方法 Download PDF

Info

Publication number
CN103904066A
CN103904066A CN201410136124.2A CN201410136124A CN103904066A CN 103904066 A CN103904066 A CN 103904066A CN 201410136124 A CN201410136124 A CN 201410136124A CN 103904066 A CN103904066 A CN 103904066A
Authority
CN
China
Prior art keywords
chip
pcb substrate
chips
flip
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410136124.2A
Other languages
English (en)
Inventor
徐健
孙鹏
王宏杰
陆原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410136124.2A priority Critical patent/CN103904066A/zh
Publication of CN103904066A publication Critical patent/CN103904066A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本发明提供了一种倒装芯片堆叠封装结构，实现了芯片在基板上的多面堆叠，保证了完成整个封装后结构的平衡，有效避免了封装结构的翘曲和内部芯片的碎裂，其包括PCB基板，PCB基板上设置有窗口，PCB基板上封装有多层芯片，多层芯片间通过第一焊球、焊盘连接，多层芯片中上层芯片的长度长于多层芯片中下层芯片的长度，多层芯片中的下层芯片套装在窗口内，多层芯片中上层芯片与PCB基板间通过第二焊球、焊盘连接，PCB基板上与第二焊球对应面设置有第三焊球，所述上层芯片与所述下层芯片通过塑封材料连接PCB基板，成型塑封结构，形成对芯片的密封，本发明同时还提供了一种倒装芯片堆叠封装结构的封装方法。

Description

一种倒装芯片堆叠封装结构及封装方法
技术领域
本发明涉及微电子行业基板封装技术领域，具体涉及一种倒装芯片堆叠封装结构及封装方法。
背景技术
Flip chip又称倒装芯片，是在I/O pad（信号接口）上沉积锡铅球，然后将芯片翻转加热利用熔融的锡铅球与基板相结合。此技术替换常规打线接合，逐渐成为未来的封装主流，与板上芯片封装COB（Chip on Board）相比，该封装形式的芯片结构和I/O端（锡球）方向朝下，由于I/O引出端分布于整个芯片表面，故在封装密度和处理速度上Flip chip已达到顶峰，特别是它可以采用类似SMT技术的手段来加工，因此是芯片封装技术及高密度安装的最终方向。
另一方面，当前半导体封装发展的趋势是越来越多的向高频、多芯片模块(MCM)方向发展。集成不同功能芯片而成的系统集成(SiP)封装将成为主流发展趋势，所占的市场份额也逐年增加。倒装芯片由于其I/O pad向下并直接与基板连接，从而导致不同功能芯片之间的连接不能在封装体的高度方向上面发展，只能将各个功能芯片平行分布在基板的表面上面，再通过基板的内部走线完成信号的连接。 
事实上，由于对封装外形尺寸的限制，在一个封装体内放入不同功能模块的封装体（芯片或者塑封好的package），封装体外形尺寸不可能做的很大，因此，芯片在高度方向的堆叠是一个大的趋势。
当前多个倒装芯片的SIP封装一般采用各个芯片平铺在基板的一个表面，通过焊球将I/O面向下的倒装芯片与pad面向上的基板相连接，实现信号的互通。再进行底填和塑封，最后焊接锡球。 在这种封装中并没有进行芯片堆叠操作，塑封晚的封装体尺寸也较大。图1是传统倒装芯片的SIP封装的示意图。
   见图1，多个芯片2设置在封装基板1上，其具有如下缺点，
1），由于多个芯片在平面方向上面平行的平铺开来，封装体的尺寸会比较大，不适应当前向小型化封装的发展趋势。 
2），由于多个芯片在方向上只处于封装基板的一面，结构不平衡，容易产生结构内部应力的集中，从而导致结构产生翘曲和内部芯片的碎裂。 
3），对于传统倒装芯片封装结构，芯片采用焊球方式与基板进行连接。由于各个封装体之间的间隙较小，且注塑料需要流经的路程较远，传统塑封材料不能直接将这些间隙填充满。 现有的技术往往是在堆叠完芯片的时候，在层与层之间用底填料进行填充，以使其排出空气，最后再进行整体塑封，底填工艺的增加，提高了工艺步骤，降低了成品率，提高了最终的成本。
发明内容
针对上述问题，本发明提供了一种倒装芯片堆叠封装结构，实现了芯片在基板上的多层堆叠，保证了完成整个封装后结构的平衡，有效避免了封装结构的翘曲和内部芯片的碎裂，同时减小了注塑料需要流经的路程，提高产品可靠性，本发明同时还提供了一种倒装芯片堆叠封装结构的封装方法。
其技术方案如下： 
一种倒装芯片堆叠封装结构，其包括PCB基板， PCB基板上设置有窗口， PCB基板上封装有多层芯片，多层芯片间通过第一焊球、焊盘连接，多层芯片中上层芯片的长度长于多层芯片中下层芯片的长度，多层芯片中的下层芯片套装在窗口内，多层芯片中上层芯片与PCB基板间通过第二焊球、焊盘连接，PCB基板上与第二焊球对应面设置有第三焊球，所述上层芯片与所述下层芯片通过塑封材料连接PCB基板，成型塑封结构，形成对芯片的密封。
一种倒装芯片堆叠封装结构的封装方法，其包括以下步骤：
（1）、芯片表面生成再分布层RDL（Redistribution Layer）层；
（2）、芯片RDL层上面植球；
（3）、制造基板结构，在PCB设计过程中，预先留出开窗位置。在PCB制造过程中，将这些开窗位置进行开窗处理；
（4）、上层芯片贴装，完成芯片与基板之间的电学及物理连接；
（5）、下层芯片贴装，完成芯片与芯片之间的电学及物理结构连接；
（6）、整体塑封，形成环境保护；
（7）、器件植球，形成信号回路。 
其进一步特征在于，步骤（1）中，在封装设计过程中，预先将芯片上的实际的pad（焊盘）位置通过RDL工艺转移到相应的位置；
     步骤（5）中，在PCB基板开窗位置，运用焊球将上层芯片与下层芯片进行电学及物理结构上的连接，下层芯片上面的焊接pad焊盘向上，面向上层芯片面；
步骤（6）中，采用上下模分离的模具结构，将整个结构一并塑封起来，实现一次塑封整体结构；
    步骤（7）中，在PCB基板的背面进行锡球1焊接，完成整个封装工艺，焊球高度需要大于塑封高度 。
采用本发明是的上述结构中，由于PCB基板上设置有窗口， PCB基板上封装有多层芯片，多层芯片中的部分芯片套装在所述窗口内，整体封装结构相对对称，保证了完成整个封装后结构的平衡，有效避免了封装结构的翘曲和内部芯片的碎裂，而且减小了注塑料需要流经的路程，提高产品可靠性，提高了成品率，降低了最终的成本，还同时减少了工艺步骤。 
附图说明
图1为现有的倒装芯片堆叠封装结构示意图；
图2为本发明倒装芯片堆叠封装结构示意图；
图3为芯片芯片表面生成再分布层RDL层示意图；
图4为芯片RDL层上面植球示意图；
图5为基板结构加工开窗示意图；
图6为上层芯片贴装示意图；
图7为下层芯片贴装示意图；
图8为整体塑封示意图；
图9为器件植球示意图。
具体实施方式
以下结合附图来对发明进行详细描述，但是本实施方式并不限于本发明，本领域的普通技术人员根据本实施方式所做出的结构、方法或者功能上的变换，均包含在本发明的保护范围内
见图2，一种三维堆叠封装结构，其包括PCB基板1， PCB基板1上设置有窗口2， PCB基板1上封装有多层芯片3、4，多层芯片3、4间通过第一焊球5、焊盘6连接，多层芯片中上层芯片3的长度长于多层芯片中下层芯片4的长度，多层芯片中的下层芯片4套装在窗口2内，多层芯片中上层芯片3与PCB基板1间通过第二焊球7、焊盘6连接； PCB基板1上与第二焊球7对应面设置有第三焊球8，上层芯片3与下层芯片4通过塑封材料连接PCB基板1，成型塑封结构9，形成对芯片的密封。
      本发明同时还提供了一种三维堆叠封装结构的封装方法，其包括以下步骤：
见图3，（1）、对上层芯片3、下层芯片4表面生成再分布层RDL（Redistribution Layer）层，在封装设计过程中，预先将芯片上的实际的pad位置通过RDL工艺转移到相应的位置分别成型焊盘6，为后面芯片与芯片、芯片与基板之间的连接做准备。；
见图4，（2）、对上层芯片3中与PCB基板对应的焊盘6和下层芯片4上的焊盘6的RDL层上面分别进行植焊球，分别形成第一焊球5和第二焊球7，在芯片的RDL相应的位置进行植焊球操作，为后面的信号连接做准备；
见图5，（3）、制造PCB基板结构，在PCB设计过程中，预先留出窗口2位置。在PCB基板1制造过程中，将这些开窗位置进行开窗处理；
见图6，（4）、上层芯片3贴装，完成上层芯片3与PCB基板1之间的电学及物理连接。将倒装芯片上的第二焊球7与PCB基板上面的焊盘6一一对位互联，以达到信号互联；
见图7，（5）、下层芯片4贴装，完成上层芯片3与下层芯片4之间的电学及物理结构连接。 在PCB基板开窗位置，通过第一焊球5与上层芯片3上的焊盘连接，将上层芯片3与下层芯片4进行电学及物理结构上的连接。下层芯片4上面的焊盘（pad）6向上，面向上层芯片3面； 
见图8，（5）、整体塑封，形成环境保护。 在塑封的时候，选用上下模分离的模具结构，将整个结构一并塑封起来，实现一次塑封结构9；
见图9，（6）、器件植球，形成信号回路。在PCB基板1的背面进行第三焊球8焊接，完成整个封装工艺。 另外，在器件的塑封和进行第三焊球8焊接的时候，在基板的背面方向，最后的第三焊球8高度需要大于塑封结构9高度，以方便在后续的工艺中，器件整体焊接在PCB主板上面的实现。
上述实施例中，制造基板结构与芯片的分布层RDL层处理、植球是相互独立的工序，制造基板结构可以在分布层RDL层处理、植球之前进行，当然也可以在分布层RDL层处理、植球之后进行。
本发明的优势如下：
（1）、本发明实现了多个功能倒装芯片在高度方向的堆叠，减小了封装的整体外形尺寸。 
（2）、本发明采用在上下两个方向各自贴装芯片，并进行一次性塑封，封装结构相对对称，有利于降低封装体的翘曲情况，提高产品可靠性。
（3）、本发明无需进行底填工艺，可直接保证小间隙封装体完全一次性塑封。
（4）、本发明只需在基板制造过程中加入开槽，工艺简单，操作方便。
（5）、本发明由于减少了塑封料的流动距离，提高了整个结构的可塑封性能 。
（6）、本发明由于采用双面贴装芯片的方案，封装结构在高度方向可适当减薄，整个封装厚度较小。

Claims (6)

1.一种倒装芯片堆叠封装结构，其包括PCB基板， PCB基板上设置有窗口， PCB基板上封装有多层芯片，多层芯片间通过第一焊球、焊盘连接，多层芯片中上层芯片的长度长于多层芯片中下层芯片的长度，多层芯片中的下层芯片套装在窗口内，多层芯片中上层芯片与PCB基板间通过第二焊球、焊盘连接，PCB基板上与第二焊球对应面设置有第三焊球，所述上层芯片与所述下层芯片通过塑封材料连接PCB基板，成型塑封结构，形成对芯片的密封。
2.一种根据权利要求1所述的倒装芯片堆叠封装结构的封装方法，其特征在于：其包括以下步骤：
（1）、芯片表面生成再分布层RDL（Redistribution Layer）层；
（2）、芯片RDL层上面植球；
（3）、制造基板结构，在PCB设计过程中，预先留出开窗位置，在PCB制造过程中，将这些开窗位置进行开窗处理；
（4）、第一芯片贴装，完成芯片与基板之间的电学及物理连接；
（5）、第二芯片贴装，完成芯片与芯片之间的电学及物理结构连接；
（6）、整体塑封，形成环境保护；
（7）、器件植球，形成信号回路。
3.根据权利要求2所述的倒装芯片堆叠封装结构的封装方法，其特征在于：步骤（1）中，在封装设计过程中，预先将芯片上的实际的pad（焊盘）位置通过RDL工艺转移到相应的位置。
4.根据权利要求2所述的倒装芯片堆叠封装结构的封装方法，其特征在于：步骤（5）中，在PCB基板开窗位置，运用焊球将上层芯片与下层芯片进行电学及物理结构上的连接，芯片上面的焊接pad焊盘向上，面向第一芯片面。
5.根据权利要求2所述的倒装芯片堆叠封装结构的封装方法，其特征在于：步骤（6）中，采用上下模分离的模具结构，将整个结构一并塑封起来，实现一次塑封整体结构。
6.根据权利要求2所述的倒装芯片堆叠封装结构的封装方法，其特征在于：步骤（7）中，在PCB基板的背面进行锡球焊接，完成整个封装工艺，焊球高度需要大于塑封高度。
CN201410136124.2A 2014-04-04 2014-04-04 一种倒装芯片堆叠封装结构及封装方法 Pending CN103904066A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410136124.2A CN103904066A (zh) 2014-04-04 2014-04-04 一种倒装芯片堆叠封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410136124.2A CN103904066A (zh) 2014-04-04 2014-04-04 一种倒装芯片堆叠封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN103904066A true CN103904066A (zh) 2014-07-02

Family

ID=50995321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410136124.2A Pending CN103904066A (zh) 2014-04-04 2014-04-04 一种倒装芯片堆叠封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN103904066A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538381A (zh) * 2014-12-30 2015-04-22 华天科技（西安）有限公司 一种采用贴膜实现倒装芯片裸露的封装结构及其制备方法
CN104600056A (zh) * 2014-12-30 2015-05-06 华天科技（西安）有限公司 一种多芯片三维混合封装结构及其制备方法
CN107946253A (zh) * 2016-10-12 2018-04-20 美光科技公司 采用模制中介层的晶圆级封装
WO2018205625A1 (zh) * 2017-05-10 2018-11-15 叶秀慧 薄型化双芯片的叠接封装结构
CN110759311A (zh) * 2019-10-29 2020-02-07 太极半导体（苏州）有限公司 一种基于窗口式基板的无引线mems芯片封装结构及其工艺
CN115332224A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 3d封装结构及其制作方法
CN116092950A (zh) * 2023-04-10 2023-05-09 北京华封集芯电子有限公司 多芯片集成方法及结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020105789A1 (en) * 2001-02-02 2002-08-08 Siliconware Precision Industries Co., Ltd. Semiconductor package for multi-chip stacks
US20040106229A1 (en) * 2002-06-27 2004-06-03 Tongbi Jiang Methods for assembling multiple semiconductor devices
CN2636411Y (zh) * 2003-08-01 2004-08-25 威盛电子股份有限公司 多芯片封装结构
US20040212067A1 (en) * 2003-04-25 2004-10-28 Advanced Semiconductor Engineering, Inc. Multi-chips stacked package
US20040212068A1 (en) * 2003-04-25 2004-10-28 Advanced Semiconductor Engineering, Inc. Multi-chips stacked package
US20040212069A1 (en) * 2003-04-25 2004-10-28 Advanced Semiconductor Engineering, Inc. Multi-chips stacked package
CN1790693A (zh) * 2004-12-14 2006-06-21 飞思卡尔半导体公司 倒装芯片及线接合半导体封装件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020105789A1 (en) * 2001-02-02 2002-08-08 Siliconware Precision Industries Co., Ltd. Semiconductor package for multi-chip stacks
US20040106229A1 (en) * 2002-06-27 2004-06-03 Tongbi Jiang Methods for assembling multiple semiconductor devices
US20040212067A1 (en) * 2003-04-25 2004-10-28 Advanced Semiconductor Engineering, Inc. Multi-chips stacked package
US20040212068A1 (en) * 2003-04-25 2004-10-28 Advanced Semiconductor Engineering, Inc. Multi-chips stacked package
US20040212069A1 (en) * 2003-04-25 2004-10-28 Advanced Semiconductor Engineering, Inc. Multi-chips stacked package
CN2636411Y (zh) * 2003-08-01 2004-08-25 威盛电子股份有限公司 多芯片封装结构
CN1790693A (zh) * 2004-12-14 2006-06-21 飞思卡尔半导体公司 倒装芯片及线接合半导体封装件

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538381A (zh) * 2014-12-30 2015-04-22 华天科技（西安）有限公司 一种采用贴膜实现倒装芯片裸露的封装结构及其制备方法
CN104600056A (zh) * 2014-12-30 2015-05-06 华天科技（西安）有限公司 一种多芯片三维混合封装结构及其制备方法
CN104600056B (zh) * 2014-12-30 2018-11-02 华天科技（西安）有限公司 一种多芯片三维混合封装结构及其制备方法
CN107946253A (zh) * 2016-10-12 2018-04-20 美光科技公司 采用模制中介层的晶圆级封装
US10872852B2 (en) 2016-10-12 2020-12-22 Micron Technology, Inc. Wafer level package utilizing molded interposer
US11710693B2 (en) 2016-10-12 2023-07-25 Micron Technology, Inc. Wafer level package utilizing molded interposer
WO2018205625A1 (zh) * 2017-05-10 2018-11-15 叶秀慧 薄型化双芯片的叠接封装结构
CN110759311A (zh) * 2019-10-29 2020-02-07 太极半导体（苏州）有限公司 一种基于窗口式基板的无引线mems芯片封装结构及其工艺
CN115332224A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 3d封装结构及其制作方法
CN116092950A (zh) * 2023-04-10 2023-05-09 北京华封集芯电子有限公司 多芯片集成方法及结构

Similar Documents

Publication Publication Date Title
CN103904066A (zh) 一种倒装芯片堆叠封装结构及封装方法
KR101394203B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
CN103915355B (zh) 封装结构的形成方法
CN102738094B (zh) 用于堆叠的半导体封装构造及其制造方法
CN100583431C (zh) 堆叠式芯片封装结构的制作方法
JP2006502596A5 (zh)
CN103119711A (zh) 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构
CN104409437B (zh) 双面bump芯片包封后重布线的封装结构及其制作方法
CN104051354A (zh) 半导体封装件及其制法
CN105762084A (zh) 倒装芯片的封装方法及封装装置
CN107749411A (zh) 双面SiP的三维封装结构
CN202423279U (zh) 多芯片晶圆级半导体封装构造
JP2005539403A5 (zh)
US20180033775A1 (en) Packages with Die Stack Including Exposed Molding Underfill
CN202394958U (zh) 晶圆级半导体封装构造
CN104637927A (zh) 一种基于柔性基板的三维封装结构及工艺方法
CN103620777B (zh) 关于包括多存储器裸片的半导体封装体的布置和方法
CN104241218A (zh) 一种带有散热结构的倒装芯片塑封结构及制造方法
CN103219324A (zh) 堆叠式半导体芯片封装结构及工艺
CN202434509U (zh) 堆叠式半导体芯片封装结构
CN103594447A (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN105118827A (zh) 基于柔性基板的三维芯片堆叠封装结构及封装方法
CN103187404A (zh) 半导体芯片堆叠封装结构及其工艺
CN103915423A (zh) 一种芯片三维堆叠封装结构及封装方法
CN104658933A (zh) 一种运用贴膜工艺的pop封装结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140702