CN100583431C - 堆叠式芯片封装结构的制作方法 - Google Patents

堆叠式芯片封装结构的制作方法 Download PDF

Info

Publication number
CN100583431C
CN100583431C CN 200810091271 CN200810091271A CN100583431C CN 100583431 C CN100583431 C CN 100583431C CN 200810091271 CN200810091271 CN 200810091271 CN 200810091271 A CN200810091271 A CN 200810091271A CN 100583431 C CN100583431 C CN 100583431C
Authority
CN
China
Prior art keywords
chip
projection
wafer
substrate
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200810091271
Other languages
English (en)
Other versions
CN101266967A (zh
Inventor
沈启智
陈仁川
张惠珊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 200810091271 priority Critical patent/CN100583431C/zh
Publication of CN101266967A publication Critical patent/CN101266967A/zh
Application granted granted Critical
Publication of CN100583431C publication Critical patent/CN100583431C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)

Abstract

一种堆叠式芯片封装结构，其包括封装结构、对接基板以及多个第二凸块。此封装结构包括第一芯片、第二芯片、多个第一凸块以及第一底胶。第一芯片是配置在第二芯片上。这些第一凸块是配置在第一芯片与第二芯片之间，使第一芯片透过这些第一凸块与第二芯片电性连接。第一底胶填充在第一芯片与第二芯片之间，且包覆上述第一凸块。封装结构是以倒置的方式配置在对接基板上，使第一芯片位于第二芯片与对接基板之间。这些第二凸块是配置在第二芯片与对接基板之间，使第二芯片透过这些第二凸块与对接基板电性连接。

Description

堆叠式芯片封装结构的制作方法
技术领域
本发明涉及一种堆叠式芯片封装结构及其制作方法，且特别涉及一种薄型化的堆叠式芯片封装结构及其制作方法。
背景技术
目前电子产品随着市场的需求及在先进工艺技术相互配合之下，再加上各项3C产品不断强调可携式的便利性和市场需求的普及化，传统的单一芯片封装技术已逐渐无法满足日渐新颖化市场需求，具备轻、薄、短、小的产品特性和增加封装密度及低成本特性的设计制造已经是众所皆知的产品趋势。因此，在轻、薄、短、小的前提下，将各种不同功能的集成电路(IC)利用各种不同堆叠的封装方式整合来减少封装体积和封装厚度，是目前各种封装产品开发市场研究的主流。以目前各式各样量产封装产品而言，其中POP(Package onPackage)和PIP(Package in Package)的产品就是因应时代趋势所研发的主流新产品。
图1表示为现有的一种PIP结构的剖面示意图。请参考图1所示，PIP的封装方式是将一个单独且未上锡球的封装体120通过间隔物(spacer)130堆叠至另一封装体110的芯片114上。之后，再一起进行封胶的封装工艺。其中，封装体110具有基板112及依序堆叠在基板112上的芯片114及芯片116，而封装体120具有基板122及堆叠在基板122上芯片124。
图2表示为现有的一种POP结构的剖面示意图。请参考图2所示，POP的封装方式则是将两个独立的封装体210、220经过封装及测试后以表面黏着的技术迭合，且透过焊球230彼此电性连接，以形成POP封装结构。其中，封装体210具有基板212以及堆叠在基板212上的芯片214、216，而封装体220具有基板222以及堆叠在基板222上的芯片224。
随着电子产品的功能日趋复杂化，在POP及PIP封装结构中所需堆叠的芯片的数目也日益增加，因此，在封装工艺中如何控制芯片的厚度以减少芯片堆叠的空间，进而减少堆叠而成的封装结构的厚度，实为亟待解决的难题之一。
发明内容
本发明的目的是提供一种堆叠式芯片封装结构，此堆叠式芯片封装结构的芯片具有较薄的厚度，以有效降低堆叠式芯片封装结构其整体的厚度。
本发明的另一目的是提供一种堆叠式芯片封装结构的制作方法，此制作方法是将多个第一芯片分别配置在第二晶圆上，之后，再进行研磨第一芯片背部的步骤。通过重复执行上述步骤，以达到降低芯片厚度的目的，进而降低堆叠而成的封装结构的厚度。
为达上述或是其它目的，本发明提出一种堆叠式芯片封装结构，其主要包括封装结构、对接基板以及多个第二凸块。此封装结构包括第一芯片、第二芯片、多个第一凸块以及第一底胶。第一芯片是配置在第二芯片上。这些第一凸块是配置在第一芯片与第二芯片之间，使第一芯片透过这些第一凸块与第二芯片电性连接。第一底胶填充于第一芯片与第二芯片之间，且包覆上述第一凸块。封装结构是以倒置的方式配置在对接基板上，使第一芯片位于第二芯片与对接基板之间。这些第二凸块是配置在第二芯片与对接基板之间，使第二芯片透过这些第二凸块与对接基板电性连接。
在本发明的一实施例中，上述的第一凸块是金凸块或是钉状凸块。
在本发明的一实施例中，上述的第二凸块是金凸块或是钉状凸块。
在本发明的一实施例中，各个第二凸块是由两个凸块单元堆叠而成。
在本发明的一实施例中，对接基板是晶圆或是印刷电路板。
在本发明的一实施例中，堆叠式芯片封装结构还包括第二底胶，填充在第二芯片与对接基板之间，且包覆上述第二凸块、第一芯片以及第一底胶。
为达到上述或是其它目的，本发明另提出一种堆叠式芯片封装结构的制作方法，包括下列步骤。首先，提供第一晶圆。其中，此第一晶圆具有多个第一芯片单元，且各个第一芯片单元上配置有多个第一凸块。之后，切割第一晶圆，使各个第一芯片单元分别形成第一芯片。接下来，提供第二晶圆，此第二晶圆具有多个第二芯片单元。之后，将这些第一芯片分别接合至第二晶圆上的第二芯片单元，使各个第一芯片透过这些第一凸块与相对应的第二芯片单元电性连接。填充第一底胶于各个第一芯片与相对应的第二芯片单元之间，使第一底胶包覆这些第一凸块。研磨这些第一芯片的背部，以薄型化这些第一芯片。在各个第二芯片单元承载第一芯片的表面上形成多个第二凸块。之后，切割此第二晶圆，使各个第二芯片单元分别形成第二芯片，其中各个第二芯片、第一芯片、这些第一凸块以及第一底胶是形成封装结构。再来，将封装结构倒置并接合在对接基板上，使封装结构的第二芯片透过这些第二凸块与对接基板电性连接。最后，填充第二底胶在第二芯片与对接基板之间，以包覆这些第二凸块、第一芯片以及第一底胶。
在本发明的一实施例中，这些第一凸块是金凸块或是钉状凸块。
在本发明的一实施例中，将这些第一芯片分别接合至第二晶圆上的这些第二芯片单元的方法包括热压合或是以超声波结合。
在本发明的一实施例中，这些第二凸块是金凸块或是钉状凸块。
在本发明的一实施例中，这些第二凸块的高度是大于第一芯片的顶部至第二芯片的距离。
在本发明的一实施例中，将此封装结构接合至对接基板的方法包括热压合或是以超声波结合。
在本发明的一实施例中，堆叠式芯片封装结构的制作方法还包括研磨第二芯片的背部，以薄型化此第二芯片。
本发明的堆叠式芯片封装结构的制作方法是通过芯片堆叠、研磨芯片的背部，并搭配上由凸块连接芯片与基板(或是芯片)的方式，降低芯片的厚度，进而减少堆叠式芯片封装结构整体的厚度，以达到高密度3D堆叠封装的目的。此外，在芯片进行薄型化处理之前，可通过填充底胶的步骤，对芯片提供保护，以达到芯片超薄化的需求。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1表示为现有的一种PIP结构的剖面示意图；
图2表示为现有的一种POP结构的剖面示意图；
图3A～3M表示为根据本发明的一实施例的一种堆叠式芯片封装结构的制作方法的流程示意图；
图4表示为根据图3A～3M所示的步骤制作而成的堆叠式芯片封装结构的剖面示意图；
图5及6表示为由三个芯片堆叠而成的堆叠式芯片封装结构的剖面示意图。
【主要组件符号说明】
110：封装体
112：基板
114、116：芯片
120：封装体
122：基板
124：芯片
130：间隔物
210、220：封装体
212、222：基板
214、216、224：芯片
230：焊球
300：第一晶圆
310：第一芯片单元
310’：第一芯片
312：第一凸块
314：背部
400：第二晶圆
410：第二芯片单元
412：第二凸块
500：第一底胶
510：第二底胶
520：第三底胶
600：封装结构
700：对接基板
710：第三凸块
800：堆叠式芯片封装结构
900：基板
D：第一芯片的背部至第二芯片单元的表面的距离
H：第二凸块的高度
具体实施方式
图3A～3M表示为根据本发明的一实施例的一种堆叠式芯片封装结构的制作方法的流程示意图。首先，请参考图3A所示，提供第一晶圆300，其中，此第一晶圆300具有多个第一芯片单元310，且各个第一芯片单元310上配置有多个第一凸块312。这些第一凸块312可为利用曝光、显影及刻蚀等工艺制作而成的金凸块(gold bump)，或是以打线方式形成的钉状凸块(gold stud bump)。本发明对于形成第一凸块312的材料及其制作方式不作任何限制。接下来，请参考图3B所示，切割第一晶圆300，使图3A中所示的每一个第一芯片单元310分别形成第一芯片310’。之后，请参考图3C及3D所示，提供第二晶圆400，此第二晶圆400具有多个第二芯片单元410，并将这些第一芯片310’分别接合至第二晶圆400上的第二芯片单元410，使每一个第一芯片310’透过这些第一凸块312与相对应的第二芯片单元410电性连接。在本发明的一实施例中，可利用热压合(thermocompression)或是以超声波结合(sonic bonding)的方式将这些第一芯片310’分别接合至第二晶圆400上的第二芯片单元410。
为加强第一芯片310’与第二芯片单元410之间的结合强度，请参考图3E所示，填充第一底胶500在各个第一芯片310’与相对应的第二芯片单元410之间，使第一底胶500包覆这些第一凸块312，以保护其免于受损及受潮。接下来，即进行芯片薄型化的处理，请参考图3F所示，研磨这些第一芯片310’的背部314，以薄型化这些第一芯片310’，直到将第一芯片310’研磨至所需厚度为止，如图3G所示。
之后，请参考图3H所示，在各个第二芯片单元410承载第一芯片310’的表面上形成多个第二凸块412，以使第二芯片单元410的讯号能够输出。同样地，这些第二凸块412可为利用曝光、显影及刻蚀等工艺制作而成的金凸块，或是以打线方式形成的钉状凸块。如图3H所示，若以打线方式形成此第二凸块412时，可先在第二芯片单元410的表面上形成凸块单元，之后，再在此凸块单元上堆叠上另一个凸块单元，以形成高度较高的第二凸块412。
本发明对于形成第二凸块412的材料及其制作方式不作任何限制。值得注意的是，此第二凸块412的高度H是大于第一芯片310’的背部314至第二芯片单元410的表面的距离D，使第二芯片单元410可透过这些第二凸块412与其它组件电性连接。
图3I右方所示的封装结构的剖面图为沿着图面中左方的第二晶圆400的A-A剖面线所绘制。请参考图3I所示，切割此第二晶圆400，使每一个第二芯片单元410分别形成第二芯片410’。其中此第二芯片410’及堆叠在其上方的第一芯片310’、连接于第一芯片310’与第二芯片410’之间的第一凸块312，以及第一底胶500即形成封装结构600。之后，如图3J所示，将此封装结构600倒置并接合于对接基板700上，使封装结构600的第二芯片410’透过这些第二凸块412与对接基板700电性连接。此对接基板700可为晶圆、印刷电路板或其它合适的基板。同样地，可利用热压合或是以超声波结合的方式使第二芯片410’与对接基板700接合。最后，请参考图3K所示，填充第二底胶510在每一个第二芯片410’与对接基板700之间，以包覆这些第二凸块412、第一芯片310’以及第一底胶500，此其免于受损及受潮。至此，即完成本发明的堆叠式芯片封装结构基本的制作流程。此堆叠式芯片封装结构800基本上包含了两个芯片的堆叠。
此外，为进一步降低堆叠式芯片封装结构的厚度，可选择性地对第二芯片410’进行薄型化的处理。请参考图3L所示，研磨第二芯片410’的背部，直到将第二芯片410’研磨至所需厚度为止，如图3M所示。
图4表示为根据上述步骤制作而成的堆叠式芯片封装结构的剖面示意图。请参考图4，此堆叠式芯片封装结构800主要包括封装结构600、对接基板700以及多个连接于二者间的第二凸块412。如图4所示，此封装结构600包括第一芯片310’、第二芯片410’、多个第一凸块312以及第一底胶500。第一芯片310’是配置在第二芯片410’上，且这些第一凸块312是配置在第一芯片310’与第二芯片410’之间，使第一芯片310’透过这些第一凸块312与第二芯片410’电性连接。而第一底胶500是填充在第一芯片310’与第二芯片410’之间，且包覆上述第一凸块312，以保护第一凸块312免于受损及受潮。封装结构600是以倒置的方式配置于对接基板700上，使第一芯片310’位于第二芯片410’与对接基板700之间。而这些第二凸块412是配置在第二芯片410’与对接基板700之间，使第二芯片410’透过这些第二凸块412与对接基板700电性连接。
此外，堆叠式芯片封装结构800还可包含第二底胶510，填充在第二芯片410’与对接基板700之间，且包覆这些第二凸块412、第一芯片310’以及第一底胶500，以保护封装结构600及第二凸块412免于受损及受潮。
更进一步而言，若使用者欲进行更多数目的芯片的堆叠时，请参考图5所示，可将图3M中所示的对接基板700进行薄型化的处理，即研磨对接基板700的背部，以降低其厚度。之后，再透过形成在对接基板700上的多个第三凸块710，使对接基板700与其它基板900电性连接。同样地，请参考图6所示，可在对接基板700与其它基板900之间形成第三底胶520，以保护封装结构600及第三凸块710免于受损及受潮。在图5及图6所示的实施例中，是以三个芯片的堆叠为例以作说明，然而，使用者可依据不同的使用需求，重复执行图3A～3M中所示的步骤，以堆叠成具有所需芯片数目的堆叠式芯片封装结构。本发明对于堆叠式芯片封装结构800中所包含的芯片数目不作任何限制。
综上所述，本发明的堆叠式芯片封装结构的制作方法主要是通过芯片堆叠、芯片薄型化的处理(例如：研磨)，再搭配上由凸块连接芯片与基板(或是芯片)的方式，降低堆叠式芯片封装结构整体的厚度，以达到高密度3D堆叠封装的目的。此外，在芯片进行薄型化处理之前，可通过填充底胶的步骤，对芯片提供保护，以达到芯片超薄化的需求。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (5)

1.一种堆叠式芯片封装结构的制作方法，其特征在于，包括：
提供第一晶圆，其中所述第一晶圆具有多个第一芯片单元，且各所述第一芯片单元上配置有多个第一凸块；
切割所述第一晶圆，使各所述第一芯片单元分别形成第一芯片；
提供第二晶圆，所述第二晶圆具有多个第二芯片单元；
将所述第一芯片分别接合至所述第二晶圆上的所述第二芯片单元，使各所述第一芯片透过所述第一凸块与相对应的所述第二芯片单元电性连接；
填充第一底胶于各所述第一芯片与相对应的所述第二芯片单元之间，使所述第一底胶包覆所述第一凸块；
研磨所述第一芯片的背部，以薄型化所述第一芯片；
在各所述第二芯片单元承载所述第一芯片的表面上形成多个第二凸块；
切割所述第二晶圆，使各所述第二芯片单元分别形成第二芯片，其中各所述第二芯片、所述第一芯片、所述第一凸块以及所述第一底胶是形成封装结构；
将所述封装结构倒置并接合在对接基板上，使所述封装结构的所述第二芯片透过所述第二凸块与所述对接基板电性连接；以及
填充第二底胶在所述第二芯片与所述对接基板之间，以包覆所述第二凸块、所述第一芯片以及所述第一底胶。
2.如权利要求1所述的堆叠式芯片封装结构的制作方法，其特征在于，将所述第一芯片分别接合至所述第二晶圆上的所述第二芯片单元的方法包括热压合或是以超声波结合。
3.如权利要求1所述的堆叠式芯片封装结构的制作方法，其特征在于，所述第二凸块的高度大于所述第一芯片的背部至所述第二芯片的距离。
4.如权利要求1所述的堆叠式芯片封装结构的制作方法，其特征在于，将所述封装结构接合至所述对接基板的方法包括热压合或是以超声波结合。
5.如权利要求1所述的堆叠式芯片封装结构的制作方法，其特征在于，还包括研磨所述第二芯片的背部，以薄型化所述第二芯片。
CN 200810091271 2008-05-04 2008-05-04 堆叠式芯片封装结构的制作方法 Active CN100583431C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810091271 CN100583431C (zh) 2008-05-04 2008-05-04 堆叠式芯片封装结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810091271 CN100583431C (zh) 2008-05-04 2008-05-04 堆叠式芯片封装结构的制作方法

Publications (2)

Publication Number Publication Date
CN101266967A CN101266967A (zh) 2008-09-17
CN100583431C true CN100583431C (zh) 2010-01-20

Family

ID=39989233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810091271 Active CN100583431C (zh) 2008-05-04 2008-05-04 堆叠式芯片封装结构的制作方法

Country Status (1)

Country Link
CN (1) CN100583431C (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
CN102157453B (zh) * 2011-01-17 2013-08-28 日月光半导体制造股份有限公司 堆栈式封装结构及其制造方法
KR20120126366A (ko) * 2011-05-11 2012-11-21 에스케이하이닉스 주식회사 반도체 장치
CN102672296A (zh) * 2012-06-05 2012-09-19 哈尔滨工业大学 多层堆叠芯片低温超声键合形成单金属间化合物焊点的方法
CN102856306B (zh) * 2012-09-29 2015-09-23 苏州晶方半导体科技股份有限公司 半导体器件系统级封装结构及封装模组
CN104576568A (zh) * 2013-10-15 2015-04-29 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN103762187B (zh) * 2014-01-16 2017-11-03 苏州晶方半导体科技股份有限公司 芯片封装方法及结构
CN105374805A (zh) * 2014-08-29 2016-03-02 展讯通信（上海）有限公司 一种多芯片封装结构
CN104616998A (zh) * 2014-12-30 2015-05-13 南通富士通微电子股份有限公司 晶圆级封装的制造方法
CN104681452A (zh) * 2014-12-30 2015-06-03 南通富士通微电子股份有限公司 晶圆级封装的制造方法
CN104617072B (zh) * 2015-01-30 2018-05-22 华进半导体封装先导技术研发中心有限公司 一种改进的三维芯片集成结构及其加工工艺
CN105428254A (zh) * 2015-12-23 2016-03-23 南通富士通微电子股份有限公司 叠层封装方法
TW201806104A (zh) * 2016-08-10 2018-02-16 南茂科技股份有限公司 半導體封裝
CN112542392B (zh) * 2020-12-04 2021-10-22 上海易卜半导体有限公司 一种形成封装件的方法及封装件

Also Published As

Publication number Publication date
CN101266967A (zh) 2008-09-17

Similar Documents

Publication Publication Date Title
CN100583431C (zh) 堆叠式芯片封装结构的制作方法
US8873245B2 (en) Embedded chip-on-chip package and package-on-package comprising same
US7034386B2 (en) Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
CN105190883B (zh) 具有减少的高度的封装堆叠结构
US20080164545A1 (en) Mems microphone package and method thereof
CN103119711A (zh) 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构
KR20120087651A (ko) 반도체 장치 및 그 제조 방법
JP2008109046A (ja) 半導体パッケージおよび積層型半導体パッケージ
CN102263084A (zh) 半导体芯片及具有堆叠芯片结构的半导体封装
CN104008998B (zh) 多芯片层叠封装方法
KR101840447B1 (ko) 반도체 패키지 및 이를 갖는 적층 반도체 패키지
CN115513190A (zh) 包含半导体裸片的多个瓦片式堆叠的半导体装置组合件
CN107622957A (zh) 双面SiP的三维封装结构的制造方法
TW201923989A (zh) 具有探針後可組態度之半導體裝置
CN102176444B (zh) 高集成度系统级封装结构
CN103250246A (zh) 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统
CN104051355B (zh) 层叠封装结构及其形成方法
CN103779351A (zh) 三维封装结构及其制造方法
CN103681458A (zh) 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法
CN102176450B (zh) 高密度系统级封装结构
US8384215B2 (en) Wafer level molding structure
KR101995891B1 (ko) 스택 패키지 및 그 제조방법
CN103208471B (zh) 多芯片封装体
CN102768996A (zh) 半导体封装构造及其制造方法
CN102157402A (zh) 系统级封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant