CN103681458A - 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法 - Google Patents

一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法 Download PDF

Info

Publication number
CN103681458A
CN103681458A CN201210321441.2A CN201210321441A CN103681458A CN 103681458 A CN103681458 A CN 103681458A CN 201210321441 A CN201210321441 A CN 201210321441A CN 103681458 A CN103681458 A CN 103681458A
Authority
CN
China
Prior art keywords
flexible
chip
board
layer
dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210321441.2A
Other languages
English (en)
Other versions
CN103681458B (zh
Inventor
张霞
于大全
张博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201210321441.2A priority Critical patent/CN103681458B/zh
Publication of CN103681458A publication Critical patent/CN103681458A/zh
Application granted granted Critical
Publication of CN103681458B publication Critical patent/CN103681458B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法，包括：选取带有单层金属层的柔性基板，对该柔性基板上的单层金属层进行刻蚀形成多个金属电极，并对柔性基板没有单层金属层的一面进行激光刻槽形成多个槽；在该柔性基板具有多个槽的一面倒装热压键合多个芯片；将该柔性基板热压键合有多个芯片的一面与一柔性介质层进行热压，使该多个芯片被嵌入到该柔性介质层中；对该柔性基板已嵌入多个芯片的柔性介质层一面进行减薄，得到减薄后的嵌入多个芯片的柔性介质模块；将该柔性介质模块上没有芯片的部分弯折，实现多个芯片的堆叠；对多个芯片堆叠的三维柔性封装模块进行灌封及固化；以及对灌封后的三维柔性封装模块进行打线或植球。

Description

一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法
技术领域
本发明涉及微电子行业系统封装技术领域，尤其涉及一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法。
背景技术
现代便携式电子产品对微电子封装提出了更高的要求，随着对其更轻、更薄、更小、高可靠性、低功耗的不断追求，微电子封装也朝着密度更高、尺寸更小的封装形式发展。近几年来，三维封装技术受到世界各国的广泛关注，美国、欧洲各国、日本等发达国家均投入巨资进行相关的研究和开发，并取得了相当可观的研究成果。
三维封装技术是指元器件在二维的基础上，进一步向Z轴方向发展形成的三维高密度微电子封装技术，其芯片叠层方式主要包括凸点式、引线键合式、硅片穿孔式、载带式及柔性基板折叠式。由于柔性印制电路新材料、新工艺的迅速发展，柔性基板折叠式立体封装技术已经成为业界的一个研究热点。
如Tessera公司提出3D μZ折叠球型堆叠理念，申请了专利并将其应用于叠层CSP封装。欧洲的3D-plus公司和美国的Intel公司对3D柔性折叠封装技术进行了大量研究。日本NEC开发的柔性载板的折叠式芯片尺寸封装，称为FFCSP(Flexible Folded Chip scale package)，曾川桢道对超声波进行倒装芯片连接的FFCSP可靠性进行了研究。Valtronic SA使用折叠理念，将逻辑电路、存储器和无源组件结合到单独的SiP中，应用于助听器和心脏起博器。Intel最近对逻辑电路和存储器开发了折叠型堆叠芯片级封装。
另一方面，为了实现轻薄化的要求，采用超薄的芯片进行三维柔性堆叠封装引起了广泛关注，但是超薄芯片的拿持和对准是一个难以解决的问题，而且现有的封装技术中焊盘和引线框架之间的金属引线都需要占用芯片的纵向空间，增加了芯片的厚度，阻碍了器件向更薄的趋势发展。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种嵌入式超薄芯片的三维柔性堆叠封装结构及其制备方法，可以将多个超薄芯片嵌入到柔性介质中，并实现多个芯片的堆叠封装。这种三维柔性堆叠封装结构能够有效地利用柔性基板，芯片之间通过柔性基板进行互联，芯片也可以通过柔性基板有效散热。此外，这种三维柔性封装方法不需要对薄芯片进行拿持，有效地解决了薄芯片的拿持以及对准问题。最后，相比硅通孔实现的三维堆叠封装结构，该结构具有工艺简单，价格便宜的优点。此三维柔性堆叠封装结构具有轻量化、薄型化、高密度集成化以及低成本的特点。
(二)技术方案
为达到上述目的，本发明提供了一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法，包括：
选取带有单层金属层的柔性基板，对该柔性基板上的单层金属层进行刻蚀形成多个金属电极，并对柔性基板没有单层金属层的一面进行激光刻槽形成多个槽；
在该柔性基板具有多个槽的一面倒装热压键合多个芯片；
将该柔性基板热压键合有多个芯片的一面与一柔性介质层进行热压，使该多个芯片被嵌入到该柔性介质层中；
对该柔性基板已嵌入多个芯片的柔性介质层一面进行减薄，将该柔性介质层以及多个芯片同时减薄到厚度小于50微米，得到减薄后的嵌入多个芯片的柔性介质模块；
将该柔性介质模块上没有芯片的部分弯折，使得两边的芯片背面粘贴于中间的芯片背面之上，实现多个芯片的堆叠；
对多个芯片堆叠的三维柔性封装模块进行灌封及固化；以及
对灌封后的三维柔性封装模块进行打线或植球。
上述方案中，所述对柔性基板没有单层金属层的一面进行激光刻槽形成多个槽的步骤中，该多个槽的尺寸与对该柔性基板上的单层金属层进行刻蚀形成的多个金属电极的尺寸一致。
上述方案中，所述在该柔性基板具有多个槽的一面倒装热压键合多个芯片的步骤中，是采用热压键合将多个芯片倒置安装在该柔性基板具有多个槽的一面，该多个芯片的金属电极正好放置在该柔性基板的多个开槽内，实现该柔性基板上的金属电极与该多个芯片的金属电极之间的热压键合。
上述方案中，所述将该柔性基板热压键合有多个芯片的一面与一柔性介质层进行热压的步骤中，该柔性介质层与该柔性基板为同一材质。该柔性介质层为多层柔性介质，层压后盖住该多个芯片，将该多个芯片嵌入到该柔性介质层中。
上述方案中，所述对该柔性基板已嵌入多个芯片的柔性介质层一面进行减薄的步骤中，是采用化学机械抛光方法对该柔性基板已嵌入有多个芯片的柔性介质层一面进行薄型化处理，使整个柔性基板以及层压有柔性介质层的模块厚度低于50微米，而且芯片也可减薄至50微米以下，达到20到30微米左右甚至更薄。所述将该柔性介质层以及多个芯片同时减薄，是将该柔性介质层以及多个芯片同时减薄至厚度为20至30微米。
上述方案中，所述采用化学机械抛光方法对该柔性基板已嵌入有多个芯片的柔性介质层一面进行薄型化处理之前，还包括：对整个柔性基板以及层压有柔性介质层的模块进行固定，以防止在化学机械减薄过程中伤害芯片以及线路连接。所述对整个柔性基板以及层压有柔性介质层的模块进行固定，是采用临时键合胶将该模块临时键合到一支撑层上，减薄完毕后再去除临时键合胶以及支撑层。
上述方案中，所述将该柔性介质模块上没有芯片的部分弯折，是利用柔性基板的可弯折性，通过合理布局芯片的位置，将非安装芯片区域进行弯折，且使多个芯片堆叠在一起。所述利用柔性基板的可弯折性，通过合理布局芯片的位置，将非安装芯片区域进行弯折，且使多个芯片堆叠在一起，是通过一定的弯折设备来固定并弯折非安装芯片区域，该设备带有机械手，能够有效地控制弯折曲率并固定弯折位置，准确地对柔性基板进行弯折并固定，同时在弯折过程中保证芯安装芯片柔性基板区域的平整度，以保护芯片与柔性基板的线路连接。
上述方案中，所述将该柔性介质模块上没有芯片的部分弯折，包括对该柔性介质模块上没有芯片的部分进行一次弯折两层堆叠、对该柔性介质模块上没有芯片的部分进行两次弯折三层堆叠、……、以及对该柔性介质模块上没有芯片的部分进行n次弯折n+1层堆叠，n为自然数。
上述方案中，所述使得两边的芯片背面粘贴于中间的芯片背面之上，实现多个芯片的堆叠，是将芯片与芯片背对背通过粘接剂粘贴堆叠在一起，实现多芯片的三维柔性堆叠封装结构。
上述方案中，所述对多个芯片堆叠的三维柔性封装模块进行灌封及固化，是采用塑封材料对该三维柔性封装模块进行密封保护，所选塑封材料为下列树脂中的任一种：环氧、聚酯、聚氨酯、硅橡胶、双马来酰亚胺或氰酸酯。
上述方案中，所述对灌封后的三维柔性封装模块进行打线或植球，是对灌封后的柔性封装模块通过植球或者打线方式完成最后的三维封装体，与基板或印制电路板连接。
上述方案中，所述对灌封后的三维柔性封装模块进行打线或植球前还包括：对三维柔性封装模块进行模块堆叠，实现多个模块的堆叠封装。
(三)有益效果
本发明与其他三维封装结构相比有数项优点。
首先，本发明有效地利用柔性基板，芯片之间通过柔性基板进行互联，芯片也可以通过柔性基板有效散热。
第二，本发明先进行芯片与柔性基板的键合，层压后进行化学机械抛光减薄，不需要对薄芯片进行拿持，有效地解决了薄芯片的拿持以及对准问题。
第三，由于对柔性介质层以及芯片同时减薄到50微米以下，因此整个三维封装模块可以实现轻量薄型化。
第四，相比硅通孔实现的三维堆叠封装结构，该结构具有工艺简单，价格便宜的有点。
第五，整个工艺采用的方法可与平面半导体工艺兼容，最终实现一体化制作。
第六，此三维柔性堆叠封装结构实现了系统级封装，并具有轻量化、薄型化、高密度集成化以及低成本的特点。
附图说明
图1是依照本发明实施例的制作三维柔性堆叠封装结构的方法流程图。
图2a是依照本发明实施例的带有线路的柔性基板剖面图。
图2b是依照本发明实施例的将带有线路的柔性基板背面开槽的剖面图。
图2c是依照本发明实施例的将多个芯片与背面开槽的柔性基板热压键合的剖面图。
图2d是依照本发明实施例的将键合有多个芯片的柔性基板与柔性介质层层压的剖面图。
图2e是依照本发明实施例的采用临时键合胶将嵌入有多个芯片的柔性介质模块临时键合到一支撑层的剖面图。
图2f是依照本发明实施例的将嵌入有多个芯片的柔性介质层一面进行减薄后的剖面图。
图2g是依照本发明实施例的去除临时键合胶后已减薄后的嵌入有多个芯片的柔性介质层剖面图。
图2h是依照本发明实施例的将柔性基板弯折使得多个芯片堆叠的剖面图。
图2i是依照本发明实施例的将三维柔性堆叠封装模块塑封固化后的剖面图。
图2j是依照本发明实施例的给塑封固化后的三维柔性堆叠封装模块植球的剖面图。
图3是依照本发明实施例的两次弯折柔性基板实现的三维柔性堆叠封装结构的剖面图。
图4是依照本发明实施例的三维柔性封装模块堆叠后的剖面图。
主要附图标记如下：
101-柔性基板
102-柔性基板上的金属电极
103-柔性基板上金属线路的背面开槽
104-多个芯片
105-柔性介质层
106-临时键合胶
107-支撑层
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
如图1所示，图1是依照本发明实施例的制作三维柔性堆叠封装结构的方法流程图，该方法包括以下步骤：
步骤1：选取带有单层金属层的柔性基板，对该柔性基板上的单层金属层进行刻蚀形成多个金属电极，并对柔性基板没有单层金属层的一面进行激光刻槽形成多个槽；其中，该多个槽的尺寸与对该柔性基板上的单层金属层进行刻蚀形成的多个金属电极的尺寸一致。
步骤2：在该柔性基板具有多个槽的一面倒装热压键合多个芯片；其中采用热压键合将多个芯片倒置安装在该柔性基板具有多个槽的一面，该多个芯片的金属电极正好放置在该柔性基板的多个开槽内，实现该柔性基板上的金属电极与该多个芯片的金属电极之间的热压键合。
步骤3：将该柔性基板热压键合有多个芯片的一面与一柔性介质层进行热压，使该多个芯片被嵌入到该柔性介质层中；其中，该柔性介质层与该柔性基板为同一材质。该柔性介质层为多层柔性介质，层压后盖住该多个芯片，将该多个芯片嵌入到该柔性介质层中。
步骤4：对该柔性基板已嵌入多个芯片的柔性介质层一面进行减薄，将该柔性介质层以及多个芯片同时减薄到厚度小于50微米，得到减薄后的嵌入多个芯片的柔性介质模块；
其中，采用化学机械抛光方法对该柔性基板已嵌入有多个芯片的柔性介质层一面进行薄型化处理，使整个柔性基板以及层压有柔性介质层的模块厚度低于50微米，而且芯片也可减薄至50微米以下，达到20到30微米左右甚至更薄；
所述采用化学机械抛光方法对该柔性基板已嵌入有多个芯片的柔性介质层一面进行薄型化处理之前，还包括：对整个柔性基板以及层压有柔性介质层的模块进行固定，以防止在化学机械减薄过程中伤害芯片以及线路连接。所述对整个柔性基板以及层压有柔性介质层的模块进行固定，是采用临时键合胶将该模块临时键合到一支撑层上，减薄完毕后再去除临时键合胶以及支撑层。
步骤5：将该柔性介质模块上没有芯片的部分弯折，使得两边的芯片背面粘贴于中间的芯片背面之上，实现多个芯片的堆叠；
其中，所述将该柔性介质模块上没有芯片的部分弯折，是利用柔性基板的可弯折性，通过合理布局芯片的位置，将非安装芯片区域进行弯折，且使多个芯片堆叠在一起。所述利用柔性基板的可弯折性，通过合理布局芯片的位置，将非安装芯片区域进行弯折，且使多个芯片堆叠在一起，是通过一定的弯折设备来固定并弯折非安装芯片区域，该设备带有机械手，能够有效地控制弯折曲率并固定弯折位置，准确地对柔性基板进行弯折并固定，同时在弯折过程中保证芯安装芯片柔性基板区域的平整度，以保护芯片与柔性基板的线路连接；
所述将该柔性介质模块上没有芯片的部分弯折，包括对该柔性介质模块上没有芯片的部分进行一次弯折两层堆叠、对该柔性介质模块上没有芯片的部分进行两次弯折三层堆叠、……、以及对该柔性介质模块上没有芯片的部分进行n次弯折n+1层堆叠，n为自然数；
所述使得两边的芯片背面粘贴于中间的芯片背面之上，实现多个芯片的堆叠，是将芯片与芯片背对背通过粘接剂粘贴堆叠在一起，实现多芯片的三维柔性堆叠封装结构。
步骤6：对多个芯片堆叠的三维柔性封装模块进行灌封及固化；
其中，所述对多个芯片堆叠的三维柔性封装模块进行灌封及固化，是采用塑封材料对该三维柔性封装模块进行密封保护，所选塑封材料为下列树脂中的任一种：环氧、聚酯、聚氨酯、硅橡胶、双马来酰亚胺或氰酸酯。
步骤7：对灌封后的三维柔性封装模块进行打线或植球；
其中，对灌封后的三维柔性封装模块进行打线或植球，是对灌封后的柔性封装模块通过植球或者打线方式完成最后的三维封装体，与基板或印制电路板连接。对灌封后的三维柔性封装模块进行打线或植球前还包括：对三维柔性封装模块进行模块堆叠，实现多个模块的堆叠封装。
基于图1所述的制作三维柔性堆叠封装结构的方法流程图，下面结合图2所示的具体的工艺流程，对本发明进一步详细说明。
如图2a所示，选取带有单层金属层的柔性基板101，同时通过传统的基板曝光工艺对柔性基板上的单层金属层进行刻蚀，形成多个金属电极102，该多个金属电极102构成金属线路。
如图2b所示，对柔性基板没有单层金属层的一面进行激光刻槽，形成多个槽103，槽103的形状和尺寸与金属电极102一致、
如图2c所示，将多个芯片104与柔性基板具有多个槽103的一面进行热压键合，使多个芯片104的金属电极正好可以放置在柔性基板的槽103内。
如图2d所示，将该柔性基板热压键合有多个芯片104的一面与一柔性介质层105进行热压，使该多个芯片104被嵌入到该柔性介质层105中，这里柔性介质层105选取与柔性基板101相同的材料。
如图2e所示，采用临时键合胶106将与柔性介质层105热压后的柔性基板101具有多个金属电极102的一面与一支撑层107临时键合，键合面为柔性基板101带有多个金属电极102的一面。
如图2f所示，从嵌入有多个芯片104的柔性介质层105的一面对临时键合在支撑层107上的柔性基板101及柔性介质层105进行化学机械抛光，将其减薄至50微米以下。
如图2g所示，在一定条件下，使得临时键合胶106失去键合力，去除临时键合胶106及支撑层107，得到减薄后的嵌入多个芯片的柔性介质模块。
如图2h所示，采用弯折设备将该柔性介质模块上没有芯片的部分弯折，两侧的芯片与中间的芯片背对背堆叠，同时采用粘结剂将堆叠的芯片粘接固定，该弯折设备带有机械手，可保证安装有芯片的柔性基板保持平整，不损坏芯片与基板的连接。
如图2i所示，采用塑封材料对弯折后的芯片堆叠模块进行塑封，这时模块仍然在弯折设备中，弯折设备在弯折前会涂覆一层材料，塑封后可轻易将塑封的三维模块取出。
如图2j所示，对塑封后的三维堆叠封装模块进行植球，得到最终的三维柔性堆叠封装结构体。
图3示出了依照本发明实施例的两次弯折柔性基板实现的三维柔性堆叠封装结构的剖面图，在图4中，在柔性基板上有三个芯片，两次弯折后实现了三层堆叠封装，芯片之前通过柔性基板上的传输线或者通孔进行连接。图4示出了依照本发明实施例的三维柔性封装模块堆叠后的剖面图，在图3中，两个三维柔性封装模块堆叠，模块之间可采用带有连接通孔或者硅通孔的转接板连接，也可采用金属与金属键合的方法进行连接。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (16)

1.一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法，其特征在于，包括：
选取带有单层金属层的柔性基板，对该柔性基板上的单层金属层进行刻蚀形成多个金属电极，并对柔性基板没有单层金属层的一面进行激光刻槽形成多个槽；
在该柔性基板具有多个槽的一面倒装热压键合多个芯片；
将该柔性基板热压键合有多个芯片的一面与一柔性介质层进行热压，使该多个芯片被嵌入到该柔性介质层中；
对该柔性基板已嵌入多个芯片的柔性介质层一面进行减薄，将该柔性介质层以及多个芯片同时减薄到厚度小于50微米，得到减薄后的嵌入多个芯片的柔性介质模块；
将该柔性介质模块上没有芯片的部分弯折，使得两边的芯片背面粘贴于中间的芯片背面之上，实现多个芯片的堆叠；
对多个芯片堆叠的三维柔性封装模块进行灌封及固化；以及
对灌封后的三维柔性封装模块进行打线或植球。
2.根据权利要求1所述的制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法，其特征在于，所述对柔性基板没有单层金属层的一面进行激光刻槽形成多个槽的步骤中，该多个槽的尺寸与对该柔性基板上的单层金属层进行刻蚀形成的多个金属电极的尺寸一致。
3.根据权利要求1所述的制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法，其特征在于，所述在该柔性基板具有多个槽的一面倒装热压键合多个芯片的步骤中，是采用热压键合将多个芯片倒置安装在该柔性基板具有多个槽的一面，该多个芯片的金属电极正好放置在该柔性基板的多个开槽内，实现该柔性基板上的金属电极与该多个芯片的金属电极之间的热压键合。
4.根据权利要求1所述的制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法，其特征在于，所述将该柔性基板热压键合有多个芯片的一面与一柔性介质层进行热压的步骤中，该柔性介质层与该柔性基板为同一材质。
5.根据权利要求4所述的制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法，其特征在于，该柔性介质层为多层柔性介质，层压后盖住该多个芯片，将该多个芯片嵌入到该柔性介质层中。
6.根据权利要求1所述的制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法，其特征在于，所述对该柔性基板已嵌入多个芯片的柔性介质层一面进行减薄的步骤中，是采用化学机械抛光方法对该柔性基板已嵌入有多个芯片的柔性介质层一面进行薄型化处理，使整个柔性基板以及层压有柔性介质层的模块厚度低于50微米，而且芯片也可减薄至50微米以下，达到20到30微米左右甚至更薄。
7.根据权利要求6所述的制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法，其特征在于，所述将该柔性介质层以及多个芯片同时减薄，是将该柔性介质层以及多个芯片同时减薄至厚度为20至30微米。
8.根据权利要求6所述的制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法，其特征在于，所述采用化学机械抛光方法对该柔性基板已嵌入有多个芯片的柔性介质层一面进行薄型化处理之前，还包括：对整个柔性基板以及层压有柔性介质层的模块进行固定，以防止在化学机械减薄过程中伤害芯片以及线路连接。
9.根据权利要求8所述的制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法，其特征在于，所述对整个柔性基板以及层压有柔性介质层的模块进行固定，是采用临时键合胶将该模块临时键合到一支撑层上，减薄完毕后再去除临时键合胶以及支撑层。
10.根据权利要求1所述的制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法，其特征在于，所述将该柔性介质模块上没有芯片的部分弯折，是利用柔性基板的可弯折性，通过合理布局芯片的位置，将非安装芯片区域进行弯折，且使多个芯片堆叠在一起。
11.根据权利要求10所述的制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法，其特征在于，所述利用柔性基板的可弯折性，通过合理布局芯片的位置，将非安装芯片区域进行弯折，且使多个芯片堆叠在一起，是通过一定的弯折设备来固定并弯折非安装芯片区域，该设备带有机械手，能够有效地控制弯折曲率并固定弯折位置，准确地对柔性基板进行弯折并固定，同时在弯折过程中保证芯安装芯片柔性基板区域的平整度，以保护芯片与柔性基板的线路连接。
12.根据权利要求1所述的制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法，其特征在于，所述将该柔性介质模块上没有芯片的部分弯折，包括对该柔性介质模块上没有芯片的部分进行一次弯折两层堆叠、对该柔性介质模块上没有芯片的部分进行两次弯折三层堆叠、……、以及对该柔性介质模块上没有芯片的部分进行n次弯折n+1层堆叠，n为自然数。
13.根据权利要求1所述的制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法，其特征在于，所述使得两边的芯片背面粘贴于中间的芯片背面之上，实现多个芯片的堆叠，是将芯片与芯片背对背通过粘接剂粘贴堆叠在一起，实现多芯片的三维柔性堆叠封装结构。
14.根据权利要求1所述的制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法，其特征在于，所述对多个芯片堆叠的三维柔性封装模块进行灌封及固化，是采用塑封材料对该三维柔性封装模块进行密封保护，所选塑封材料为下列树脂中的任一种：环氧、聚酯、聚氨酯、硅橡胶、双马来酰亚胺或氰酸酯。
15.根据权利要求1所述的制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法，其特征在于，所述对灌封后的三维柔性封装模块进行打线或植球，是对灌封后的柔性封装模块通过植球或者打线方式完成最后的三维封装体，与基板或印制电路板连接。
16.根据权利要求1所述的制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法，其特征在于，所述对灌封后的三维柔性封装模块进行打线或植球前还包括：对三维柔性封装模块进行模块堆叠，实现多个模块的堆叠封装。
CN201210321441.2A 2012-09-03 2012-09-03 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法 Active CN103681458B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210321441.2A CN103681458B (zh) 2012-09-03 2012-09-03 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210321441.2A CN103681458B (zh) 2012-09-03 2012-09-03 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法

Publications (2)

Publication Number Publication Date
CN103681458A true CN103681458A (zh) 2014-03-26
CN103681458B CN103681458B (zh) 2016-06-01

Family

ID=50318603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210321441.2A Active CN103681458B (zh) 2012-09-03 2012-09-03 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法

Country Status (1)

Country Link
CN (1) CN103681458B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106025050A (zh) * 2016-06-08 2016-10-12 中国电子科技集团公司第五十八研究所 一种柔性共形封装结构
CN106328600A (zh) * 2015-07-02 2017-01-11 欣兴电子股份有限公司 封装结构及其制作方法
CN108428662A (zh) * 2017-02-15 2018-08-21 英飞凌科技股份有限公司 在芯片制造期间处置薄晶片
CN110335815A (zh) * 2019-06-17 2019-10-15 浙江荷清柔性电子技术有限公司 柔性芯片的制备方法及柔性芯片
WO2019233072A1 (zh) * 2018-06-08 2019-12-12 北京大学 一种类扇出多器件混合集成柔性微系统及其制备方法
CN111341678A (zh) * 2020-02-28 2020-06-26 浙江集迈科微电子有限公司 一种不同厚度芯片嵌入的封装方法
CN111863794A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879047B1 (en) * 2003-02-19 2005-04-12 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
TW200849515A (en) * 2007-06-13 2008-12-16 Siliconware Precision Industries Co Ltd Heat dissipation type package structure and fabrication method thereof
CN101569008A (zh) * 2007-09-19 2009-10-28 日本电气株式会社 半导体装置及其制造方法
CN102254898A (zh) * 2011-07-01 2011-11-23 中国科学院微电子研究所 一种基于柔性基板封装的屏蔽结构及其制作工艺
CN102593016A (zh) * 2012-03-20 2012-07-18 中国科学院微电子研究所 一种在柔性基板上安装薄芯片的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879047B1 (en) * 2003-02-19 2005-04-12 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
TW200849515A (en) * 2007-06-13 2008-12-16 Siliconware Precision Industries Co Ltd Heat dissipation type package structure and fabrication method thereof
CN101569008A (zh) * 2007-09-19 2009-10-28 日本电气株式会社 半导体装置及其制造方法
CN102254898A (zh) * 2011-07-01 2011-11-23 中国科学院微电子研究所 一种基于柔性基板封装的屏蔽结构及其制作工艺
CN102593016A (zh) * 2012-03-20 2012-07-18 中国科学院微电子研究所 一种在柔性基板上安装薄芯片的方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328600A (zh) * 2015-07-02 2017-01-11 欣兴电子股份有限公司 封装结构及其制作方法
CN106328600B (zh) * 2015-07-02 2019-04-30 欣兴电子股份有限公司 封装结构及其制作方法
CN106025050A (zh) * 2016-06-08 2016-10-12 中国电子科技集团公司第五十八研究所 一种柔性共形封装结构
CN108428662A (zh) * 2017-02-15 2018-08-21 英飞凌科技股份有限公司 在芯片制造期间处置薄晶片
WO2019233072A1 (zh) * 2018-06-08 2019-12-12 北京大学 一种类扇出多器件混合集成柔性微系统及其制备方法
US11296033B2 (en) 2018-06-08 2022-04-05 Peking University Fan-out multi-device hybrid integrated flexible micro system and fabrication method thereof
CN110335815A (zh) * 2019-06-17 2019-10-15 浙江荷清柔性电子技术有限公司 柔性芯片的制备方法及柔性芯片
CN111341678A (zh) * 2020-02-28 2020-06-26 浙江集迈科微电子有限公司 一种不同厚度芯片嵌入的封装方法
CN111341678B (zh) * 2020-02-28 2023-11-17 浙江集迈科微电子有限公司 一种不同厚度芯片嵌入的封装方法
CN111863794A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装器件

Also Published As

Publication number Publication date
CN103681458B (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
JP7037544B2 (ja) 性能を向上させたウエハレベルパッケージ
US10867897B2 (en) PoP device
CN104520987B (zh) 具有引线键合互连且基板少的堆叠封装
CN103077933B (zh) 三维的芯片到晶圆级集成
CN103119711B (zh) 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构
CN103681458A (zh) 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法
CN106548948A (zh) 集成多输出封装件及制造方法
CN107408547A (zh) 扇出型系统级封装件及其形成方法
KR20200035322A (ko) 와이어 본드를 사용하는 하이브리드 부가 구조 적층형 메모리 다이
US20080237833A1 (en) Multi-chip semiconductor package structure
JP2011029581A (ja) 半導体装置及び半導体装置の製造方法
CN107579009A (zh) 一种多芯片叠层封装结构及其制作方法
US20220352121A1 (en) Semiconductor package having passive support wafer
US7659620B2 (en) Integrated circuit package employing a flexible substrate
CN103594447A (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
US9087883B2 (en) Method and apparatus for stacked semiconductor chips
KR100726892B1 (ko) 3차원 칩 적층 패키지 모듈 및 이의 제조방법
US20080237831A1 (en) Multi-chip semiconductor package structure
CN106684003B (zh) 扇出型封装结构及其制作方法
US8344491B2 (en) Multi-die building block for stacked-die package
JP6792322B2 (ja) 半導体装置及び半導体装置の製造方法
CN111128918B (zh) 一种芯片封装方法及芯片
US8105877B2 (en) Method of fabricating a stacked type chip package structure
TWI260069B (en) Memory module and method for manufacturing the same
CN207250493U (zh) 一种三维芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NATIONAL CENTER FOR ADVANCED PACKAGING

Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S

Effective date: 20150302

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100083 CHAOYANG, BEIJING TO: 214135 WUXI, JIANGSU PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20150302

Address after: 214135 Jiangsu Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1

Applicant after: National Center for Advanced Packaging Co.,Ltd.

Address before: 100083 Beijing city Chaoyang District Beitucheng West Road No. 3

Applicant before: Institute of Microelectronics of the Chinese Academy of Sciences

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170818

Address after: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4

Patentee after: Shanghai State Intellectual Property Services Co.,Ltd.

Address before: 214135 Jiangsu Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1

Patentee before: National Center for Advanced Packaging Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191209

Address after: 214028 Jiangsu New District of Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1

Patentee after: National Center for Advanced Packaging Co.,Ltd.

Address before: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4

Patentee before: Shanghai State Intellectual Property Services Co.,Ltd.