CN111341678A - 一种不同厚度芯片嵌入的封装方法 - Google Patents
一种不同厚度芯片嵌入的封装方法 Download PDFInfo
- Publication number
- CN111341678A CN111341678A CN202010128851.XA CN202010128851A CN111341678A CN 111341678 A CN111341678 A CN 111341678A CN 202010128851 A CN202010128851 A CN 202010128851A CN 111341678 A CN111341678 A CN 111341678A
- Authority
- CN
- China
- Prior art keywords
- chip
- cavity
- tsv
- groove
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 89
- 238000005538 encapsulation Methods 0.000 title description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 74
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 74
- 239000010703 silicon Substances 0.000 claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 238000004806 packaging method and process Methods 0.000 claims abstract description 20
- 239000000084 colloidal system Substances 0.000 claims abstract description 16
- 229910052802 copper Inorganic materials 0.000 claims description 66
- 239000010949 copper Substances 0.000 claims description 66
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 60
- 238000001039 wet etching Methods 0.000 claims description 49
- 235000012431 wafers Nutrition 0.000 claims description 47
- 238000005530 etching Methods 0.000 claims description 43
- 238000002161 passivation Methods 0.000 claims description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 17
- 238000001312 dry etching Methods 0.000 claims description 16
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 238000009713 electroplating Methods 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 8
- 238000001704 evaporation Methods 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 5
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 4
- 229910017604 nitric acid Inorganic materials 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000008093 supporting effect Effects 0.000 description 4
- 239000003292 glue Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 229920002635 polyurethane Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052716 thallium Inorganic materials 0.000 description 2
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02016—Backside treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/54—Providing fillings in containers, e.g. gas fillings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种不同厚度芯片嵌入的封装方法，包括以下步骤：A，在硅转接板表面制作TSV，在转接板另一面制作凹槽，使TSV金属露出，把不同厚度的芯片嵌入到凹槽中，此处芯片厚度小于凹槽深度，使TSV金属跟芯片PAD互联；B，在凹槽中填充胶体使芯片和凹槽缝隙被填满，减薄芯片背面得到嵌有芯片的转接板结构。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种不同厚度芯片嵌入的封装方法。
背景技术
随着硅片空腔嵌入式封装工艺的发展，越来越多种类的芯片被嵌入到硅空腔中，形成一个独立的SIP系统，然后再在嵌入的硅片载板上进行布线和制作焊球，使系统具有可以直接贴装的能力。但是实际上构成微系统的各种芯片的大小和厚度各不相同，因此对于SIP系统来说，一般是安装最厚的芯片来判定系统的厚度，这样对于现在越来越薄的应用要求来说显然不能满足需求。
发明内容
本发明要解决的技术问题是提供一种不同厚度芯片嵌入的封装方法。
为解决上述技术问题，本发明采用如下的技术方案：
本发明实施例的第一方面用于提供一种不同厚度芯片嵌入的封装方法，包括以下步骤：
A，在硅转接板表面制作TSV，在转接板另一面制作凹槽，使TSV金属露出，把不同厚度的芯片嵌入到凹槽中，此处芯片厚度小于凹槽深度，使TSV金属跟芯片PAD互联；
B，在凹槽中填充胶体使芯片和凹槽缝隙被填满，减薄芯片背面得到嵌有芯片的转接板结构。
优选地，所述步骤A具体包括：
通过光刻，刻蚀工艺在底座硅片表面制作TSV孔，孔直径范围在1um到1000um，深度在10um到1000um；
在硅片上方沉积绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；
铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；
先对带有TSV结构的硅片的背面进行减薄，减薄厚度在100nm到700um；
用干法刻蚀工艺在TSV区域表面进行干法刻蚀出空腔，此处对特殊形貌的空腔，还可以采用湿法腐蚀的方式；空腔深度范围在100nm到700um之间，形状可以是方形，圆形，椭圆形，三角形等，其侧壁可以是垂直的，也可以是有斜坡的；
在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；
通过湿法腐蚀的工艺刻蚀晶圆正面，使铜柱底部氧化硅被全部刻蚀掉；继续通过湿法腐蚀的工艺对露出的铜柱进行腐蚀，在铜柱侧面刻出凹槽；用湿法腐蚀工艺去除晶圆表面氧化硅钝化层；继续沉积新的钝化层，此处钝化层绝缘层厚度范围在10nm到100um之间；
用湿法刻蚀的工艺对空腔内的TSV铜柱进行腐蚀，刻蚀完成后，空腔内部所有金属柱都被去除掉只留下空腔底部露出一端做互联用；
把不同厚度底部带有焊料片的芯片嵌入到凹槽中，加热使TSV金属跟芯片PAD互联。
本发明实施例的第二方面用于提供一种不同厚度芯片嵌入的封装方法，包括以下步骤：
A，在转接板一面制作凹槽，把不同厚度的芯片嵌入到凹槽中，在凹槽中填充胶体使芯片和凹槽缝隙被填满；
B，减薄芯片背面，在芯片背面粘贴盖板，减薄转接板另一面，在另一面制作凹槽；
C，沉积钝化层，刻蚀钝化层使芯片PAD露出，制作RDL使凹槽中PAD电性被引出。
优选地，所述步骤A具体包括：
通过光刻，刻蚀工艺在底座硅片刻蚀出空腔，此处对特殊形貌的空腔，采用湿法腐蚀的方式；空腔深度范围在100nm到700um之间，形状可以是方形，圆形，椭圆形，三角形等，其侧壁可以是垂直的，也可以是有斜坡的；
把不同厚度的芯片用胶粘的方式嵌入到凹槽中，在凹槽中填充胶体使芯片和凹槽缝隙被填满。
优选地，所述步骤B具体包括：
减薄芯片背面，减薄厚度范围在10um到700um之间，在芯片背面粘贴盖板；
减薄转接板另一面，减薄厚度在10um到600um；
在另一面制作凹槽，使芯片的PAD露出。
本发明实施例的第三方面用于提供一种不同厚度芯片嵌入的封装方法，包括以下步骤：
A，在硅转接板表面制作TSV，在转接板另一面制作凹槽，使TSV金属露出，把不同厚度的芯片嵌入到凹槽中，此处芯片厚度可大于凹槽深度，使TSV金属跟芯片PAD互联；
B，在凹槽中填充胶体使芯片和凹槽缝隙被填满，减薄芯片背面得到嵌有芯片的转接板结构。
优选地，所述步骤A具体包括：
通过光刻，刻蚀工艺在底座硅片表面制作TSV孔，孔直径范围在1um到1000um，深度在10um到1000um；
在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，
铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；硅片表面绝缘层也可以保留；
先对带有TSV结构的硅片的背面进行减薄，减薄厚度在100nm到700um；
用干法刻蚀工艺在TSV区域表面进行干法刻蚀出空腔，此处对特殊形貌的空腔，还可以采用湿法腐蚀的方式；空腔深度范围在100nm到700um之间，形状可以是方形，圆形，椭圆形，三角形等，其侧壁可以是垂直的，也可以是有斜坡的；
然后用湿法腐蚀工艺去除TSV铜柱表面氧化硅钝化层，此处钝化层也可以不去除；在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；
通过湿法腐蚀的工艺刻蚀晶圆正面，使铜柱底部氧化硅被全部刻蚀掉；继续通过湿法腐蚀的工艺对露出的铜柱进行腐蚀，在铜柱侧面刻出凹槽；用湿法腐蚀工艺去除晶圆表面氧化硅钝化层；继续沉积新的钝化层，此处钝化层绝缘层厚度范围在10nm到100um之间；
用湿法刻蚀的工艺对空腔内的TSV铜柱进行腐蚀，此处湿法刻蚀液包括氢氟酸，磷酸，硝酸，硫酸，盐酸，氨水，双氧水的一种或多种，其浓度范围在1％到90％；刻蚀完成后，空腔内部所有金属柱都被去除掉只留下空腔底部露出一端做互联用；
把不同厚度底部带有焊料片的芯片嵌入到凹槽中，加热使TSV金属跟芯片PAD互联。
本发明实施例的第四方面用于提供一种不同厚度芯片嵌入的封装方法，包括以下步骤：
A，在转接板一面制作不同深度的凹槽，把不同厚度的芯片嵌入到凹槽中，在凹槽中填充胶体使芯片和凹槽缝隙被填满；
B，在芯片正面粘贴保护盖板，减薄芯片背部；
C，在芯片背面做TSV刻蚀，通过电镀金属引出电路，在引出电路表面制作BGA焊球，最后去除盖板得到嵌有芯片的转接板结构。
采用本发明具有如下的有益效果：通过对不同厚度芯片进行减薄处理，实现了不同厚度的芯片能够在较薄的硅转接板中做嵌入式封装，最终得到较薄的SIP封装系统。
附图说明
图1a为具体实施例1中把不同厚度的芯片嵌入到凹槽中的结构示意图；
图1b为具体实施例1中通过底部填胶或者表面旋涂的工艺在芯片和空腔的缝隙填胶的结构示意图；
图1c为具体实施例1中固化后减薄芯片背面得到嵌有芯片的转接板结构示意图；
图1d为具体实施例2中在底座硅片刻蚀出空腔的结构示意图；
图1e为具体实施例2中在芯片背面粘贴盖板的结构示意图；
图1f为具体实施例2中在底座硅片另一面制作凹槽使芯片的PAD露出的结构示意图；
图1g为具体实施例2中使凹槽中PAD电性被引出的结构示意图；
图1h为具体实施例3中在底座硅片表面制作TSV孔的结构示意图；
图1i为具体实施例3中在芯片和空腔的缝隙填胶，固化后减薄芯片背面得到嵌有芯片的转接板结构的示意图；
如图1j为具体实施例4中把不同厚度的芯片嵌入到凹槽中的结构示意图；
如图1k为具体实施例4中在芯片正面粘贴保护盖板，减薄芯片背部的结构示意图；
如图1l为具体实施例4中在芯片背面做TSV刻蚀的结构示意图；
如图1m为具体实施例4中制作RDL层的结构示意图；
如图1n为具体实施例4中在引出电路表面制作BGA焊球，最后去除盖板得到嵌有芯片的转接板结构。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
本发明的各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
具体实施方式1
本发明实施例提供的一种不同厚度芯片嵌入的封装方法，包括：
A：在硅转接板表面制作TSV，在转接板另一面制作凹槽，使TSV金属露出，把不同厚度的芯片嵌入到凹槽中，此处芯片厚度小于凹槽深度，使TSV金属跟芯片PAD互联；
如图1a所示，通过光刻，刻蚀工艺在底座硅片101表面制作TSV孔102，孔直径范围在1um到1000um，深度在10um到1000um；
在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；硅片表面绝缘层也可以保留；
先对带有TSV结构的硅片的背面进行减薄，减薄厚度在100nm到700um，减薄可以是直接在硅片背部做减薄处理，也可以是用临时键合的工艺保护住硅片的TSV面，然后以载片做支撑减薄硅片背面；
用干法刻蚀工艺在TSV区域表面进行干法刻蚀出空腔，此处对特殊形貌的空腔，还可以采用湿法腐蚀的方式；空腔深度范围在100nm到700um之间，形状可以是方形，圆形，椭圆形，三角形等，其侧壁可以是垂直的，也可以是有斜坡的；
然后用湿法腐蚀工艺去除TSV铜柱表面氧化硅钝化层，此处钝化层也可以不去除；在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；
通过湿法腐蚀的工艺刻蚀晶圆正面，使铜柱底部氧化硅被全部刻蚀掉；继续通过湿法腐蚀的工艺对露出的铜柱进行腐蚀，在铜柱侧面刻出凹槽；用湿法腐蚀工艺去除晶圆表面氧化硅钝化层；继续沉积新的钝化层，此处钝化层绝缘层厚度范围在10nm到100um之间；
用湿法刻蚀的工艺对空腔内的TSV铜柱进行腐蚀，此处湿法刻蚀液包括氢氟酸，磷酸，硝酸，硫酸，盐酸，氨水，双氧水等化学物质的一种或多种，其浓度范围在1％到90％；刻蚀完成后，空腔内部所有金属柱都被去除掉只留下空腔底部露出一端做互联用。
把不同厚度底部带有焊料片的芯片嵌入到凹槽中，加热使TSV金属跟芯片PAD互联；
B：在凹槽中填充胶体使芯片和凹槽缝隙被填满，减薄芯片背面得到嵌有芯片的转接板结构；
如图1b所示，通过底部填胶或者表面旋涂的工艺在芯片和空腔的缝隙填胶104；
如图1c所示，固化后减薄芯片背面得到嵌有芯片的转接板结构。
具体实施方式2
本发明实施例提供的一种不同厚度芯片嵌入的封装方法，包括：
A：在转接板一面制作凹槽，把不同厚度的芯片嵌入到凹槽中，在凹槽中填充胶体使芯片和凹槽缝隙被填满；
如图1d所示，通过光刻，刻蚀工艺在底座硅片刻蚀出空腔101，此处对特殊形貌的空腔，还可以采用湿法腐蚀的方式；空腔深度范围在100nm到700um之间，形状可以是方形，圆形，椭圆形，三角形等，其侧壁可以是垂直的，也可以是有斜坡的；
把不同厚度的芯片103用胶粘的方式嵌入到凹槽中，在凹槽中填充胶体使芯片和凹槽缝隙被填满；
B：减薄芯片背面，在芯片背面粘贴盖板，减薄转接板另一面，在另一面制作凹槽；
如图1e所示，减薄芯片背面，减薄厚度范围在10um到700um之间，在芯片背面粘贴盖板105；
减薄转接板另一面，减薄厚度在10um到600um；
如图1f所示，在另一面制作凹槽106，使芯片的PAD露出；
C：沉积钝化层，刻蚀钝化层使芯片PAD露出，制作RDL使凹槽中PAD电性被引出；
如图1g所示，在晶圆开凹槽一面沉积钝化层，然后刻蚀钝化层使PAD露出，通过光刻和电镀工艺制作RDL使凹槽中PAD电性107被引出。
具体实施方式3
本发明实施例的一种不同厚度芯片嵌入的封装方法，包括：
A：在硅转接板表面制作TSV，在转接板另一面制作凹槽，使TSV金属露出，把不同厚度的芯片嵌入到凹槽中，此处芯片厚度可大于凹槽深度，使TSV金属跟芯片PAD互联；
如图1h所示，通过光刻，刻蚀工艺在底座硅片101表面制作TSV孔102，孔直径范围在1um到1000um，深度在10um到1000um；
在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；硅片表面绝缘层也可以保留；
先对带有TSV结构的硅片的背面进行减薄，减薄厚度在100nm到700um，减薄可以是直接在硅片背部做减薄处理，也可以是用临时键合的工艺保护住硅片的TSV面，然后以载片做支撑减薄硅片背面；
用干法刻蚀工艺在TSV区域表面进行干法刻蚀出空腔，此处对特殊形貌的空腔，还可以采用湿法腐蚀的方式；空腔深度范围在100nm到700um之间，形状可以是方形，圆形，椭圆形，三角形等，其侧壁可以是垂直的，也可以是有斜坡的；
然后用湿法腐蚀工艺去除TSV铜柱表面氧化硅钝化层，此处钝化层也可以不去除；在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；
通过湿法腐蚀的工艺刻蚀晶圆正面，使铜柱底部氧化硅被全部刻蚀掉；继续通过湿法腐蚀的工艺对露出的铜柱进行腐蚀，在铜柱侧面刻出凹槽；用湿法腐蚀工艺去除晶圆表面氧化硅钝化层；继续沉积新的钝化层，此处钝化层绝缘层厚度范围在10nm到100um之间；
用湿法刻蚀的工艺对空腔内的TSV铜柱进行腐蚀，此处湿法刻蚀液包括氢氟酸，磷酸，硝酸，硫酸，盐酸，氨水，双氧水等化学物质的一种或多种，其浓度范围在1％到90％；刻蚀完成后，空腔内部所有金属柱都被去除掉只留下空腔底部露出一端做互联用。
把不同厚度底部带有焊料片的芯片103嵌入到凹槽中，加热使TSV金属跟芯片PAD互联；
B：在凹槽中填充胶体使芯片和凹槽缝隙被填满，减薄芯片背面得到嵌有芯片的转接板结构；
如图1i所示，通过底部填胶或者表面旋涂的工艺在芯片和空腔的缝隙填胶；固化后减薄芯片背面得到嵌有芯片的转接板结构。
具体实施方式4
本发明实施例的一种不同厚度芯片嵌入的封装方法，包括：
A：在转接板一面制作不同深度的凹槽，把不同厚度的芯片嵌入到凹槽中，在凹槽中填充胶体使芯片和凹槽缝隙被填满；
如图1j所示，在转接板一面制作不同深度的凹槽，把不同厚度的芯片嵌入到凹槽中，在凹槽中填充胶体使芯片和凹槽缝隙被填满；
B：在芯片正面粘贴保护盖板，减薄芯片背部；
如图1k所示，在芯片正面粘贴保护盖板，减薄芯片背部；
C：在芯片背面做TSV刻蚀，通过电镀金属引出电路，在引出电路表面制作BGA焊球，最后去除盖板得到嵌有芯片的转接板结构；
如图1l所示，在芯片背面做TSV刻蚀；
如图1m所示，在TSV正面沉积钝化层，然后沉积种子层，通过光刻和电镀工艺制作RDL层；
如图1n所示，在引出电路表面制作BGA焊球，最后去除盖板得到嵌有芯片的转接板结构。
以上实施例方式实现的不同厚度芯片嵌入的封装方法，通过对不同厚度芯片进行减薄处理，实现了不同厚度的芯片能够在较薄的硅转接板中做嵌入式封装，最终得到较薄的SIP封装系统。
对本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (8)
1.一种不同厚度芯片嵌入的封装方法，其特征在于，包括以下步骤：
A，在硅转接板表面制作TSV，在转接板另一面制作凹槽，使TSV金属露出，把不同厚度的芯片嵌入到凹槽中，此处芯片厚度小于凹槽深度，使TSV金属跟芯片PAD互联；
B，在凹槽中填充胶体使芯片和凹槽缝隙被填满，减薄芯片背面得到嵌有芯片的转接板结构。
2.如权利要求1所述的不同厚度芯片嵌入的封装方法，其特征在于，所述步骤A具体包括：
通过光刻，刻蚀工艺在底座硅片表面制作TSV孔，孔直径范围在1um到1000um，深度在10um到1000um；
在硅片上方沉积绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；
铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；
先对带有TSV结构的硅片的背面进行减薄，减薄厚度在100nm到700um；
用干法刻蚀工艺在TSV区域表面进行干法刻蚀出空腔，此处对特殊形貌的空腔，还可以采用湿法腐蚀的方式；空腔深度范围在100nm到700um之间，形状可以是方形，圆形，椭圆形，三角形等，其侧壁可以是垂直的，也可以是有斜坡的；
在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；
通过湿法腐蚀的工艺刻蚀晶圆正面，使铜柱底部氧化硅被全部刻蚀掉；继续通过湿法腐蚀的工艺对露出的铜柱进行腐蚀，在铜柱侧面刻出凹槽；用湿法腐蚀工艺去除晶圆表面氧化硅钝化层；继续沉积新的钝化层，此处钝化层绝缘层厚度范围在10nm到100um之间；
用湿法刻蚀的工艺对空腔内的TSV铜柱进行腐蚀，刻蚀完成后，空腔内部所有金属柱都被去除掉只留下空腔底部露出一端做互联用；
把不同厚度底部带有焊料片的芯片嵌入到凹槽中，加热使TSV金属跟芯片PAD互联。
3.一种不同厚度芯片嵌入的封装方法，其特征在于，包括以下步骤：
A，在转接板一面制作凹槽，把不同厚度的芯片嵌入到凹槽中，在凹槽中填充胶体使芯片和凹槽缝隙被填满；
B，减薄芯片背面，在芯片背面粘贴盖板，减薄转接板另一面，在另一面制作凹槽；
C，沉积钝化层，刻蚀钝化层使芯片PAD露出，制作RDL使凹槽中PAD电性被引出。
4.如权利要求3所述的不同厚度芯片嵌入的封装方法，其特征在于，所述步骤A具体包括：
通过光刻，刻蚀工艺在底座硅片刻蚀出空腔，此处对特殊形貌的空腔，采用湿法腐蚀的方式；空腔深度范围在100nm到700um之间，形状可以是方形，圆形，椭圆形，三角形等，其侧壁可以是垂直的，也可以是有斜坡的；
把不同厚度的芯片用胶粘的方式嵌入到凹槽中，在凹槽中填充胶体使芯片和凹槽缝隙被填满。
5.如权利要求3所述的不同厚度芯片嵌入的封装方法，其特征在于，所述步骤B具体包括：
减薄芯片背面，减薄厚度范围在10um到700um之间，在芯片背面粘贴盖板；
减薄转接板另一面，减薄厚度在10um到600um；
在另一面制作凹槽，使芯片的PAD露出。
6.一种不同厚度芯片嵌入的封装方法，其特征在于，包括以下步骤：
A，在硅转接板表面制作TSV，在转接板另一面制作凹槽，使TSV金属露出，把不同厚度的芯片嵌入到凹槽中，此处芯片厚度可大于凹槽深度，使TSV金属跟芯片PAD互联；
B，在凹槽中填充胶体使芯片和凹槽缝隙被填满，减薄芯片背面得到嵌有芯片的转接板结构。
7.如权利要求6所述的不同厚度芯片嵌入的封装方法，其特征在于，所述步骤A具体包括：
通过光刻，刻蚀工艺在底座硅片表面制作TSV孔，孔直径范围在1um到1000um，深度在10um到1000um；
在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，
铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；硅片表面绝缘层也可以保留；
先对带有TSV结构的硅片的背面进行减薄，减薄厚度在100nm到700um；
用干法刻蚀工艺在TSV区域表面进行干法刻蚀出空腔，此处对特殊形貌的空腔，还可以采用湿法腐蚀的方式；空腔深度范围在100nm到700um之间，形状可以是方形，圆形，椭圆形，三角形等，其侧壁可以是垂直的，也可以是有斜坡的；
然后用湿法腐蚀工艺去除TSV铜柱表面氧化硅钝化层，此处钝化层也可以不去除；在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；
通过湿法腐蚀的工艺刻蚀晶圆正面，使铜柱底部氧化硅被全部刻蚀掉；继续通过湿法腐蚀的工艺对露出的铜柱进行腐蚀，在铜柱侧面刻出凹槽；用湿法腐蚀工艺去除晶圆表面氧化硅钝化层；继续沉积新的钝化层，此处钝化层绝缘层厚度范围在10nm到100um之间；
用湿法刻蚀的工艺对空腔内的TSV铜柱进行腐蚀，此处湿法刻蚀液包括氢氟酸，磷酸，硝酸，硫酸，盐酸，氨水，双氧水的一种或多种，其浓度范围在1％到90％；刻蚀完成后，空腔内部所有金属柱都被去除掉只留下空腔底部露出一端做互联用；
把不同厚度底部带有焊料片的芯片嵌入到凹槽中，加热使TSV金属跟芯片PAD互联。
8.一种不同厚度芯片嵌入的封装方法，其特征在于，包括以下步骤：
A，在转接板一面制作不同深度的凹槽，把不同厚度的芯片嵌入到凹槽中，在凹槽中填充胶体使芯片和凹槽缝隙被填满；
B，在芯片正面粘贴保护盖板，减薄芯片背部；
C，在芯片背面做TSV刻蚀，通过电镀金属引出电路，在引出电路表面制作BGA焊球，最后去除盖板得到嵌有芯片的转接板结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010128851.XA CN111341678B (zh) | 2020-02-28 | 2020-02-28 | 一种不同厚度芯片嵌入的封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010128851.XA CN111341678B (zh) | 2020-02-28 | 2020-02-28 | 一种不同厚度芯片嵌入的封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111341678A true CN111341678A (zh) | 2020-06-26 |
| CN111341678B CN111341678B (zh) | 2023-11-17 |
Family
ID=71185649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010128851.XA Active CN111341678B (zh) | 2020-02-28 | 2020-02-28 | 一种不同厚度芯片嵌入的封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111341678B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113488396A (zh) * | 2021-09-07 | 2021-10-08 | 南通汇丰电子科技有限公司 | 一种半导体装置及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681458A (zh) * | 2012-09-03 | 2014-03-26 | 中国科学院微电子研究所 | 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法 |
| CN106252241A (zh) * | 2016-09-08 | 2016-12-21 | 华进半导体封装先导技术研发中心有限公司 | 芯片封装侧壁焊盘或凸点的制作工艺 |
| JP2018032777A (ja) * | 2016-08-25 | 2018-03-01 | 株式会社ディスコ | パッケージデバイスチップの製造方法 |
| CN108598062A (zh) * | 2018-05-10 | 2018-09-28 | 中国电子科技集团公司第五十八研究所 | 一种新型三维集成封装结构 |
-
2020
- 2020-02-28 CN CN202010128851.XA patent/CN111341678B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681458A (zh) * | 2012-09-03 | 2014-03-26 | 中国科学院微电子研究所 | 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法 |
| JP2018032777A (ja) * | 2016-08-25 | 2018-03-01 | 株式会社ディスコ | パッケージデバイスチップの製造方法 |
| CN106252241A (zh) * | 2016-09-08 | 2016-12-21 | 华进半导体封装先导技术研发中心有限公司 | 芯片封装侧壁焊盘或凸点的制作工艺 |
| CN108598062A (zh) * | 2018-05-10 | 2018-09-28 | 中国电子科技集团公司第五十八研究所 | 一种新型三维集成封装结构 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113488396A (zh) * | 2021-09-07 | 2021-10-08 | 南通汇丰电子科技有限公司 | 一种半导体装置及其制备方法 |
| CN113488396B (zh) * | 2021-09-07 | 2021-11-05 | 南通汇丰电子科技有限公司 | 一种半导体装置及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111341678B (zh) | 2023-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101390628B1 (ko) | 반도체 패키지 및 반도체 소자 패키징 방법 | |
| CN111293078B (zh) | 一种转接板正反两面空腔嵌入芯片的方法 | |
| US8617987B2 (en) | Through hole via filling using electroless plating | |
| US8766422B2 (en) | Through hole via filling using electroless plating | |
| CN104465418B (zh) | 一种扇出晶圆级封装方法 | |
| CN103681390A (zh) | 一种基于tsv工艺的晶圆级硅基板制备方法 | |
| US11562964B2 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
| CN111952196B (zh) | 凹槽芯片嵌入工艺 | |
| CN111952243B (zh) | 一种凹槽芯片嵌入工艺 | |
| CN110010490B (zh) | 一种纵向互联的射频立方体结构的制作工艺 | |
| CN103700595A (zh) | 一种晶圆级高深宽比tsv封装基板制备方法 | |
| CN111785646B (zh) | 一种超薄焊接堆叠封装方式 | |
| CN104409422A (zh) | 一种含腔体的低厚度低成本芯片尺寸封装 | |
| US11881458B2 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
| CN111689460A (zh) | 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法 | |
| TW202027245A (zh) | 半導體封裝體 | |
| CN111341665B (zh) | 一种芯片嵌入转接板凹槽制作方法 | |
| CN112908947A (zh) | 一种塑封封装结构及其制造方法 | |
| CN111243970A (zh) | 一种空腔中芯片嵌入工艺 | |
| CN111341678B (zh) | 一种不同厚度芯片嵌入的封装方法 | |
| CN104201163A (zh) | 一种基于铝阳极氧化技术的高密度转接板及其制造方法 | |
| CN111341668A (zh) | 一种射频芯片在硅空腔中的嵌入方法 | |
| CN111370316A (zh) | 一种六面包围嵌入式封装方法 | |
| CN104952720A (zh) | 一种高度可控的导电柱背部露头的形成方法 | |
| CN110010575B (zh) | 一种栓塞互联式的tsv结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |