CN111785646B - 一种超薄焊接堆叠封装方式 - Google Patents
一种超薄焊接堆叠封装方式 Download PDFInfo
- Publication number
- CN111785646B CN111785646B CN202010458908.2A CN202010458908A CN111785646B CN 111785646 B CN111785646 B CN 111785646B CN 202010458908 A CN202010458908 A CN 202010458908A CN 111785646 B CN111785646 B CN 111785646B
- Authority
- CN
- China
- Prior art keywords
- chip
- adapter plate
- thinning
- silicon
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003466 welding Methods 0.000 title claims abstract description 14
- 238000004806 packaging method and process Methods 0.000 title abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 32
- 229910000679 solder Inorganic materials 0.000 claims abstract description 29
- 241000724291 Tobacco streak virus Species 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 239000003292 glue Substances 0.000 claims abstract description 12
- 238000002161 passivation Methods 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 230000001681 protective effect Effects 0.000 claims abstract description 7
- 239000012790 adhesive layer Substances 0.000 claims abstract description 5
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 22
- 238000001312 dry etching Methods 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 2
- 238000012360 testing method Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 1
- 238000004026 adhesive bonding Methods 0.000 abstract description 4
- 238000012546 transfer Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81909—Post-treatment of the bump connector or bonding area
- H01L2224/8193—Reshaping
- H01L2224/81935—Reshaping by heating means, e.g. reflowing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Micromachines (AREA)
Abstract
本发明公开了一种超薄焊接堆叠封装方式，包括以下步骤：A，在转接板硅片表面制作凹槽，在凹槽中嵌入表面带粘附层的芯片，芯片PAD面朝下；B，对凹槽进行灌胶处理，对转接板表面进行减薄处理，在该面沉积钝化层，制作RDL和焊球；C，做临时键合保护焊球一面，减薄转接板另一面，在另一面开TSV孔，对TSV进行金属互联；D，拆除临时键合板，用热压键合的方式把不同层的转接板进行胶粘堆叠，加热使焊球融化跟TSV孔互联得到最终结构。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种超薄焊接堆叠封装方式。
背景技术
随着三维封装技术的发展，多层堆叠封装技术应用广泛，从一开始的闪存芯片工艺到后来的DRAM(Dynamic Random Access Memory，动态随机存取存储器)，以至于后面索尼的CIS(CMOS Image Sensor，CMOS图像传感器)也采用BSI STACKED工艺来做，产品无论是体积重量还是性能都有的大幅度提高。
但是多层堆叠芯片需要用到尺寸相同的晶圆来做堆叠，良率难控制，且在芯片设计的时候就要考虑多层堆叠的技术难点，对设计公司和晶圆制造公司都难度较大，同时堆叠后的晶圆厚度较大，不适应现在终端越来越薄的需求。
发明内容
本发明要解决的技术问题是提供一种超薄焊接堆叠封装方式。
为解决上述技术问题，本发明采用如下的技术方案：
一种超薄焊接堆叠封装方式，包括以下步骤：
A，在转接板硅片表面制作凹槽，在凹槽中嵌入表面带粘附层的芯片，芯片PAD面朝下；
B，对凹槽进行灌胶处理，对转接板表面进行减薄处理，在该面沉积钝化层，制作RDL和焊球；
C，做临时键合保护焊球一面，减薄转接板另一面，在另一面开TSV孔，对TSV进行金属互联；
D，拆除临时键合板，用热压键合的方式把不同层的转接板进行胶粘堆叠，加热使焊球融化跟TSV孔互联得到最终结构。
优选地，所述步骤A具体包括：
用干法刻蚀工艺在转接板表面进行干法刻蚀出空腔，此处对特殊形貌的空腔包括采用湿法腐蚀的方式；空腔深度范围在100nm到700um之间，形状包括方形，圆形，椭圆形和三角形，其侧壁是垂直的，或者是有斜坡的；
在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；
把不同厚度底部带有焊料片的芯片嵌入到凹槽中，芯片PAD面朝下。
优选地，所述芯片为经测试合格的芯片。
优选地，所述步骤B具体包括：
通过底部填胶或者表面旋涂的工艺在芯片和空腔的缝隙填胶；
对硅片的芯片面进行减薄，减薄厚度在100nm到700um；
在芯片面沉积钝化层，在硅片上方沉积氧化硅或者氮化硅绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；
通过光刻点电镀工艺制作RDL和焊球。
优选地，所述步骤C具体包括：
做临时键合保护焊球一面，临时键合载板和芯片焊球之间涂布临时键合胶，胶体厚度在10um到300um之间；
然后减薄转接板背面，减薄厚度控制在10um到720um之间；
通过光刻和干法刻蚀的工艺在减薄面开TSV孔，然后通过钝化层沉积在开孔面，用干法刻蚀的工艺使芯片PAD面露出，其他TSV则直接打通转接板，刻蚀停在另一面的RDL焊盘上；
然后在该面做RDL层，从而对TSV进行金属互联。
采用本发明具有如下的有益效果：通过把测试完成的芯片进行重新排布嵌入到挖有空腔的转接板上，避免了芯片的良率问题，同时对转接板模组进行整体减薄，实现了多层堆叠模组厚度减少目的。
附图说明
图1a为本发明实施例的超薄焊接堆叠封装方式的凹槽中嵌入表面带粘附层的芯片的结构示意图；
图1b为本发明实施例的超薄焊接堆叠封装方式中通过底部填胶或者表面旋涂的工艺在芯片和空腔的缝隙填胶的结构示意图；
图1c为本发明实施例的超薄焊接堆叠封装方式中对硅片的芯片面进行减薄的结构示意图1；
图1d为本发明实施例的超薄焊接堆叠封装方式中对硅片的芯片面进行减薄的结构示意图2；
图1e为本发明实施例的超薄焊接堆叠封装方式中制作RDL和焊球的结构示意图；
图1f为本发明实施例的超薄焊接堆叠封装方式中涂布临时键合胶的结构示意图；
图1g为本发明实施例的超薄焊接堆叠封装方式中减薄转接板背面的结构示意图；
图1h为本发明实施例的超薄焊接堆叠封装方式中在减薄面开TSV孔的结构示意图；
图1i为本发明实施例的超薄焊接堆叠封装方式中制作不同芯片填充的转接板的结构示意图；
图1j为本发明实施例的超薄焊接堆叠封装方式中得到的最终结构示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
本发明的各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
本发明实施例提供的一种超薄焊接堆叠封装方式，包括以下步骤：
A，在转接板硅片表面制作凹槽，在凹槽中嵌入表面带粘附层的芯片，芯片PAD面朝下；
如图1a所示，用干法刻蚀工艺在转接板101表面进行干法刻蚀出空腔，此处对特殊形貌的空腔，还可以采用湿法腐蚀的方式；空腔深度范围在100nm到700um之间，形状可以是方形，圆形，椭圆形，三角形等，其侧壁可以是垂直的，也可以是有斜坡的；
然后用湿法腐蚀工艺去除TSV铜柱表面氧化硅钝化层，此处钝化层也可以不去除；在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；
如图1a所示，把不同厚度底部带有焊料片的芯片102嵌入到凹槽中，芯片PAD面朝下，此处的芯片为通过测试合格的芯片；
此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
B：对凹槽进行灌胶处理，对转接板表面进行减薄处理，在该面沉积钝化层，制作RDL和焊球；
如图1b所示，通过底部填胶或者表面旋涂的工艺在芯片和空腔的缝隙填胶103；
如图1c和1d所示，对硅片的芯片面进行减薄，减薄厚度在100nm到700um，减薄可以是直接做减薄处理，也可以是用临时键合104的工艺用胶体105贴在晶圆背面，保护住硅片的背面，然后以载片做支撑；
如图1e所示，在该面沉积钝化层，在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；然后通过光刻点电镀工艺制作RDL107和焊球106。
C：做临时键合保护焊球一面，减薄转接板另一面，在另一面开TSV孔，对TSV进行金属互联；
如图1f所示，做临时键合保护焊球一面，临时键合载板和芯片焊球之间涂布临时键合胶108，胶体厚度在10um到300um之间；
如图1g所示，然后减薄转接板背面，减薄厚度控制在10um到720um之间；
如图1h所示，通过光刻和干法刻蚀的工艺在减薄面开TSV孔109，然后通过钝化层沉积在开孔面，用干法刻蚀的工艺使芯片PAD面露出，其他TSV则直接打通转接板，刻蚀停在另一面的RDL焊盘上；
然后在该面做RDL层，从而对TSV进行金属互联。
D：拆除临时键合板，用热压键合的方式把不同层的转接板进行胶粘堆叠，加热使焊球融化跟TSV孔互联得到最终结构；
如图1i所示，拆除临时键合板，然后制作不同芯片填充的转接板；
如图1j所示，用热压键合的方式把不同层的转接板进行胶粘堆叠，加热使焊球融化跟TSV孔互联得到最终结构。
本发明通过把测试完成的芯片进行重新排布嵌入到挖有空腔的转接板上，避免了芯片的良率问题，同时对转接板模组进行整体减薄，实现了多层堆叠模组厚度减少目的。
对本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (2)
1.一种超薄焊接堆叠封装方式，其特征在于，包括以下步骤：
A，在转接板硅片表面制作凹槽，在凹槽中嵌入表面带粘附层的芯片，芯片PAD面朝下，具体包括：
用干法刻蚀工艺在转接板表面进行干法刻蚀出空腔，此处还包括对空腔采用湿法腐蚀的方式；空腔深度范围在100nm到700um之间，形状包括方形，圆形，椭圆形和三角形，其侧壁是垂直的，或者是有斜坡的；
在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；
把不同厚度底部带有焊料片的芯片嵌入到凹槽中，芯片PAD面朝下；
B，对凹槽进行灌胶处理，对转接板表面进行减薄处理，在转接板减薄后的表面沉积钝化层，制作RDL和焊球，具体包括：
通过底部填胶或者表面旋涂的工艺在芯片和空腔的缝隙填胶；
对硅片的芯片面进行减薄，减薄厚度在100nm到700um；
在芯片面沉积钝化层，在硅片上方沉积氧化硅或者氮化硅绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；
通过光刻点电镀工艺制作RDL和焊球；
C，做临时键合保护焊球一面，减薄转接板另一面，在另一面开TSV孔，对TSV进行金属互联；具体包括：
做临时键合保护焊球一面，临时键合载板和芯片焊球之间涂布临时键合胶，胶体厚度在10um到300um之间；
然后减薄转接板背面，减薄厚度控制在10um到720um之间；
通过光刻和干法刻蚀的工艺在减薄面开TSV孔，然后通过钝化层沉积在开孔面，用干法刻蚀的工艺使芯片PAD面露出，其他TSV则直接打通转接板，刻蚀停在另一面的RDL焊盘上；
然后在转接板减薄后的表面做RDL层，从而对TSV进行金属互联；
D，拆除临时键合板，用热压键合的方式把不同层的转接板进行胶粘堆叠，加热使焊球融化跟TSV孔互联得到最终结构。
2.如权利要求1所述的超薄焊接堆叠封装方式，其特征在于，所述芯片为经测试合格的芯片。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2020101288789 | 2020-02-28 | ||
| CN202010128878 | 2020-02-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111785646A CN111785646A (zh) | 2020-10-16 |
| CN111785646B true CN111785646B (zh) | 2022-11-11 |
Family
ID=72753400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010458908.2A Active CN111785646B (zh) | 2020-02-28 | 2020-05-27 | 一种超薄焊接堆叠封装方式 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111785646B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11195818B2 (en) * | 2019-09-12 | 2021-12-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside contact for thermal displacement in a multi-wafer stacked integrated circuit |
| CN113078092A (zh) * | 2021-03-23 | 2021-07-06 | 浙江集迈科微电子有限公司 | 一种超薄芯片的拿取方法 |
| US12040296B2 (en) | 2022-01-12 | 2024-07-16 | Changxin Memory Technologies, Inc. | Semiconductor structure and method for manufacturing semiconductor structure |
| CN116469857A (zh) | 2022-01-12 | 2023-07-21 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
| CN115621134B (zh) * | 2022-12-16 | 2023-03-28 | 山东虹芯电子科技有限公司 | 晶圆级堆叠多芯片的封装方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268701A (ja) * | 2004-03-22 | 2005-09-29 | Matsushita Electric Ind Co Ltd | 半導体装置、半導体装置の製造方法、これを用いた積層モジュールおよびその製造方法 |
| KR100721353B1 (ko) * | 2005-07-08 | 2007-05-25 | 삼성전자주식회사 | 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조 |
| KR101336569B1 (ko) * | 2007-05-22 | 2013-12-03 | 삼성전자주식회사 | 증가된 결합 신뢰성을 갖는 반도체 패키지 및 그 제조 방법 |
| US8780576B2 (en) * | 2011-09-14 | 2014-07-15 | Invensas Corporation | Low CTE interposer |
| US9281242B2 (en) * | 2012-10-25 | 2016-03-08 | Nanya Technology Corp. | Through silicon via stacked structure and a method of manufacturing the same |
| JP2014170793A (ja) * | 2013-03-01 | 2014-09-18 | Fujitsu Semiconductor Ltd | 半導体装置、半導体装置の製造方法及び電子装置 |
| CN106129023A (zh) * | 2016-08-30 | 2016-11-16 | 华天科技（昆山）电子有限公司 | 双面贴装的扇出封装结构及封装方法 |
| CN107393900B (zh) * | 2017-08-08 | 2019-07-26 | 中国电子科技集团公司第五十八研究所 | 极多层布线的埋置型tsv转接板结构 |
| CN109841601B (zh) * | 2017-11-28 | 2020-09-04 | 长鑫存储技术有限公司 | 一种芯片堆栈立体封装结构及制造方法 |
| DE102018100958B3 (de) * | 2018-01-17 | 2019-03-14 | Infineon Technologies Ag | Verfahren zum bilden einer chipanordnung, chipanordnung, verfahren zum bilden eines chipbausteins und chipbaustein |
| CN112701115B (zh) * | 2020-12-28 | 2022-08-02 | 华进半导体封装先导技术研发中心有限公司 | 一种射频前端模块的三维异质集成封装结构及其制作方法 |
-
2020
- 2020-05-27 CN CN202010458908.2A patent/CN111785646B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111785646A (zh) | 2020-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111785646B (zh) | 一种超薄焊接堆叠封装方式 | |
| US11217563B2 (en) | Fully interconnected heterogeneous multi-layer reconstructed silicon device | |
| US10867897B2 (en) | PoP device | |
| KR101390628B1 (ko) | 반도체 패키지 및 반도체 소자 패키징 방법 | |
| WO2019179184A1 (zh) | 一种封装结构及其制作方法、电子设备 | |
| US20180342414A1 (en) | Wafer Level Chip Scale Packaging Intermediate Structure Apparatus and Method | |
| CN111293078B (zh) | 一种转接板正反两面空腔嵌入芯片的方法 | |
| US8803306B1 (en) | Fan-out package structure and methods for forming the same | |
| CN111341679B (zh) | 一种超薄堆叠封装方式 | |
| WO2022012538A1 (zh) | 多芯片3d封装结构及其制作方法 | |
| US11367705B2 (en) | Method for packaging semiconductor dies | |
| US20120049332A1 (en) | Semiconductor package and method for manufacturing the same | |
| CN114914196B (zh) | 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺 | |
| KR20130054115A (ko) | 반도체 패키지 및 반도체 소자 패키징 방법 | |
| CN111799188B (zh) | 一种利用tsv和tgv的减薄晶圆封装工艺 | |
| CN111243970A (zh) | 一种空腔中芯片嵌入工艺 | |
| CN111681966B (zh) | 一种超薄焊接堆叠封装方法 | |
| CN115527868A (zh) | 三维堆叠的扇出型芯片封装方法及封装结构 | |
| CN109037082B (zh) | 封装结构及其形成方法 | |
| CN113066778B (zh) | 转接板堆叠结构和工艺 | |
| WO2024007440A1 (zh) | 高密度3d堆叠扇出型封装结构及其制造方法 | |
| CN114450785A (zh) | 一种多芯片堆叠封装及制作方法 | |
| CN110491792A (zh) | 一种树脂型三维扇出集成封装方法及结构 | |
| TWI426588B (zh) | 封裝結構以及封裝製程 | |
| CN115579324A (zh) | 中介层结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |