CN111341679B - 一种超薄堆叠封装方式 - Google Patents

一种超薄堆叠封装方式 Download PDF

Info

Publication number
CN111341679B
CN111341679B CN202010128854.3A CN202010128854A CN111341679B CN 111341679 B CN111341679 B CN 111341679B CN 202010128854 A CN202010128854 A CN 202010128854A CN 111341679 B CN111341679 B CN 111341679B
Authority
CN
China
Prior art keywords
adapter plate
wafer
etching
chips
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010128854.3A
Other languages
English (en)
Other versions
CN111341679A (zh
Inventor
郁发新
冯光建
王永河
马飞
程明芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202010128854.3A priority Critical patent/CN111341679B/zh
Publication of CN111341679A publication Critical patent/CN111341679A/zh
Application granted granted Critical
Publication of CN111341679B publication Critical patent/CN111341679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种超薄堆叠封装方式，包括以下步骤：A，在转接板表面挖凹槽，嵌入不同厚度的芯片，芯片和凹槽的缝隙灌入胶体；B，减薄转接板表面，减薄转接板背面，刻蚀硅材质使芯片PAD露出；C，沉积钝化层，刻蚀钝化层使芯片PAD露出，在芯片表面做RDL和焊盘；D，把多层转接板通过中间层做晶圆级键合，在晶圆表面做TSV孔，TSV孔内填充金属；E，转接板正面做CMP去除表面金属，做RDL互联线，做bump得到最终封装结构。

Description

一种超薄堆叠封装方式
技术领域
本发明属于半导体技术领域，具体涉及一种超薄堆叠封装方式。
背景技术
随着三维封装技术的发展，多层堆叠封装技术应用广泛，从一开始的闪存芯片工艺到后来的DRAM，以至于后面索尼的CIS也采用BSI STACKED工艺来做，产品无论是体积重量还是性能都有的大幅度提高。
但是多层堆叠芯片需要用到尺寸相同的晶圆来做堆叠，良率难控制，且在芯片设计的时候就要考虑多层堆叠的技术难点，对设计公司和晶圆制造公司都难度较大，同时堆叠后的晶圆厚度较大，不适应现在终端越来越薄的需求。但是随着SIP超薄封装的要求越来越严格，越来越多的不同晶圆大小不同厚度的晶圆被用来做堆叠，传统的工艺不能满足。
发明内容
本发明要解决的技术问题是提供一种超薄堆叠封装方式。
为解决上述技术问题，本发明采用如下的技术方案：
一种超薄堆叠封装方式，包括以下步骤：
A，在转接板表面挖凹槽，嵌入不同厚度的芯片，芯片和凹槽的缝隙灌入胶体；
B，减薄转接板表面，减薄转接板背面，刻蚀硅材质使芯片PAD露出；
C，沉积钝化层，刻蚀钝化层使芯片PAD露出，在芯片表面做RDL和焊盘；
D，把多层转接板通过中间层做晶圆级键合，在晶圆表面做TSV孔，TSV孔内填充金属；
E，转接板正面做CMP去除表面金属，做RDL互联线，做bump得到最终封装结构。
优选地，所述步骤A具体包括：
在硅转接板刻蚀出空腔，特殊形貌的空腔采用湿法腐蚀的方式；空腔深度范围在100nm到700um之间，形状包括方形，圆形，椭圆形和三角形，侧壁是垂直的，或者是有斜坡的；
把不同厚度的芯片用胶粘的方式嵌入到凹槽中，芯片PAD互联面朝下，在凹槽中填充胶体使芯片和凹槽缝隙被填满。
优选地，所述步骤C具体包括：
在晶圆开凹槽一面沉积钝化层，然后刻蚀钝化层使PAD露出，通过光刻和电镀工艺制作RDL使凹槽中PAD电性被引出。
优选地，所述步骤D具体包括：
通过粘贴工艺把多层减薄后的转接板堆叠，堆叠方式包括晶圆级胶粘键合，也包括晶圆级金属熔融键合；
通过光刻和干法刻蚀的工艺在晶圆表面做TSV孔，沉积钝化层，打开焊盘底部金属，做种子层沉积，电镀金属得到互联RDL。
优选地，堆叠层数大于3层。
采用本发明具有如下的有益效果：从不同大小不同后的晶圆上取测试完成的芯片，进行重新排布嵌入到挖有空腔的转接板上，避免了芯片的良率问题，同时对转接板模组进行整体减薄并重新定义出焊盘，然后通过TSV的工艺使焊盘电信号引出，实现了多层堆叠模组厚度减少目的。
附图说明
图1a为本发明实施例的在硅转接板刻蚀出空腔的结构示意图；
图1b为本发明实施例在凹槽中填充胶体使芯片和凹槽缝隙被填满的结构示意图；
图1c为本发明实施例减薄转接板凹槽一面的结构示意图；
图1d为本发明实施例中通过粘贴工艺设置粘结层把多层减薄后的转接板堆叠的结构示意图。
图1e为本发明实施例在晶圆表面做TSV孔，沉积钝化层，打开焊盘底部金属，做种子层沉积，电镀金属得到互联RDL的结构示意图；
图1f为本发明实施例转接板正面做CMP去除表面金属，做RDL互联线的结构示意图；
图1g为本发明实施例做bump109得到最终封装结构的结构示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
本发明的各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
本发明实施例提供的一种超薄堆叠封装方式，包括以下步骤：
A，在转接板表面挖凹槽，嵌入不同厚度的芯片，芯片和凹槽的缝隙灌入胶体；
如图1a所示，通过光刻，刻蚀工艺在硅转接板101刻蚀出空腔，此处对特殊形貌的空腔，还可以采用湿法腐蚀的方式；空腔深度范围在100nm到700um之间，形状可以是方形，圆形，椭圆形，三角形等，其侧壁可以是垂直的，也可以是有斜坡的；
把不同厚度的芯片102用胶粘的方式嵌入到凹槽中，芯片PAD互联面朝下，如图1b所示，在凹槽中填充胶体103使芯片和凹槽缝隙被填满。
B，减薄转接板表面，减薄转接板背面，刻蚀硅材质使芯片PAD露出；
如图1c所示，减薄转接板凹槽一面，使芯片厚度一致，然后减薄转接板另一面，在另一面制作凹槽，使芯片的PAD露出；
C，沉积钝化层，刻蚀钝化层使芯片PAD露出，在芯片表面做RDL和焊盘；
如图1c所示，在晶圆开凹槽一面沉积钝化层，然后刻蚀钝化层使PAD露出，通过光刻和电镀工艺制作RDL104使凹槽中PAD电性被引出；
D，把多层转接板通过中间层做晶圆级键合，在晶圆表面做TSV孔，TSV孔内填充金属；
如图1d所示，通过粘贴工艺设置粘结层105把多层减薄后的转接板堆叠，堆叠层数大于3层；堆叠方式可以是晶圆级胶粘键合，也可以是晶圆级金属熔融键合；
如图1e所示，通过光刻和干法刻蚀的工艺在晶圆表面做TSV孔107，沉积钝化层，打开焊盘底部金属，做种子层沉积，电镀金属得到互联RDL；
E：转接板正面做CMP去除表面金属，做RDL互联线，做bump得到最终封装结构；
如图1f所示，转接板正面做CMP去除表面金属，做RDL互联线108；
如图1g所示，通过光刻和电镀工艺做bump109，得到最终封装结构。
对本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (2)

1.一种超薄堆叠封装方式，其特征在于，包括以下步骤：
A，在转接板表面挖凹槽，嵌入不同厚度的芯片，芯片和凹槽的缝隙灌入胶体；
B，减薄转接板表面，减薄转接板背面，刻蚀硅材质使芯片PAD露出；
C，沉积钝化层，刻蚀钝化层使芯片PAD露出，在芯片表面做RDL和焊盘；
D，把多层转接板通过中间层做晶圆级键合，在晶圆表面做TSV孔，TSV孔内填充金属；
E，转接板正面做CMP去除表面金属，做RDL互联线，做bump得到最终封装结构；
所述步骤A具体包括：
在硅转接板刻蚀出空腔，特殊形貌的空腔采用湿法腐蚀的方式；空腔深度范围在100nm到700um之间，形状包括方形，圆形，椭圆形和三角形，侧壁是垂直的，或者是有斜坡的；
把不同厚度的芯片用胶粘的方式嵌入到凹槽中，芯片PAD互联面朝下，在凹槽中填充胶体使芯片和凹槽缝隙被填满；
所述步骤C具体包括：
在晶圆开凹槽一面沉积钝化层，然后刻蚀钝化层使PAD露出，通过光刻和电镀工艺制作RDL使凹槽中PAD电性被引出；
所述步骤D具体包括：
通过粘贴工艺把多层减薄后的转接板堆叠，堆叠方式包括晶圆级胶粘键合，也包括晶圆级金属熔融键合；
通过光刻和干法刻蚀的工艺在晶圆表面做TSV孔，沉积钝化层，打开焊盘底部金属，做种子层沉积，电镀金属得到互联RDL。
2.如权利要求1所述的超薄堆叠封装方式，其特征在于，堆叠层数大于3层。
CN202010128854.3A 2020-02-28 2020-02-28 一种超薄堆叠封装方式 Active CN111341679B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010128854.3A CN111341679B (zh) 2020-02-28 2020-02-28 一种超薄堆叠封装方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010128854.3A CN111341679B (zh) 2020-02-28 2020-02-28 一种超薄堆叠封装方式

Publications (2)

Publication Number Publication Date
CN111341679A CN111341679A (zh) 2020-06-26
CN111341679B true CN111341679B (zh) 2024-05-24

Family

ID=71181993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010128854.3A Active CN111341679B (zh) 2020-02-28 2020-02-28 一种超薄堆叠封装方式

Country Status (1)

Country Link
CN (1) CN111341679B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234053B (zh) * 2020-10-15 2022-10-04 联合微电子中心有限责任公司 晶圆堆叠方法、晶圆堆叠结构和半导体封装
CN112331617B (zh) * 2020-11-05 2023-06-09 联合微电子中心有限责任公司 一种埋入式键合工艺三维集成方法
CN112509937B (zh) * 2020-11-30 2023-06-30 珠海天成先进半导体科技有限公司 一种双面基板的电通断测试方法
CN113299601A (zh) * 2021-05-21 2021-08-24 浙江集迈科微电子有限公司 一种多层转接板的晶圆级焊接工艺
CN115621134B (zh) * 2022-12-16 2023-03-28 山东虹芯电子科技有限公司 晶圆级堆叠多芯片的封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208240665U (zh) * 2018-02-07 2018-12-14 长鑫存储技术有限公司 半导体封装结构
CN110199385A (zh) * 2017-04-13 2019-09-03 雷索恩公司 不同厚度的管芯的晶圆键合方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110199385A (zh) * 2017-04-13 2019-09-03 雷索恩公司 不同厚度的管芯的晶圆键合方法
CN208240665U (zh) * 2018-02-07 2018-12-14 长鑫存储技术有限公司 半导体封装结构

Also Published As

Publication number Publication date
CN111341679A (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
CN111341679B (zh) 一种超薄堆叠封装方式
CN111312697B (zh) 一种三维堆叠集成结构及其多芯片集成结构和制备方法
CN107851615B (zh) 独立3d堆叠
US9966325B2 (en) Semiconductor die package and method of producing the package
US10867897B2 (en) PoP device
JP6621843B2 (ja) 第１のレベルのダイと、背中合わせに積み重ねられた第２のレベルのダイと、第３のレベルのダイとを備え、対応する第１、第２、及び第３の再配線層を有する垂直スタックシステムインパッケージ、並びにその製造方法
WO2022206495A1 (zh) 三维存储器件及其制造方法、以及三维存储器
TW202021073A (zh) 封裝體
US8343803B2 (en) Lightweight and compact through-silicon via stack package with excellent electrical connections and method for manufacturing the same
TWI668825B (zh) 半導體封裝及其製造方法
US20150311188A1 (en) Methods of Fabrication and Testing of Three-Dimensional Stacked Integrated Circuit System-In-Package
CN111785646B (zh) 一种超薄焊接堆叠封装方式
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
TW202135252A (zh) 晶片封裝結構
CN103311230A (zh) 芯片堆叠结构及其制造方法
CN111681966B (zh) 一种超薄焊接堆叠封装方法
WO2023010259A1 (zh) 芯片堆叠结构及其制作方法、芯片封装结构、电子设备
CN115527868A (zh) 三维堆叠的扇出型芯片封装方法及封装结构
TWI496271B (zh) 晶圓級模封接合結構及其製造方法
CN110010589B (zh) 堆叠型半导体封装方法及封装结构
WO2022012474A1 (zh) 晶圆级封装方法以及封装结构
US20120193809A1 (en) Integrated circuit device and method for preparing the same
WO2024051144A1 (zh) 小尺寸高密度铜柱的制备方法
US20210035908A1 (en) Semiconductor device package and method for manufacturing the same
CN115939117A (zh) 封装结构、封装结构的制备方法和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant