CN115939117A - 封装结构、封装结构的制备方法和电子设备 - Google Patents
封装结构、封装结构的制备方法和电子设备 Download PDFInfo
- Publication number
- CN115939117A CN115939117A CN202211270108.3A CN202211270108A CN115939117A CN 115939117 A CN115939117 A CN 115939117A CN 202211270108 A CN202211270108 A CN 202211270108A CN 115939117 A CN115939117 A CN 115939117A
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- chips
- adapter plate
- plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
本申请公开了一种封装结构、封装结构的制备方法和电子设备,封装结构包括:第一芯片层,第一芯片层包括多个第一芯片;转接板,设置于第一芯片层,多个第一芯片通过转接板电连接,转接板上设有连接孔;第二芯片层,堆叠于转接板背离第一芯片层的一侧,并与转接板键合,第二芯片层包括多个第二芯片,多个第一芯片和多个第二芯片通过连接孔电连接;连接柱,设于转接板,位于多个第二芯片的周侧,连接孔与连接柱电连接。在本申请的实施例中,极大的缩小了封装结构的体积,通过连接柱连通连接孔,实现信号的传递,大大的降低了生产成本。
Description
技术领域
本申请属于电子设备技术领域,具体涉及一种封装结构、封装结构的制备方法和电子设备。
背景技术
目前,为了实现多芯片、小尺寸及高集成度的封装,往往采用垂直方向上堆叠封装。在堆叠结构中,缩短了芯片间的互连长度,降低了互连伴随的寄生电容和电感,因而缩短了信号传输延迟。
相关技术中,如图1所示,芯片1’通过转接板2’进行电性互连,在垂直方向上通过转接板2’上的连接孔3’实现信号输出。在该结构中,垂直方向上并未继续进行堆叠,封装结构的集成度较低,不利于推进整体的小型化,并且,如果需要继续在此封装体上进行堆叠,相关技术提出的方案为在芯片上进行制备连接孔,其工艺复杂且成本较高。
发明内容
本申请旨在提供一种封装结构、封装结构的制备方法和电子设备,至少解决封装结构的集成度较低,不利于推进整体的小型化、工艺复杂且成本较高的问题之一。
为了解决上述技术问题,本申请是这样实现的:
第一方面,本申请实施例提出了一种封装结构,包括:第一芯片层,第一芯片层包括多个第一芯片;转接板,设置于第一芯片层,多个第一芯片通过转接板电连接,转接板上设有连接孔;第二芯片层,堆叠于转接板背离第一芯片层的一侧,并与转接板键合,第二芯片层包括多个第二芯片,多个第一芯片和多个第二芯片通过连接孔电连接;连接柱,设于转接板,位于多个第二芯片的周侧,连接孔与连接柱电连接。
第二方面,本申请实施例提出了一种封装结构的制备方法,包括:将第一芯片层与转接板键合并进行塑封;在转接板上制备连接柱;将第二芯片层与转接板键合,并对第二芯片层和连接柱进行塑封。
第三方面,本申请实施例提出了一种电子设备,包括:如第一方面任一项提出的封装结构。
在本申请的实施例中,封装结构包括第一芯片层、转接板和第二芯片层以及设置在转接板上的连接柱。第一芯片层包括多个第一芯片,转接板设置于第一芯片层,使得多个第一芯片通过转接板电连接,实现多个第一芯片之间的信号连接,第二芯片层堆叠于转接板背离第一芯片层的一侧,并通过连接孔实现多个第一芯片和多个第二芯片之间的信号传输,同时,连接柱与连接孔连接,进而实现了信号在堆叠方向上的传递,以将第一芯片层和第二芯片层的信号传递出去。通过将第一芯片层和第二芯片层在垂直方向上堆叠,极大的缩小了封装结构的体积,并且缩短了多个第一芯片和多个第二芯片之间的传输距离,进而能够实现大宽带传输,同时,通过连接柱连通连接孔,实现信号的传递,大大的降低了生产成本。
本申请的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
本申请的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是相关技术中的封装结构的示意图。
附图标记:
1’芯片,2’转接板,3’连接孔。
图2是根据本申请实施例的封装结构的示意图;
图3是根据本申请实施例的封装结构的制备过程的示意图之一;
图4是根据本申请实施例的封装结构的制备过程的示意图之二;
图5是根据本申请实施例的封装结构的制备过程的示意图之三;
图6是根据本申请实施例的封装结构的制备过程的示意图之四;
图7是根据本申请实施例的封装结构的制备过程的示意图之五;
图8是根据本申请实施例的封装结构的制备过程的示意图之六;
图9是根据本申请实施例的封装结构的制备过程的示意图之七;
图10是根据本申请实施例的封装结构的制备过程的示意图之八;
图11是根据本申请实施例的封装结构的制备方法的流程示意图。
附图标记:
1第一芯片层,10第一芯片,102第一类芯片,104第二类芯片,12第一塑封层,14凸块,2转接板,20连接孔,3第二芯片层,30第二芯片,302第三类芯片,304第四类芯片,32第三塑封层,34第二介电层,36第三重新布线层,38焊球,39凸块底部金属,4连接柱,5填充胶,6第二塑封层,7第一介电层,8第二重新布线层,9金属载体,90双面胶膜。
具体实施方式
下面将详细描述本申请的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能理解为对本申请的限制。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
下面结合图2至图11描述根据本申请实施例的封装结构、封装结构的制备方法和电子设备。
如图2所示,根据本申请一些实施例的封装结构,包括:第一芯片层1,第一芯片层1包括多个第一芯片10;转接板2,设置于第一芯片层1,多个第一芯片10通过转接板2电连接,转接板2上设有连接孔20;第二芯片层3,堆叠于转接板2背离第一芯片层1的一侧,并与转接板2键合,第二芯片层3包括多个第二芯片30,多个第一芯片10和多个第二芯片30通过连接孔20电连接;连接柱4,设于转接板2,位于多个第二芯片30的周侧,连接孔20与连接柱4电连接。
根据本申请实施例的封装结构包括第一芯片层1、转接板2和第二芯片层3以及设置在转接板2上的连接柱4。第一芯片层1包括多个第一芯片10,转接板2键合于第一芯片层1,使得多个第一芯片10通过转接板2电连接,实现多个第一芯片10之间的信号连接,第二芯片层3堆叠于转接板2背离第一芯片层1的一侧,并通过连接孔20实现多个第一芯片10和多个第二芯片30之间的信号传输,同时,连接柱4与连接孔20连接,进而实现了信号在堆叠方向上的传递,以将第一芯片层1和第二芯片层3的信号传递出去。通过将第一芯片层1和第二芯片层3在垂直方向上堆叠,极大的缩小了封装结构的体积,并且缩短了多个第一芯片10和多个第二芯片30之间的传输距离,进而能够实现大宽带传输,同时,通过连接柱4连通连接孔20,实现信号的传递,大大的降低了生产成本。
需要说明的是,第一芯片层1包括多个第一芯片10,其中,多个第一芯片10包括第一类芯片102和第二类芯片104,第二芯片层3包括多个第二芯片30,其中,多个第二芯片30包括第三类芯片302和第四类芯片304,也即,第一芯片层1内设置有至少两种类型的芯片,第二芯片层3设置有至少两种类型的芯片,从而通过该封装结构,实现了系统级芯片的封装。
在具体应用中,转接板2包括硅转接板。连接孔20为硅通孔,转接板2键合于第一芯片层1。
如图2所示,根据本申请的一些实施例,第一芯片层1还包括:第一塑封层12,多个第一芯片10通过第一塑封层12塑封,第一芯片10朝向转接板2的一侧显露于第一塑封层12;多个凸块14,设于第一芯片10朝向转接板2的一侧,凸块14与连接孔20连接。
在该实施例中,第一芯片层1还包括第一塑封层12和多个凸块14,多个第一芯片10通过第一塑封层12塑封,并在第一芯片10上制备多个凸块14,这样,在第一芯片层1与转接板2键合时,凸块14与连接孔20连接,实现了第一芯片10与转接板2之间的连接。
在具体应用中,多个第一芯片10面向下键合至金属载体9,其中,金属载体9在键合前已完成粘贴双面胶膜90,双面胶膜90具有粘性,与金属载体9接触的双面胶膜90加热后发泡,粘性降低,进而能够通过热解键合实现剥离。
进一步地,在第一芯片10与金属载体9键合完成后,通过第一塑封层12进行晶圆级塑封,使得第一塑封层12包覆第一芯片10的至少一部分,然后通过加热,使得双面胶膜90发泡,完成解键合,去除金属载体9和双面胶膜90,完成人造重构晶圆。在人造晶圆上使用凸块14工艺制备凸块14,凸块14用于连接转接板2,实现电气互连。
根据本申请的一些实施例,封装结构还包括:第一重新布线层,设于转接板2与凸块14的接触面,多个第一芯片10通过第一重新布线层连接。
在该实施例中,封装结构还包括第一重新布线层,第一重新布线层设置在转接板2与凸块14的接触面处,实现多个第一芯片10之间的互连。
如图2所示,根据本申请的一些实施例,封装结构还包括:填充胶5,填充胶5填充于凸块14与转接板2之间的缝隙处;第二塑封层6,转接板2通过第二塑封层6塑封,连接孔20显露于第二塑封层6。
在该实施例中,封装结构还包括填充胶5和第二塑封层6,填充胶5填充于凸块14和转接板2之间的缝隙处,实现凸块14与转接板2连接处的密封,并提升两者之间的连接强度,同时,再通过第二塑封层6实现转接板2的塑封,使得转接板2与第一芯片层1形成整体,另外,使连接孔20显露于第二塑封层6,进而便于连接孔20与连接柱4和第二芯片层3的连接。
在具体应用中,在转接板2的底部进行点胶填充,再对转接板2进行塑封,完成塑封后,进行磨片处理,以达到减薄转接板2的厚度并露出连接孔20的目的。
如图2所示,根据本申请的一些实施例,封装结构还包括:第一介电层7,涂覆于转接板2背离第一芯片层1的一侧,连接柱4设于第一介电层7;第二重新布线层8,设于第一介电层7,第二重新布线层8与连接孔20和连接柱4连接,第二芯片30与第二重新布线层8连接。
在该实施例中,封装结构还包括第一介电层7和第二重新布线层8,第一介电层7涂覆在转接板2背离第一芯片层1的一侧,实现第一芯片层1与转接板2之间的绝缘性,在第一介电层7上制备连接柱4,使得连接柱4与第二重新布线层8连接,同时,第二重新布线层8与连接孔20连接,实现了信号向堆叠方向上的传递,第二芯片30与第二重新布线层8连接,实现了多个第二芯片30之间信号的传递。
进一步地,第二芯片30的底部也设置有多个凸起结构,用于连接第二重新布线层8。
如图2所示,根据本申请的一些实施例,第二芯片层3还包括:第三塑封层32,多个第二芯片30通过第三塑封层32与转接板2塑封,连接柱4和第二芯片30背离第一芯片10的一侧均显露于第三塑封层32;第二介电层34,设于第二芯片30背离第一芯片10的一侧;第三重新布线层36,设于第二介电层34,与连接柱4连接;焊球38,设于第二介电层34,与第三重新布线层36连接。
在该实施例中,第二芯片层3还包括第三塑封层32、第二介电层34、第三重新布线层36和焊球38,多个第二芯片30通过第三塑封层32与转接板2塑封,使其形成一个整体,并通过磨片工艺使得连接柱4显露于第三塑封层32,以便于连接柱4向外部传递信号。第二介电层34涂覆在第二芯片30背离第一芯片10的一侧,并在第二介电层34内制备第三重新布线层36,使得连接柱4与第三重新布线层36连接,同时,在第二介电层34上设置焊球38,焊球38与第三重新布线层36连接,进而便于封装结构的安装。
在具体应用中,在将多个第二芯片30键合至转接板2上之后,在第二芯片30的底部点胶,然后通过第三塑封层32进行塑封,然后进行磨片处理,使得第二芯片30的厚度减薄至所需厚度,并且将连接柱4暴露出来。
进一步地,在磨片处理后,在第二芯片30的表面涂覆第二介电层34,并在第二介电层34内制备第三重新布线层36和凸块底部金属39,在凸块底部金属39上进行植球,第三重新布线层36连接连接柱4,以实现整个封装结构的信号输出。
根据本申请的一些实施例,封装结构包括多个芯片组件,封装结构通过划片处理形成单个的芯片组件。
在该实施例中,封装结构包括多个芯片组件,将封装结构进行划片处理,形成多个单个的芯片组件,以实现芯片组件在电子设备中的应用。
如图11所示,根据本申请的一些实施例,还提出了一种封装结构的制备方法,用于如上述任一项的封装结构,封装结构的制备方法包括:
步骤202:将第一芯片层与转接板键合并进行塑封;
步骤204:在转接板上制备连接柱;
步骤206:将第二芯片与转接板键合,并对第二芯片和连接柱进行塑封。
在该实施例中,将第一芯片层与转接板键合后进行塑封,使得第一芯片层形成人造重构晶圆,然后在转接板上制备连接柱,并将第二芯片与转接板键合后对第二芯片和连接柱进行塑封。通过本申请提出的制备方法,使用转接板和连接柱实现不同芯片之间的电气互连,大大缩短了传输距离,降低了信号延迟和损耗,同时也能够实现大宽带传输,并且,在继续向上堆叠的结构中,通过连接柱实现信号的传递,大大降低了制造成本,有利于大规模生产。
根据本申请的一些实施例,将第一芯片层与转接板键合的步骤之前,还包括:将多个第一芯片粘接至具有双面胶膜的金属载体;将第一芯片进行晶圆级塑封;对金属载体加热,去除金属载体和双面胶膜,形成第一芯片层;在第一芯片层上通过凸块工艺制备凸块。
在该实施例中,在将第一芯片层与转接板键合的步骤之前,还包括制备第一芯片层,具体地,将多个第一芯片粘接至具有双面胶膜的金属载体上,然后再将第一芯片进行晶圆级塑封,由于双面胶膜具有粘性,与金属载体的接触面加热后会发泡,进而粘性降低,因此对金属载体加热,能够去除金属载体和双面胶膜,进而形成第一芯片层,然后在第一芯片层上通过凸块工艺制备凸块,实现第一芯片与转接板的连接。
在具体应用中,将多个第一芯片面向下粘接至具有双面胶膜的金属载体。
根据本申请的一些实施例,封装结构还包括第二塑封层,将第一芯片层与转接板键合并进行塑封的步骤之后,还包括:对第二塑封层进行磨片处理,使连接孔显露于第二塑封层。
在该实施例中,封装结构还包括第二塑封层,在将第一芯片层与转接板键合并进行塑封的步骤之后,还包括对第二塑封层进行磨片处理,进而达到减薄第二塑封层的厚度和暴露连接孔的目的,一方面降低封装结构整体的厚度,另一方面还能够保证连接孔对信号的传输。
可以理解的是,第二塑封层包围转接板,并与第一芯片层连接,以使得第一芯片层与转接板连接为一体。
根据本申请的一些实施例,在转接板上制备连接柱的步骤,具体包括:在转接板背离第一芯片层的一侧涂覆第一介电层;在第一介电层上制备第二重新布线层和连接柱。
在该实施例中,在转接板上制备连接柱的步骤,具体包括在转接板背离第一芯片层的一侧涂覆第一介电层,实现相邻两层结构的绝缘,然后在第一介电层上制备第二重新布线层和连接柱,实现第一芯片和第二芯片信号的传输。
根据本申请的一些实施例,第二芯片层还包括第三塑封层,对第二芯片和连接柱进行塑封的步骤之后,还包括:对第二芯片层进行磨片处理,使连接柱显露于第三塑封层,并使第二芯片减薄。
在该实施例中,第二芯片层包括第三塑封层,第二芯片通过第三塑封层实现塑封,在将第二芯片和连接柱进行塑封之后,需要对第二芯片层进行磨片处理,一方面使得第二芯片的厚度减薄,降低封装结构整体的厚度,便于第二芯片的散热,另一方面,还能够暴露连接柱,进而便于连接柱向外部传递信号。
根据本申请的一些实施例,封装结构的制备方法还包括:在第二芯片层背离第一芯片层的一侧涂覆第二介电层,并制备第三重新布线层和凸块底部金属;在凸块底部金属上进行植球。
在该实施例中,在对第二芯片层进行磨片处理后,在第二芯片层的表面涂覆第二介电层,实现相邻两层结构之间的绝缘,然后再在第二介电层上制备第三重新布线层和凸块底部金属,使得凸块底部金属与第三重新布线层电连接,第三重新布线层与连接柱电连接,进而实现整个封装结构的信号输出。在凸块底部金属上进行植球,通过焊球将封装结构焊接在电路板上。
根据本申请的一些实施例,封装结构包括多个芯片组件,制备方法还包括:对封装结构进行划片处理,形成单个的芯片组件。
在该实施例中,封装结构包括多个芯片组件,对封装结构进行划片处理,能够将封装结构切割成多个单个的芯片组件,以供电子设备使用。
需要说明的是,多个芯片组件沿垂直于堆叠方向的平面平铺设置,可以理解的是,任一芯片组件包括第一芯片层、转接板、第二芯片层和连接柱,其中,第一芯片层包括多个第一芯片,多个第一芯片至少包括第一类芯片和第二类芯片,第二芯片层包括多个第二芯片,多个第二芯片至少包括第三类芯片和第四类芯片。
根据本申请的一些实施例,还提出了一种电子设备,电子设备包括芯片组件,芯片组件通过如上述的封装结构的制备方法制成。
在该实施例中,电子设备还包括芯片组件,芯片组件通过上述的封装结构的制备方法制备而成,因此能够实现芯片组件内不同芯片之间的电气互连,大大缩短了传输距离,降低了信号延迟和损耗,极大的缩小了芯片组件占用的空间并能够实现大宽带传输且降低生产成本。
在具体应用中,本申请提供了一种2.5D堆叠封装技术,通过转接板2技术实现,通过转接板2内部的金属通孔实现芯片间互连,这种金属通孔称为连接孔20(ThroughSilicon Via,TSV)。TSV技术通过铜、钨、多晶硅、等导电物质的填充,实现连接孔20的垂直电气互连,最终实现芯片之间的互连。在继续向上堆叠后,使用连接柱4工艺取代TSV工艺,连接柱4制备工艺简单且成本较低。
具体地,第一类芯片102和第二类芯片104通过转接板2进行电性互连,在垂直方向上通过转接板2上的连接孔20实现信号输出,在垂直方向上继续堆叠第三类芯片302和第四类芯片304,再通过重布线层(ReDistribution Layer,RDL)和连接柱4的工艺进行不同芯片之间的互连,实现封装体的2.5D封装。连接柱4工艺区别于TSV工艺,TSV工艺复杂且制备成本高,不利用大规模生产,本方案采用连接柱4工艺取代TSV工艺,连接柱4使用电镀的工艺,制备简单且成本低,有利于大规模生产制造。
本方案通过晶圆级别封装实现,提供一种2.5D封装结构及其制备方法,以下为该封装结构的制备流程。
步骤1:如图3所示,将完成切割的第一类芯片102和第二类芯片104面向下粘接至金属载体9上。芯片粘接前,金属载体9上已完成粘贴双面胶膜90,该双面胶膜90的双面具有粘性,与金属载体9接触面的胶层加热会发泡,粘性降低,后期可以通过热解键合剥离。
步骤2:如图4所示,在完成第一类芯片102和第二类芯片104粘接后,进行晶圆级塑封。
步骤3:如图5所示,通过加热使双面胶膜90发泡,完成解键合,去除金属载体9和双面胶膜90,完成人造重构晶圆。
步骤4:如图6所示,在人造晶圆上使用凸块工艺制凸块14,凸块14后期用于连接转接板2,实现电气互连。其中,凸块14为微凸块。
步骤5:如图7所示,转接板2进行键合,实现步骤4中制备的凸块14和转接板2的连接孔20互连,转接板2与凸块14的接触面存在第一重新布线层,可以实现第一类芯片102和第二类芯片104的互连。可以在底部进行点胶填充,然后再次进行塑封,完成塑封后进行磨片以达到减薄转接板2厚度,并且露出连接孔20的目的。
步骤6:如图8所示,在转接板2上涂覆第一介电层7,并且制备第二重新布线层8和连接柱4。连接柱4的高度不必高于后续步骤需键合的第三类芯片302和第四类芯片304的厚度。
步骤7:如图9所示,进行第三类芯片302和第四类芯片304的键合,点底部填充胶5后进行塑封,然后进行磨片至所需厚度且将连接柱4暴露。
步骤8:如图10所示,在磨片后的第三类芯片302和第四类芯片304的表面上,进行涂覆第二介电层34,制备第三重新布线层36和凸块底部金属39(under bump metallurgy,UBM),第三重新布线层36连接连接柱4以实现整个封装结构的信号输出,在UBM上进行植球。最后经过划片,将封装结构切割成单颗。
与传统的2D封装技术相比,本发明的2.5D封装结构使用转接板2和连接柱4工艺实现不同芯片间的电气互连,大大缩短了传输距离,降低了信号延迟和损耗,其传输带宽是传统封装技术的多倍。
本申请提出的实施例,通过垂直方向上堆叠结构,实现2.5D封装,与传统2D封装相比,极大的缩小了封装结构面积,实现了封装结构的短、小、轻、薄的特征。另外,本申请提出的封装结构可以实现电气信号的纵向互连,缩短了传输距离,可以实现大带宽传输。相比于采用连接孔20技术的其他2.5D封装结构,在继续向上堆叠的结构中,使用连接柱4代替连接孔20,不仅制备工艺简单,而且成本大大降低。
需要说明的是,电子设备可以是智能手机、平板电脑、电子阅读器、可穿戴设备等等,在此不一一列举。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施例,本领域的普通技术人员可以理解:在不脱离本申请的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本申请的范围由权利要求及其等同物限定。
Claims (10)
1.一种封装结构,其特征在于,包括:
第一芯片层,所述第一芯片层包括多个第一芯片;
转接板,设置于所述第一芯片层,多个所述第一芯片通过所述转接板电连接,所述转接板上设有连接孔;
第二芯片层,堆叠于所述转接板背离所述第一芯片层的一侧,并与所述转接板键合,所述第二芯片层包括多个第二芯片,多个所述第一芯片和多个所述第二芯片通过所述连接孔电连接;
连接柱,设于所述转接板,位于多个所述第二芯片的周侧,所述连接孔与所述连接柱电连接。
2.根据权利要求1所述的封装结构,其特征在于,所述第一芯片层还包括:
第一塑封层,所述多个第一芯片通过所述第一塑封层塑封,所述第一芯片朝向所述转接板的一侧显露于所述第一塑封层;
多个凸块,设于所述第一芯片朝向所述转接板的一侧,所述凸块与所述连接孔连接。
3.根据权利要求2所述的封装结构,其特征在于,还包括:
第一重新布线层,设于所述转接板与所述凸块的接触面,多个所述第一芯片通过所述第一重新布线层连接。
4.根据权利要求2所述的封装结构,其特征在于,还包括:
填充胶,所述填充胶填充于所述凸块与所述转接板之间的缝隙处;
第二塑封层,所述转接板通过所述第二塑封层塑封,所述连接孔显露于所述第二塑封层。
5.根据权利要求1至4中任一项所述的封装结构,其特征在于,还包括:
第一介电层,涂覆于所述转接板背离所述第一芯片层的一侧,所述连接柱设于所述第一介电层;
第二重新布线层,设于所述第一介电层,所述第二重新布线层与所述连接孔和所述连接柱连接,所述第二芯片与所述第二重新布线层连接。
6.根据权利要求5所述的封装结构,其特征在于,所述第二芯片层还包括:
第三塑封层,所述多个第二芯片通过所述第三塑封层与所述转接板塑封,所述连接柱和所述第二芯片背离所述第一芯片的一侧均显露于所述第三塑封层;
第二介电层,设于所述第二芯片背离所述第一芯片的一侧;
第三重新布线层,设于所述第二介电层,与所述连接柱连接;
焊球,设于所述第二介电层,与所述第三重新布线层连接。
7.一种封装结构的制备方法,用于如权利要求1至6中任一项所述的封装结构,其特征在于,所述封装结构的制备方法包括:
将所述第一芯片层与所述转接板键合并进行塑封;
在所述转接板上制备所述连接柱;
将所述第二芯片与所述转接板键合,并对所述第二芯片和所述连接柱进行塑封。
8.根据权利要求7所述的封装结构的制备方法,其特征在于,所述封装结构还包括第二塑封层,所述将所述第一芯片层与所述转接板键合并进行塑封的步骤之后,还包括:
对所述第二塑封层进行磨片处理,使所述连接孔显露于所述第二塑封层;和/或
所述在所述转接板上制备所述连接柱的步骤,具体包括:
在所述转接板背离所述第一芯片层的一侧涂覆第一介电层;
在所述第一介电层上制备第二重新布线层和所述连接柱。
9.根据权利要求7所述的封装结构的制备方法,其特征在于,所述第二芯片层还包括第三塑封层,所述对所述第二芯片和所述连接柱进行塑封的步骤之后,还包括:
对所述第二芯片层进行磨片处理,使所述连接柱显露于所述第三塑封层,并使所述第二芯片减薄;
在所述第二芯片层背离所述第一芯片层的一侧涂覆第二介电层,并制备第三重新布线层和凸块底部金属;
在所述凸块底部金属上进行植球。
10.一种电子设备,其特征在于,包括:
芯片组件,所述芯片组件通过如权利要求7至9中任一项所述的封装结构的制备方法制成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211270108.3A CN115939117A (zh) | 2022-10-18 | 2022-10-18 | 封装结构、封装结构的制备方法和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211270108.3A CN115939117A (zh) | 2022-10-18 | 2022-10-18 | 封装结构、封装结构的制备方法和电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115939117A true CN115939117A (zh) | 2023-04-07 |
Family
ID=86649782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211270108.3A Pending CN115939117A (zh) | 2022-10-18 | 2022-10-18 | 封装结构、封装结构的制备方法和电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115939117A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117038599A (zh) * | 2023-10-07 | 2023-11-10 | 之江实验室 | 芯片封装结构及封装方法 |
-
2022
- 2022-10-18 CN CN202211270108.3A patent/CN115939117A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117038599A (zh) * | 2023-10-07 | 2023-11-10 | 之江实验室 | 芯片封装结构及封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200343224A1 (en) | Semiconductor Packages and Methods of Forming Same | |
TWI710072B (zh) | 半導體裝置封裝體及其製造方法 | |
US11069657B2 (en) | Chip package having die structures of different heights and method of forming same | |
US9728522B2 (en) | Integrated circuit packages and methods of forming same | |
US11610866B2 (en) | Semiconductor device and manufacturing method thereof | |
US11063019B2 (en) | Package structure, chip structure and method of fabricating the same | |
CN110310895B (zh) | 一种埋入tsv转接芯片硅基扇出型三维集成封装方法及结构 | |
TW202109820A (zh) | 晶粒堆疊結構 | |
TWI482215B (zh) | 積體電路結構及其製造方法 | |
TW201906127A (zh) | 半導體封裝及其製造方法 | |
US11996351B2 (en) | Packaged semiconductor device including liquid-cooled lid and methods of forming the same | |
CN113725153A (zh) | 多层多芯片扇出型三维集成封装方法及结构 | |
CN113066778B (zh) | 转接板堆叠结构和工艺 | |
CN110021572B (zh) | 堆叠式封装结构及其制造方法 | |
CN115939117A (zh) | 封装结构、封装结构的制备方法和电子设备 | |
WO2024066466A1 (zh) | 集成电路封装结构及制备方法 | |
US20240021554A1 (en) | Integrated circuit package and method of forming thereof | |
CN110137157B (zh) | 半导体封装结构及其制备方法 | |
CN110660752A (zh) | 半导体装置封装体及其制造方法 | |
CN115101424A (zh) | 一种有机中介层封装结构及制作方法 | |
TWI775145B (zh) | 多晶片封裝件及其製造方法 | |
US11856800B2 (en) | Semiconductor devices with system on chip devices | |
CN210296360U (zh) | 一种埋入tsv转接芯片硅基扇出型三维集成封装结构 | |
CN113990815A (zh) | 一种硅基微模组塑封结构及其制备方法 | |
CN209929301U (zh) | 半导体封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |