CN210296360U - 一种埋入tsv转接芯片硅基扇出型三维集成封装结构 - Google Patents

一种埋入tsv转接芯片硅基扇出型三维集成封装结构 Download PDF

Info

Publication number
CN210296360U
CN210296360U CN201921224997.3U CN201921224997U CN210296360U CN 210296360 U CN210296360 U CN 210296360U CN 201921224997 U CN201921224997 U CN 201921224997U CN 210296360 U CN210296360 U CN 210296360U
Authority
CN
China
Prior art keywords
chip
tsv
silicon
embedded
dimensional integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921224997.3U
Other languages
English (en)
Inventor
王成迁
明雪飞
吉勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201921224997.3U priority Critical patent/CN210296360U/zh
Application granted granted Critical
Publication of CN210296360U publication Critical patent/CN210296360U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型公开一种埋入TSV转接芯片硅基扇出型三维集成封装结构，属于集成电路封装领域。所述埋入TSV转接芯片硅基扇出型三维集成封装结构包括硅基，所述硅基的第一面开有凹槽，所述凹槽中埋有芯片；所述芯片包括TSV转接芯片、TSV转接芯片和高密度I/O异质芯片；所述芯片的TSV金属通道或金属焊盘与第一表面重布线连接，所述第一表面重布线通过微凸点与高密度I/O异质芯片倒装焊接；所述硅基的第二面填充有真空压干膜，并依次制作有第二表面重布线、阻焊层和凸点。

Description

一种埋入TSV转接芯片硅基扇出型三维集成封装结构
技术领域
本实用新型涉及集成电路封装技术领域，特别涉及一种埋入TSV转接芯片硅基扇出型三维集成封装结构。
背景技术
目前，电子产品大都向着轻、薄、短、小的方向发展，电子行业的制造者们也在不断地寻求能够减小电子产品尺寸的方法。随着半导体技术发展，已经出现了三维堆叠的半导体器件技术，如台积电的CoWos、InFO和 Intel的EMIB等。
近年来，扇出型晶圆级封装由于具有小型化、低成本和高集成度等优点，在各移动设备厂商等制造商中，具有较高的关注度。随着“Moore Law”达到其物理极限，基于三维系统级集成封装的“More Moore”时代到来。其主要的技术思路是将不同功能、制程的异质芯片使用三维集成封装技术整合成一个功能模块。三维集成封装技术不管从制造成本、制造周期还是从产品性能考虑，相比于SOC技术都是非常好的选择。
传统的应用扇出封装的三维集成都是在重构晶圆基体上边制作TSV通孔以完成三维互连，这种方式工艺复杂，成本高昂。
实用新型内容
本实用新型的目的在于提供一种埋入TSV转接芯片硅基扇出型三维集成封装结构，以解决传统的三维集成封装制程复杂，TSV工艺难度高的问题。
为解决上述技术问题，本实用新型提供了一种埋入TSV转接芯片硅基扇出型三维集成封装结构，包括硅基，
所述硅基的第一面开有凹槽，所述凹槽中埋有芯片；所述芯片包括第一TSV转接芯片、第二TSV转接芯片和高密度I/O异质芯片；
所述芯片的TSV金属通道或金属焊盘与第一表面重布线连接，所述第一表面重布线通过微凸点与高密度I/O异质芯片倒装焊接；
所述硅基的第二面填充有真空压干膜，并依次制作有第二表面重布线、阻焊层和凸点。
可选的，所述第一TSV转接芯片和所述第二TSV转接芯片通过临时粘合胶粘接；
所述高密度I/O异质芯片通过永久粘合胶粘接。
可选的，所述凹槽和所述芯片的间隙中填充有干膜材料。
可选的，所述干膜材料为包括树脂类和聚酰亚胺类在内的聚合物材质。
可选的，所述凹槽的数量为一个或者多个，凹槽的大小根据芯片尺寸决定，深度在10μm以上。
可选的，每个凹槽中埋入一颗芯片或者同时埋入多颗芯片；埋入芯片后芯片形成的高度与所述硅基平面的高度误差不超过5μm。
可选的，所述第一表面重布线通过微凸点与高密度I/O异质芯片之间塑封有塑封材料。
可选的，所述塑封材料是包括树脂类和聚酰亚胺类在内的聚合物。
在本实用新型提供的埋入TSV转接芯片硅基扇出型三维集成封装结构中，包括硅基，所述硅基的第一面开有凹槽，所述凹槽中埋有芯片；所述芯片包括第一TSV转接芯片、第二TSV转接芯片和高密度I/O异质芯片；所述芯片的TSV金属通道或金属焊盘与第一表面重布线连接，所述第一表面重布线通过微凸点与高密度I/O异质芯片倒装焊接；所述硅基的第二面填充有真空压干膜，并依次制作有第二表面重布线、阻焊层和凸点。
本实用新型通过模块化的埋入TSV转接芯片的高密度I/O异质芯片三维集成硅基扇出型晶圆级封装结构，实现不同功能、制程的高密度I/O异质芯片的三维集成封装。模块化组装大大降低了生产成本、难度和周期，生产效率提高，适合大规模量产使用。
附图说明
图1是本实用新型提供的埋入TSV转接芯片硅基扇出型三维集成封装结构示意图；
图2是硅基的正面沉积截止层的示意图；
图3是玻璃载板的示意图；
图4是玻璃载板和硅基键合后示意图；
图5是硅基背面刻蚀凹槽的示意图；
图6是凹槽中埋入TSV转接芯片和高密度I/O异质芯片示意图；
图7是填满干膜材料并开口的示意图；
图8是在开口处形成第一表面重布线的示意图；
图9是倒装焊接高密度I/O异质芯片示意图；
图10是塑封材料塑封硅基背面示意图；
图11是拆解玻璃载板并洗净临时键合胶的示意图；
图12是去除截止层并清洗临时键合胶层后露出TSV金属通道的示意图；
图13是用真空压干膜填充表面并开口的示意图；
图14是制作第二表面重布线的示意图。
具体实施方式
以下结合附图和具体实施例对本实用新型提出的一种埋入TSV转接芯片硅基扇出型三维集成封装结构作进一步详细说明。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
实施例一
本实用新型提供了一种埋入TSV转接芯片硅基扇出型三维集成封装结构，其结构如图1所示，包括硅基101，所述硅基101的第一面开有凹槽，所述凹槽中埋有芯片。进一步的，所述凹槽的数量为一个或者多个，凹槽的大小根据芯片尺寸决定，深度在10μm以上；更进一步的，每个凹槽中埋入一颗芯片或者同时埋入多颗芯片；埋入芯片后芯片形成的高度与所述硅基101平面的高度误差不超过5μm。所述凹槽和所述芯片的间隙中填充有干膜材料104，其中所述干膜材料104为包括树脂类和聚酰亚胺类在内的聚合物材质。
具体的，所述芯片包括第一TSV转接芯片303、第二TSV转接芯片304 和高密度I/O异质芯片305。其中，所述第一TSV转接芯片303和所述第二TSV转接芯片304通过临时粘合胶粘接；所述高密度I/O异质芯片305 通过永久粘合胶205粘接。
具体的，所述第一TSV转接芯片303和所述第二TSV转接芯片304的 TSV金属通道306、所述高密度I/O异质芯片305的金属焊盘307与第一表面重布线102连接，所述第一表面重布线102通过微凸点308与高密度I/O 异质芯片倒装焊接。进一步的，所述第一表面重布线102通过微凸点308 与高密度I/O异质芯片之间塑封有塑封材料110，使芯片的侧面完全被包裹，以提高封装可靠性；更进一步的，所述塑封材料110是包括树脂类和聚酰亚胺类在内的聚合物。
所述硅基101的第二面填充有真空压干膜107，并依次制作有第二表面重布线103、阻焊层105和凸点106。
所述埋入TSV转接芯片硅基扇出型三维集成封装结构具体通过如下方法制备而成：
具体的，首先提供硅基101，在其正面沉积截止层108，如图2所示。优选的，所述截止层108的材质为无机材料的一种或多种，或金属材料的一种或多种，其厚度不小于0.1μm；其中，所述无机材料包括SiO2、SiC 和SiN；所述金属材料包括Al、Cu、Ni、Sn和Au。提供如图3所示的玻璃载板，所述玻璃载板包括键合玻璃201和形成在所述键合玻璃201上的临时键合激光反应层202，所述临时键合激光反应层202通过临时键合胶203 与所述截止层108键合，如图4所示。具体的，所述键合玻璃201的厚度不小于100μm；所述临时键合胶203的厚度不小于1μm，所述临时键合激光反应层202的厚度不小于0.1μm。
请参阅图5，通过研磨或刻蚀的方法将硅基101背面减薄到目标厚度并刻蚀出凹槽109，所述凹槽109刻蚀至所述截止层108。所述凹槽109的数量为一个或者多个，凹槽109的大小根据芯片尺寸决定，深度在10μm 以上。
如图6，在所述凹槽109中埋入第一TSV转接芯片303、第二TSV转接芯片304和高密度I/O异质芯片305，TSV转接芯片的TSV金属通道306和高密度I/O异质芯片的金属焊盘307露在外面。其中，所述第一TSV转接芯片303和所述第二TSV转接芯片304通过临时粘合胶204粘接，所述高密度I/O异质芯片305通过永久粘合胶205粘接；埋入芯片后芯片形成的高度与所述硅基101平面的高度误差不超过5μm。具体的，TSV转接芯片和高密度I/O异质芯片均为一颗或多颗，每个凹槽中埋入一颗芯片或者同时埋入多颗芯片。
使用真空压膜技术将芯片与硅基间的空隙用干膜材料104填满，并将表面制作平整，所述干膜材料104为包括树脂类和聚酰亚胺类在内的聚合物材质。通过光刻技术在芯片的TSV金属通道和金属焊盘处开口，如图7 所示，开口宽度和深度在1μm以上；在开口处完成如图8所示的第一表面重布线102，所述第一表面重布线102通过微凸点308与高密度I/O异质芯片301、高密度I/O异质芯片302倒装焊接，如图9所示。
如图10所示，通过塑封材料110塑封所述硅基101的背面，使芯片的侧面完全被包裹，以提高封装可靠性。所述塑封材料110为聚合物，包括树脂类和聚酰亚胺类。之后拆解所述玻璃载板并清洗干净所述临时键合胶 203，露出所述截止层108，如图11。
通过刻蚀技术去掉所述截止层108，并清洗所述临时粘合胶204，露出所述TSV金属通道307，如图12；接着用真空压干膜107填充表面，并将其平整化；利用光刻技术在所述TSV金属通道307处开口，所述开口的宽度和深度均在1μm以上，如图13所示。
请参阅图14和图1，依次制作第二表面重布线103、阻焊层105和凸点106，将完成三维系统级封装的晶圆切成单颗封装芯片，完成最终封装。
上述描述仅是对本实用新型较佳实施例的描述，并非对本实用新型范围的任何限定，本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (8)

1.一种埋入TSV转接芯片硅基扇出型三维集成封装结构，包括硅基(101)，其特征在于，
所述硅基(101)的第一面开有凹槽，所述凹槽中埋有芯片；所述芯片包括第一TSV转接芯片(303)、第二TSV转接芯片(304)和高密度I/O异质芯片(305)；
所述芯片的TSV金属通道(306)或金属焊盘(307)与第一表面重布线(102)连接，所述第一表面重布线(102)通过微凸点(308)与高密度I/O异质芯片倒装焊接；
所述硅基(101)的第二面填充有真空压干膜(107)，并依次制作有第二表面重布线(103)、阻焊层(105)和凸点(106)。
2.如权利要求1所述的埋入TSV转接芯片硅基扇出型三维集成封装结构，其特征在于，
所述第一TSV转接芯片(303)和所述第二TSV转接芯片(304)通过临时粘合胶粘接；
所述高密度I/O异质芯片(305)通过永久粘合胶(205)粘接。
3.如权利要求1所述的埋入TSV转接芯片硅基扇出型三维集成封装结构，其特征在于，所述凹槽和所述芯片的间隙中填充有干膜材料(104)。
4.如权利要求3所述的埋入TSV转接芯片硅基扇出型三维集成封装结构，其特征在于，所述干膜材料(104)为包括树脂类和聚酰亚胺类在内的聚合物材质。
5.如权利要求1所述的埋入TSV转接芯片硅基扇出型三维集成封装结构，其特征在于，所述凹槽的数量为一个或者多个，凹槽的大小根据芯片尺寸决定，深度在10μm以上。
6.如权利要求5所述的埋入TSV转接芯片硅基扇出型三维集成封装结构，其特征在于，每个凹槽中埋入一颗芯片或者同时埋入多颗芯片；埋入芯片后芯片形成的高度与所述硅基(101)平面的高度误差不超过5μm。
7.如权利要求1所述的埋入TSV转接芯片硅基扇出型三维集成封装结构，其特征在于，所述第一表面重布线(102)通过微凸点(308)与高密度I/O异质芯片之间塑封有塑封材料(110)。
8.如权利要求7所述的埋入TSV转接芯片硅基扇出型三维集成封装结构，其特征在于，所述塑封材料(110)是包括树脂类和聚酰亚胺类在内的聚合物。
CN201921224997.3U 2019-07-31 2019-07-31 一种埋入tsv转接芯片硅基扇出型三维集成封装结构 Active CN210296360U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921224997.3U CN210296360U (zh) 2019-07-31 2019-07-31 一种埋入tsv转接芯片硅基扇出型三维集成封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921224997.3U CN210296360U (zh) 2019-07-31 2019-07-31 一种埋入tsv转接芯片硅基扇出型三维集成封装结构

Publications (1)

Publication Number Publication Date
CN210296360U true CN210296360U (zh) 2020-04-10

Family

ID=70060707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921224997.3U Active CN210296360U (zh) 2019-07-31 2019-07-31 一种埋入tsv转接芯片硅基扇出型三维集成封装结构

Country Status (1)

Country Link
CN (1) CN210296360U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310895A (zh) * 2019-07-31 2019-10-08 中国电子科技集团公司第五十八研究所 一种埋入tsv转接芯片硅基扇出型三维集成封装方法及结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310895A (zh) * 2019-07-31 2019-10-08 中国电子科技集团公司第五十八研究所 一种埋入tsv转接芯片硅基扇出型三维集成封装方法及结构
CN110310895B (zh) * 2019-07-31 2024-06-21 中国电子科技集团公司第五十八研究所 一种埋入tsv转接芯片硅基扇出型三维集成封装方法及结构

Similar Documents

Publication Publication Date Title
CN110310895B (zh) 一种埋入tsv转接芯片硅基扇出型三维集成封装方法及结构
US10867897B2 (en) PoP device
CN110491853B (zh) 一种硅基三维扇出集成封装方法及结构
CN110299294B (zh) 一种三维系统级集成硅基扇出型封装方法及结构
CN110610868B (zh) 一种3d扇出型封装方法及结构
US20160086930A1 (en) Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor
WO2017124670A1 (zh) 一种扇出型芯片的封装方法及封装结构
WO2017124671A1 (zh) 一种扇出型芯片的封装方法及封装结构
CN110379780B (zh) 一种硅基扇出型晶圆级封装方法及结构
CN110911291B (zh) 一种树脂型晶圆级扇出集成封装方法及结构
CN110416091B (zh) 一种硅基扇出型封装方法及结构
TW201906127A (zh) 半導體封裝及其製造方法
CN114141727B (zh) 一种多芯片三维集成扇出型封装结构及其制作方法
CN115763281A (zh) 一种扇出式芯片封装方法及扇出式芯片封装结构
CN210223949U (zh) 一种三维系统级集成硅基扇出型封装结构
CN107611101A (zh) 一种水冷型扇出封装结构及其制作方法
CN109037082B (zh) 封装结构及其形成方法
CN110491792B (zh) 一种树脂型三维扇出集成封装方法及结构
CN210296360U (zh) 一种埋入tsv转接芯片硅基扇出型三维集成封装结构
CN210296299U (zh) 一种树脂型三维扇出集成封装结构
CN113517240A (zh) 晶圆扇出型倒置封装结构及其制造方法
CN210640243U (zh) 超高密度多芯片模组的三维扇出型封装结构
CN108962766B (zh) 封装结构及其形成方法
CN210296298U (zh) 一种2.5d硅基转接板封装结构
CN108962772B (zh) 封装结构及其形成方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant