CN113066778B - 转接板堆叠结构和工艺 - Google Patents

转接板堆叠结构和工艺 Download PDF

Info

Publication number
CN113066778B
CN113066778B CN202110307909.1A CN202110307909A CN113066778B CN 113066778 B CN113066778 B CN 113066778B CN 202110307909 A CN202110307909 A CN 202110307909A CN 113066778 B CN113066778 B CN 113066778B
Authority
CN
China
Prior art keywords
wafer
manufacturing
solder ball
tsv
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110307909.1A
Other languages
English (en)
Other versions
CN113066778A (zh
Inventor
马飞
冯光建
郭西
高群
顾毛毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202110307909.1A priority Critical patent/CN113066778B/zh
Publication of CN113066778A publication Critical patent/CN113066778A/zh
Application granted granted Critical
Publication of CN113066778B publication Critical patent/CN113066778B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Abstract

本发明提供一种转接板堆叠结构，包括顶层晶圆、中间晶圆和底座晶圆；所述顶层晶圆、中间晶圆和底座晶圆依次堆叠并热压键合，顶层晶圆第一表面设置的中间空腔、中间晶圆中设置的中间通孔和底座晶圆第二表面设置的中间空腔对位构成元件容置空间；在顶层晶圆与中间晶圆的结合面、中间晶圆与底座晶圆的结合面均设有焊球空腔，在焊球空腔中设有焊球，焊球空腔中的焊球与其上下两侧的晶圆上的焊盘分别连接，且通过与其上下两侧晶圆上相连接的焊盘分别电连接顶层晶圆、中间晶圆和底层晶圆中的TSV导电柱，以实现顶层晶圆第二表面的RDL与底座晶圆第一表面的RDL互联。本发明可以补偿转接板厚度不够的难题，且预留晶圆对接的表面材质做永久键合。

Description

转接板堆叠结构和工艺
技术领域
本发明涉及半导体技术领域，特别是涉及一种转接板堆叠方式。
背景技术
毫米波射频技术在半导体行业发展迅速，对于无线发射和接收系统，目前还不能集成到同一颗芯片上（SOC），因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的系统中实现发射和接收信号的功能。
但是射频模组往往需要把不同材质、不同厚度的元器件都贴在一个转接板上，这些元器件有的需要重新打线互联，有的需要底部焊球贴片互联，这样就增加了元器件的空间。并且射频模组都要用上盖板做密封，厚度较大的芯片，需要对上盖板进行较深的空腔制作，这样就增加了上盖板的厚度，如果上盖板还需要有TSV（硅通孔）互联到上盖板顶部，这样因为TSV的制作工艺能力有限，导致上盖板不能太厚，也就导致上盖板的空腔不能太深，这样就影响了整个模组的芯片使用能力。
发明内容
本发明的目的是在于克服现有技术中存在的不足，提供一种转接板堆叠结构以及制作工艺，焊球的高度可以补偿焊锡球的高度可以补偿转接板厚度不够的难题，且预留晶圆对接的表面材质做永久键合。为实现以上技术目的，本发明采用的技术方案是：
第一方面，本发明的实施例提出一种转接板堆叠结构，包括顶层晶圆、中间晶圆和底座晶圆；
所述顶层晶圆、中间晶圆和底座晶圆依次堆叠并热压键合，顶层晶圆第一表面设置的中间空腔、中间晶圆中设置的中间通孔和底座晶圆第二表面设置的中间空腔对位构成元件容置空间；
在顶层晶圆与中间晶圆的结合面、中间晶圆与底座晶圆的结合面均设有焊球空腔，在焊球空腔中设有焊球，焊球空腔中的焊球与其上下两侧的晶圆上的焊盘分别连接，且通过与其上下两侧晶圆上相连接的焊盘分别电连接顶层晶圆、中间晶圆和底层晶圆中的TSV导电柱，以实现顶层晶圆第二表面的RDL与底座晶圆第一表面的RDL互联。
进一步地，相邻两个晶圆结合面上的RDL和焊盘在热压键合时被密封。
进一步地，所述焊球空腔分布于顶层晶圆的第一表面、或中间晶圆的第一表面、或中间晶圆的第二表面或底座晶圆的第二表面。
第二方面，本发明的实施例还提出一种转接板堆叠工艺，包括以下步骤：
步骤S1，在顶层晶圆中制作TSV导电柱，然后在顶层晶圆的第一表面制作与其TSV导电柱一端连接的RDL和焊盘，再在顶层晶圆的第二表面制作与其TSV导电柱另一端连接的RDL和焊盘；然后在顶层晶圆的第一表面制作中间空腔；最后在顶层晶圆的第一表面制作与其第一表面焊盘连接的焊球；
步骤S2，在中间晶圆中制作TSV导电柱，然后在中间晶圆的第一表面制作与其TSV导电柱一端连接的RDL和焊盘；
步骤S3，在中间晶圆的第二表面减薄，并在中间晶圆的第二表面制作焊球空腔，然后在中间晶圆第二表面制作RDL和焊盘，其中在焊球空腔中设有与中间晶圆中TSV导电柱另一端连接的焊盘；在中间晶圆第二表面制作中间通孔，然后在中间晶圆的第一表面制作与其第一表面焊盘连接的焊球；
步骤S4，在底座晶圆中制作TSV导电柱，然后在底座晶圆的第一表面制作与其TSV导电柱一端连接的RDL和焊盘；
步骤S5，在底座晶圆的第二表面减薄，并在底座晶圆的第二表面制作焊球空腔，然后在底座晶圆第二表面制作RDL和焊盘，其中在焊球空腔中设有与底座晶圆中TSV导电柱另一端连接的焊盘；在底座晶圆第二表面制作中间空腔，然后在底座晶圆的第一表面制作与其第一表面焊盘连接的焊球；
步骤S6，依次堆叠顶层晶圆、中间晶圆和底座晶圆，并热压键合；顶层晶圆第一表面设置的中间空腔、中间晶圆中设置的中间通孔和底座晶圆第二表面设置的中间空腔对位构成元件容置空间；热压键合时相邻两个晶圆结合面上的RDL和焊盘被密封。
进一步地，步骤S1具体包括：
先通过光刻、刻蚀工艺在顶层晶圆的第一表面制作TSV盲孔；
接着在顶层晶圆的第一表面制作钝化层，然后通过物理溅射，磁控溅射或者蒸镀工艺在钝化层上制作种子层；
在顶层晶圆的第一表面电镀铜，使铜金属充满TSV盲孔，200到500度温度下密化使铜更致密，形成顶层晶圆中的TSV导电柱；
铜CMP工艺使顶层晶圆第一表面的铜去除，留下TSV盲孔中的填铜；
在顶层晶圆的第一表面通过物理溅射，磁控溅射或者蒸镀工艺制作种子层；再通过光刻和电镀工艺在顶层晶圆的第一表面制作RDL和焊盘；然后去除光刻胶和种子层；
在顶层晶圆的第一表面临时键合载片，以载片做支撑减薄顶层晶圆的第二表面；干法刻蚀使得顶层晶圆的TSV导电柱另一端与其上方减薄后剩余的晶圆材料露出；对顶层晶圆的第二表面进行钝化层覆盖，然后通过CMP工艺抛光使得TSV导电柱另一端金属露出；
在顶层晶圆的第二表面通过物理溅射，磁控溅射或者蒸镀工艺制作种子层；再通过光刻和电镀工艺在顶层晶圆的第二表面制作RDL和焊盘；然后去除光刻胶和种子层；
通过光刻和干法刻蚀工艺在顶层晶圆的第一表面制作中间空腔；最后在顶层晶圆的第一表面制作与其第一表面焊盘连接的焊球。
进一步地，步骤S2具体包括：
先通过光刻、刻蚀工艺在中间晶圆的第一表面制作TSV盲孔；
接着在中间晶圆的第一表面制作钝化层，然后通过物理溅射，磁控溅射或者蒸镀工艺在钝化层上制作种子层；
在中间晶圆的第一表面电镀铜，使铜金属充满TSV盲孔，200到500度温度下密化使铜更致密，形成中间晶圆中的TSV导电柱；
铜CMP工艺使中间晶圆第一表面的铜去除，留下TSV盲孔中的填铜；
在中间晶圆的第一表面通过物理溅射，磁控溅射或者蒸镀工艺制作种子层；再通过光刻和电镀工艺在中间晶圆的第一表面制作RDL和焊盘；然后去除光刻胶和种子层。
进一步地，步骤S3具体包括：
先在中间晶圆的第一表面临时键合载片，在中间晶圆的第二表面减薄；
然后通过光刻和干法刻蚀工艺在中间晶圆的第二表面制作焊球空腔；
干法刻蚀焊球空腔使中间晶圆的TSV导电柱另一端与其上方剩余的晶圆材料露出；在中间晶圆第二表面沉积钝化层，然后通过光刻和干法刻蚀使其TSV导电柱另一端金属露出；沉积种子层，在中间晶圆的第二表面制作RDL和焊盘，其中在焊球空腔中设有与中间晶圆中TSV导电柱另一端连接的焊盘；去除种子层；
通过光刻和干法刻蚀工艺在中间晶圆第二表面刻蚀中间通孔；拆临时键合，最后在中间晶圆第一表面制作与其第一表面焊盘连接的焊球。
进一步地，步骤S4具体包括：
先通过光刻、刻蚀工艺在底座晶圆的第一表面制作TSV盲孔；
接着在底座晶圆的第一表面制作钝化层，然后通过物理溅射，磁控溅射或者蒸镀工艺在钝化层上制作种子层；
在底座晶圆的第一表面电镀铜，使铜金属充满TSV盲孔，200到500度温度下密化使铜更致密，形成底座晶圆中的TSV导电柱；
铜CMP工艺使底座晶圆第一表面的铜去除，留下TSV盲孔中的填铜；
在底座晶圆的第一表面通过物理溅射，磁控溅射或者蒸镀工艺制作种子层；再通过光刻和电镀工艺在底座晶圆的第一表面制作RDL和焊盘；然后去除光刻胶和种子层。
进一步地，步骤S5具体包括：
先在底座晶圆的第一表面临时键合载片，在底座晶圆的第二表面减薄；
然后通过光刻和干法刻蚀工艺在底座晶圆的第二表面制作焊球空腔；
干法刻蚀焊球空腔使底座晶圆的TSV导电柱另一端与其上方剩余的晶圆材料露出；在底座晶圆第二表面沉积钝化层，然后通过光刻和干法刻蚀使其TSV导电柱另一端金属露出；沉积种子层，在底座晶圆的第二表面制作RDL和焊盘，其中在焊球空腔中设有与底座晶圆中TSV导电柱另一端连接的焊盘；去除种子层；
通过光刻和干法刻蚀工艺在底座晶圆第二表面刻蚀中间空腔；拆临时键合，最后在底座晶圆第一表面制作与其第一表面焊盘连接的焊球。
进一步地，步骤S6中，热压键合时上下相邻晶圆的结合面使得焊球空腔密封，以及使得元件容置空间密封。
本发明的优点在于：利用具有结构支撑能力的焊球做顶层晶圆（顶层转接板）、中间晶圆（中间转接板）和底座晶圆（底座转接板）的互联材质，焊球的高度可以补偿转接板厚度不够的难题，同时预留转接板对接的表面硅材质做永久键合，能对模组进行密闭处理。
附图说明
图1a为本发明实施例二中在顶层晶圆的第一表面制作TSV导电柱示意图。
图1b为本发明实施例二中在顶层晶圆的第一表面制作RDL和焊盘示意图。
图1c为本发明实施例二中使得顶层晶圆TSV导电柱另一端金属露出示意图。
图1d为本发明实施例二中在顶层晶圆的第二表面制作RDL和焊盘示意图。
图1e为本发明实施例二中在顶层晶圆的制作中间空腔和焊球示意图。
图1f为本发明实施例二中在中间晶圆的第一表面制作TSV导电柱示意图。
图1g为本发明实施例二中在中间晶圆的第一表面制作RDL和焊盘示意图。
图1h为本发明实施例二中在中间晶圆的第二表面制作焊球空腔示意图。
图1i为本发明实施例二中在中间晶圆的第二表面制作RDL和焊盘示意图。
图1j为本发明实施例二中在中间晶圆第二表面刻蚀中间通孔以及在中间晶圆第一表面制作焊球示意图。
图1k为本发明实施例二中在底座晶圆的第一表面制作TSV导电柱示意图。
图1l为本发明实施例二中在底座晶圆的第一表面制作RDL和焊盘示意图。
图1m为本发明实施例二中在底座晶圆的第二表面制作焊球空腔示意图。
图1n为本发明实施例二中在底座晶圆的第二表面制作RDL和焊盘示意图。
图1o为本发明实施例二中在底座晶圆第二表面刻蚀中间空腔以及在底座晶圆第一表面制作焊球示意图。
图1p为本发明实施例一和实施例二中晶圆堆叠示意图。
图1q为本发明实施例三中晶圆堆叠示意图。
图1r为本发明实施例四中晶圆堆叠示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本发明的实施例中，晶圆的下表面定义为第一表面，晶圆的上表面定义为第二表面；
实施例一；
在本发明的实施例一中，提出一种转接板堆叠结构，包括顶层晶圆、中间晶圆和底座晶圆；
所述顶层晶圆、中间晶圆和底座晶圆依次堆叠并热压键合，顶层晶圆第一表面设置的中间空腔、中间晶圆中设置的中间通孔和底座晶圆第二表面设置的中间空腔对位构成元件容置空间；
在顶层晶圆与中间晶圆的结合面、中间晶圆与底座晶圆的结合面均设有焊球空腔，在焊球空腔中设有焊球，焊球空腔中的焊球与其上下两侧的晶圆上的焊盘分别连接，且通过与其上下两侧晶圆上相连接的焊盘分别电连接顶层晶圆、中间晶圆和底层晶圆中的TSV导电柱，以实现顶层晶圆第二表面的RDL与底座晶圆第一表面的RDL互联。
更优地，相邻两个晶圆结合面上的RDL和焊盘在热压键合时被密封。
可选地，所述焊球空腔分布于顶层晶圆的第一表面、或中间晶圆的第一表面、或中间晶圆的第二表面或底座晶圆的第二表面。
实施例二；
在本发明的实施例二中，提出一种转接板堆叠工艺，包括以下步骤：
步骤S1，在顶层晶圆中制作TSV导电柱，然后在顶层晶圆的第一表面制作与其TSV导电柱一端连接的RDL和焊盘，再在顶层晶圆的第二表面制作与其TSV导电柱另一端连接的RDL和焊盘；然后在顶层晶圆的第一表面制作中间空腔；最后在顶层晶圆的第一表面制作与其第一表面焊盘连接的焊球；具体地，
如图1a所示，先通过光刻、刻蚀工艺在顶层晶圆101的第一表面制作TSV盲孔；
接着在顶层晶圆101的第一表面制作钝化层，例如可以沉积氧化硅或氮化硅，或者直接热氧化形成钝化层，钝化层厚度范围在10nm～100μm，然后通过物理溅射，磁控溅射或者蒸镀工艺在钝化层上制作种子层，种子层可以是一层也可以是多层，种子层的金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
在顶层晶圆101的第一表面电镀铜，使铜金属充满TSV盲孔，200到500度温度下密化使铜更致密，形成顶层晶圆101中的TSV导电柱102；
铜CMP工艺使顶层晶圆101第一表面的铜去除，留下TSV盲孔中的填铜；
如图1b所示，在顶层晶圆101的第一表面通过物理溅射，磁控溅射或者蒸镀工艺制作种子层，种子层厚度范围在1nm～100μm，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；再通过光刻和电镀工艺在顶层晶圆101的第一表面制作RDL103和焊盘104；然后去除光刻胶和种子层；焊盘104位于RDL103上，与RDL103天然的电连接；RDL指重布线层；
如图1c所示，在顶层晶圆101的第一表面临时键合载片，以载片做支撑减薄顶层晶圆101的第二表面，减薄厚度在100nm～700μm；干法刻蚀使得顶层晶圆的TSV导电柱另一端与其上方减薄后剩余的晶圆材料露出；对顶层晶圆的第二表面进行钝化层覆盖，然后通过CMP工艺抛光使得TSV导电柱另一端金属露出；
如图1d所示，在顶层晶圆101的第二表面通过物理溅射，磁控溅射或者蒸镀工艺制作种子层，种子层厚度范围在1nm～100μm，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；再通过光刻和电镀工艺在顶层晶圆101的第二表面制作RDL和焊盘105；然后去除光刻胶和种子层；
如图1e所示，通过光刻和干法刻蚀工艺在顶层晶圆101的第一表面制作中间空腔106；最后在顶层晶圆的第一表面制作与其第一表面焊盘连接的焊球107；
步骤S2，在中间晶圆中制作TSV导电柱，然后在中间晶圆的第一表面制作与其TSV导电柱一端连接的RDL和焊盘；具体地，
如图1f所示，先通过光刻、刻蚀工艺在中间晶圆108的第一表面制作TSV盲孔；
接着在中间晶圆108的第一表面制作钝化层，例如可以沉积氧化硅或氮化硅，或者直接热氧化形成钝化层，钝化层厚度范围在10nm～100μm，然后通过物理溅射，磁控溅射或者蒸镀工艺在钝化层上制作种子层，种子层可以是一层也可以是多层，种子层的金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
在中间晶圆108的第一表面电镀铜，使铜金属充满TSV盲孔，200到500度温度下密化使铜更致密，形成中间晶圆108中的TSV导电柱109；
铜CMP工艺使中间晶圆108第一表面的铜去除，留下TSV盲孔中的填铜；
如图1g所示，在中间晶圆108的第一表面通过物理溅射，磁控溅射或者蒸镀工艺制作种子层，种子层厚度范围在1nm～100μm，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；再通过光刻和电镀工艺在中间晶圆108的第一表面制作RDL110和焊盘111；然后去除光刻胶和种子层；
步骤S3，在中间晶圆的第二表面减薄，并在中间晶圆的第二表面制作焊球空腔，然后在中间晶圆第二表面制作RDL和焊盘，其中在焊球空腔中设有与中间晶圆中TSV导电柱另一端连接的焊盘；在中间晶圆第二表面制作中间通孔，然后在中间晶圆的第一表面制作与其第一表面焊盘连接的焊球；具体地，
如图1h所示，先在中间晶圆的第一表面临时键合载片，在中间晶圆的第二表面减薄；
然后通过光刻和干法刻蚀工艺在中间晶圆的第二表面制作焊球空腔112；焊球空腔112深度10μm～100μm；
如图1i所示，干法刻蚀焊球空腔112使中间晶圆的TSV导电柱另一端与其上方剩余的晶圆材料露出；在中间晶圆第二表面沉积钝化层，然后通过光刻和干法刻蚀使其TSV导电柱另一端金属露出；沉积种子层，在中间晶圆的第二表面制作RDL和焊盘，其中在焊球空腔中设有与中间晶圆中TSV导电柱另一端连接的焊盘113；去除种子层；
如图1j所示，通过光刻和干法刻蚀工艺在中间晶圆第二表面刻蚀中间通孔114；拆临时键合，最后在中间晶圆第一表面制作与其第一表面焊盘连接的焊球；
步骤S4，在底座晶圆中制作TSV导电柱，然后在底座晶圆的第一表面制作与其TSV导电柱一端连接的RDL和焊盘；具体地，
如图1k所示，通过光刻、刻蚀工艺在底座晶圆115的第一表面制作TSV盲孔；
接着在底座晶圆115的第一表面制作钝化层，例如可以沉积氧化硅或氮化硅，或者直接热氧化形成钝化层，钝化层厚度范围在10nm～100μm，然后通过物理溅射，磁控溅射或者蒸镀工艺在钝化层上制作种子层，种子层可以是一层也可以是多层，种子层的金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
在底座晶圆115的第一表面电镀铜，使铜金属充满TSV盲孔，200到500度温度下密化使铜更致密，形成底座晶圆115中的TSV导电柱116；
铜CMP工艺使底座晶圆115第一表面的铜去除，留下TSV盲孔中的填铜；
如图1l所示，在底座晶圆115的第一表面通过物理溅射，磁控溅射或者蒸镀工艺制作种子层，种子层厚度范围在1nm～100μm，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；再通过光刻和电镀工艺在底座晶圆115的第一表面制作RDL和焊盘117；然后去除光刻胶和种子层；
步骤S5，在底座晶圆的第二表面减薄，并在底座晶圆的第二表面制作焊球空腔，然后在底座晶圆第二表面制作RDL和焊盘，其中在焊球空腔中设有与底座晶圆中TSV导电柱另一端连接的焊盘；在底座晶圆第二表面制作中间空腔，然后在底座晶圆的第一表面制作与其第一表面焊盘连接的焊球；具体地，
如图1m所示，先在底座晶圆115的第一表面临时键合载片，在底座晶圆的第二表面减薄；
然后通过光刻和干法刻蚀工艺在底座晶圆的第二表面制作焊球空腔118；焊球空腔118深度10μm～100μm；
如图1n所示，干法刻蚀焊球空腔118使底座晶圆的TSV导电柱另一端与其上方剩余的晶圆材料露出；在底座晶圆第二表面沉积钝化层，然后通过光刻和干法刻蚀使其TSV导电柱另一端金属露出；沉积种子层，在底座晶圆的第二表面制作RDL和焊盘，其中在焊球空腔中设有与底座晶圆中TSV导电柱另一端连接的焊盘120；去除种子层；
如图1o所示，通过光刻和干法刻蚀工艺在底座晶圆第二表面刻蚀中间空腔121；拆临时键合，最后在底座晶圆第一表面制作与其第一表面焊盘连接的焊球；
步骤S6，依次堆叠顶层晶圆、中间晶圆和底座晶圆，并热压键合；顶层晶圆第一表面设置的中间空腔、中间晶圆中设置的中间通孔和底座晶圆第二表面设置的中间空腔对位构成元件容置空间122；热压键合时相邻两个晶圆结合面上的RDL和焊盘被密封；得到最终的模组结构，具体如图1p所示；
进一步地，热压键合时上下相邻晶圆的结合面使得焊球空腔密封，以及使得元件容置空间122密封；
在其它的实施例中，所述焊球空腔可以分布于顶层晶圆的第一表面、或中间晶圆的第一表面、或中间晶圆的第二表面或底座晶圆的第二表面，例如实施例三的图1q和实施例四的图1r所示。实施例三与实施例四的工艺与实施例二类似，不再赘述。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (7)

1.一种转接板堆叠工艺，其特征在于，包括以下步骤：
步骤S1，在顶层晶圆中制作TSV导电柱，然后在顶层晶圆的第一表面制作与其TSV导电柱一端连接的RDL和焊盘，再在顶层晶圆的第二表面制作与其TSV导电柱另一端连接的RDL和焊盘；然后在顶层晶圆的第一表面制作中间空腔；最后在顶层晶圆的第一表面制作与其第一表面焊盘连接的焊球；
步骤S2，在中间晶圆中制作TSV导电柱，然后在中间晶圆的第一表面制作与其TSV导电柱一端连接的RDL和焊盘；
步骤S3，在中间晶圆的第二表面减薄，并在中间晶圆的第二表面制作焊球空腔，然后在中间晶圆第二表面制作RDL和焊盘，其中在焊球空腔中设有与中间晶圆中TSV导电柱另一端连接的焊盘；在中间晶圆第二表面制作中间通孔，然后在中间晶圆的第一表面制作与其第一表面焊盘连接的焊球；
步骤S4，在底座晶圆中制作TSV导电柱，然后在底座晶圆的第一表面制作与其TSV导电柱一端连接的RDL和焊盘；
步骤S5，在底座晶圆的第二表面减薄，并在底座晶圆的第二表面制作焊球空腔，然后在底座晶圆第二表面制作RDL和焊盘，其中在焊球空腔中设有与底座晶圆中TSV导电柱另一端连接的焊盘；在底座晶圆第二表面制作中间空腔，然后在底座晶圆的第一表面制作与其第一表面焊盘连接的焊球；
步骤S6，依次堆叠顶层晶圆、中间晶圆和底座晶圆，并热压键合；顶层晶圆第一表面设置的中间空腔、中间晶圆中设置的中间通孔和底座晶圆第二表面设置的中间空腔对位构成元件容置空间；热压键合时相邻两个晶圆结合面上的RDL和焊盘被密封。
2.如权利要求1所述的转接板堆叠工艺，其特征在于，步骤S1具体包括：
先通过光刻、刻蚀工艺在顶层晶圆的第一表面制作TSV盲孔；
接着在顶层晶圆的第一表面制作钝化层，然后通过物理溅射，磁控溅射或者蒸镀工艺在钝化层上制作种子层；
在顶层晶圆的第一表面电镀铜，使铜金属充满TSV盲孔，200到500度温度下密化使铜更致密，形成顶层晶圆中的TSV导电柱；
铜CMP工艺使顶层晶圆第一表面的铜去除，留下TSV盲孔中的填铜；
在顶层晶圆的第一表面通过物理溅射，磁控溅射或者蒸镀工艺制作种子层；再通过光刻和电镀工艺在顶层晶圆的第一表面制作RDL和焊盘；然后去除光刻胶和种子层；
在顶层晶圆的第一表面临时键合载片，以载片做支撑减薄顶层晶圆的第二表面；干法刻蚀使得顶层晶圆的TSV导电柱另一端与其上方减薄后剩余的晶圆材料露出；对顶层晶圆的第二表面进行钝化层覆盖，然后通过CMP工艺抛光使得TSV导电柱另一端金属露出；
在顶层晶圆的第二表面通过物理溅射，磁控溅射或者蒸镀工艺制作种子层；再通过光刻和电镀工艺在顶层晶圆的第二表面制作RDL和焊盘；然后去除光刻胶和种子层；
通过光刻和干法刻蚀工艺在顶层晶圆的第一表面制作中间空腔；最后在顶层晶圆的第一表面制作与其第一表面焊盘连接的焊球。
3.如权利要求1所述的转接板堆叠工艺，其特征在于，步骤S2具体包括：
先通过光刻、刻蚀工艺在中间晶圆的第一表面制作TSV盲孔；
接着在中间晶圆的第一表面制作钝化层，然后通过物理溅射，磁控溅射或者蒸镀工艺在钝化层上制作种子层；
在中间晶圆的第一表面电镀铜，使铜金属充满TSV盲孔，200到500度温度下密化使铜更致密，形成中间晶圆中的TSV导电柱；
铜CMP工艺使中间晶圆第一表面的铜去除，留下TSV盲孔中的填铜；
在中间晶圆的第一表面通过物理溅射，磁控溅射或者蒸镀工艺制作种子层；再通过光刻和电镀工艺在中间晶圆的第一表面制作RDL和焊盘；然后去除光刻胶和种子层。
4.如权利要求1所述的转接板堆叠工艺，其特征在于，步骤S3具体包括：
先在中间晶圆的第一表面临时键合载片，在中间晶圆的第二表面减薄；
然后通过光刻和干法刻蚀工艺在中间晶圆的第二表面制作焊球空腔；
干法刻蚀焊球空腔使中间晶圆的TSV导电柱另一端与其上方剩余的晶圆材料露出；在中间晶圆第二表面沉积钝化层，然后通过光刻和干法刻蚀使其TSV导电柱另一端金属露出；沉积种子层，在中间晶圆的第二表面制作RDL和焊盘，其中在焊球空腔中设有与中间晶圆中TSV导电柱另一端连接的焊盘；去除种子层；
通过光刻和干法刻蚀工艺在中间晶圆第二表面刻蚀中间通孔；拆临时键合，最后在中间晶圆第一表面制作与其第一表面焊盘连接的焊球。
5.如权利要求1所述的转接板堆叠工艺，其特征在于，步骤S4具体包括：
先通过光刻、刻蚀工艺在底座晶圆的第一表面制作TSV盲孔；
接着在底座晶圆的第一表面制作钝化层，然后通过物理溅射，磁控溅射或者蒸镀工艺在钝化层上制作种子层；
在底座晶圆的第一表面电镀铜，使铜金属充满TSV盲孔，200到500度温度下密化使铜更致密，形成底座晶圆中的TSV导电柱；
铜CMP工艺使底座晶圆第一表面的铜去除，留下TSV盲孔中的填铜；
在底座晶圆的第一表面通过物理溅射，磁控溅射或者蒸镀工艺制作种子层；再通过光刻和电镀工艺在底座晶圆的第一表面制作RDL和焊盘；然后去除光刻胶和种子层。
6.如权利要求1所述的转接板堆叠工艺，其特征在于，步骤S5具体包括：
先在底座晶圆的第一表面临时键合载片，在底座晶圆的第二表面减薄；
然后通过光刻和干法刻蚀工艺在底座晶圆的第二表面制作焊球空腔；
干法刻蚀焊球空腔使底座晶圆的TSV导电柱另一端与其上方剩余的晶圆材料露出；在底座晶圆第二表面沉积钝化层，然后通过光刻和干法刻蚀使其TSV导电柱另一端金属露出；沉积种子层，在底座晶圆的第二表面制作RDL和焊盘，其中在焊球空腔中设有与底座晶圆中TSV导电柱另一端连接的焊盘；去除种子层；
通过光刻和干法刻蚀工艺在底座晶圆第二表面刻蚀中间空腔；拆临时键合，最后在底座晶圆第一表面制作与其第一表面焊盘连接的焊球。
7.如权利要求1所述的转接板堆叠工艺，其特征在于，步骤S6中，
热压键合时上下相邻晶圆的结合面使得焊球空腔密封，以及使得元件容置空间密封。
CN202110307909.1A 2021-03-23 2021-03-23 转接板堆叠结构和工艺 Active CN113066778B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110307909.1A CN113066778B (zh) 2021-03-23 2021-03-23 转接板堆叠结构和工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110307909.1A CN113066778B (zh) 2021-03-23 2021-03-23 转接板堆叠结构和工艺

Publications (2)

Publication Number Publication Date
CN113066778A CN113066778A (zh) 2021-07-02
CN113066778B true CN113066778B (zh) 2024-02-13

Family

ID=76563029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110307909.1A Active CN113066778B (zh) 2021-03-23 2021-03-23 转接板堆叠结构和工艺

Country Status (1)

Country Link
CN (1) CN113066778B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115631991B (zh) * 2022-12-07 2023-03-21 天津中科晶禾电子科技有限责任公司 一种复合晶圆的制备方法及装置
CN116072607A (zh) * 2023-03-07 2023-05-05 湖北江城实验室 封装结构及其形成方法、电子设备

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047771A (ja) * 2006-08-18 2008-02-28 National Institute Of Advanced Industrial & Technology 半導体装置
KR20090013417A (ko) * 2007-08-01 2009-02-05 삼성전자주식회사 반도체 패키지, 이를 이용한 웨이퍼 스택 패키지 및 이의제조방법
KR20100001733A (ko) * 2008-06-27 2010-01-06 삼성전기주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
CN105448750A (zh) * 2014-08-28 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN106206423A (zh) * 2016-09-08 2016-12-07 华进半导体封装先导技术研发中心有限公司 芯片封装侧壁植球工艺
WO2017045422A1 (zh) * 2015-09-17 2017-03-23 中芯长电半导体（江阴）有限公司 一种封装结构及再分布引线层的制作方法
CN108598062A (zh) * 2018-05-10 2018-09-28 中国电子科技集团公司第五十八研究所 一种新型三维集成封装结构
CN110010546A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种竖立放置射频模块的相变散热结构的制作工艺
CN110010571A (zh) * 2018-12-29 2019-07-12 杭州臻镭微波技术有限公司 一种大功率射频芯片系统级封装用的水冷沟槽结构及其制作方法
CN110010570A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种液体浸没散热的射频微系统组件制作工艺
CN110071047A (zh) * 2019-04-28 2019-07-30 北京航天控制仪器研究所 一种微系统集成应用的硅基转接板制作方法
CN110473789A (zh) * 2019-07-25 2019-11-19 成都嘉纳海威科技有限责任公司 一种用于射频系统三维集成的封装结构及其设计方法
CN111952244A (zh) * 2020-08-24 2020-11-17 浙江集迈科微电子有限公司 一种柔性电路板侧壁互联工艺
CN111968942A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺
CN111968961A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 侧壁互联板及其制作工艺
CN111968921A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种具有液态散热功能的pcb组装方式
CN112017974A (zh) * 2019-05-28 2020-12-01 开元通信技术（厦门）有限公司 一种芯片封装结构及封装方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US7928563B2 (en) * 2008-05-28 2011-04-19 Georgia Tech Research Corporation 3-D ICs with microfluidic interconnects and methods of constructing same
US8106504B2 (en) * 2008-09-25 2012-01-31 King Dragon International Inc. Stacking package structure with chip embedded inside and die having through silicon via and method of the same
US8446017B2 (en) * 2009-09-18 2013-05-21 Amkor Technology Korea, Inc. Stackable wafer level package and fabricating method thereof
US8535980B2 (en) * 2010-12-23 2013-09-17 Stmicroelectronics Pte Ltd. Method for producing vias in fan-out wafers using dry film and conductive paste, and a corresponding semiconductor package
KR20150066184A (ko) * 2013-12-06 2015-06-16 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9905551B2 (en) * 2015-06-09 2018-02-27 Sts Semiconductor & Telecommunications Co., Ltd. Method of manufacturing wafer level packaging including through encapsulation vias

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047771A (ja) * 2006-08-18 2008-02-28 National Institute Of Advanced Industrial & Technology 半導体装置
KR20090013417A (ko) * 2007-08-01 2009-02-05 삼성전자주식회사 반도체 패키지, 이를 이용한 웨이퍼 스택 패키지 및 이의제조방법
KR20100001733A (ko) * 2008-06-27 2010-01-06 삼성전기주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
CN105448750A (zh) * 2014-08-28 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
WO2017045422A1 (zh) * 2015-09-17 2017-03-23 中芯长电半导体（江阴）有限公司 一种封装结构及再分布引线层的制作方法
CN106206423A (zh) * 2016-09-08 2016-12-07 华进半导体封装先导技术研发中心有限公司 芯片封装侧壁植球工艺
CN108598062A (zh) * 2018-05-10 2018-09-28 中国电子科技集团公司第五十八研究所 一种新型三维集成封装结构
CN110010570A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种液体浸没散热的射频微系统组件制作工艺
CN110010546A (zh) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 一种竖立放置射频模块的相变散热结构的制作工艺
CN110010571A (zh) * 2018-12-29 2019-07-12 杭州臻镭微波技术有限公司 一种大功率射频芯片系统级封装用的水冷沟槽结构及其制作方法
CN110071047A (zh) * 2019-04-28 2019-07-30 北京航天控制仪器研究所 一种微系统集成应用的硅基转接板制作方法
CN112017974A (zh) * 2019-05-28 2020-12-01 开元通信技术（厦门）有限公司 一种芯片封装结构及封装方法
CN110473789A (zh) * 2019-07-25 2019-11-19 成都嘉纳海威科技有限责任公司 一种用于射频系统三维集成的封装结构及其设计方法
CN111952244A (zh) * 2020-08-24 2020-11-17 浙江集迈科微电子有限公司 一种柔性电路板侧壁互联工艺
CN111968942A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺
CN111968961A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 侧壁互联板及其制作工艺
CN111968921A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种具有液态散热功能的pcb组装方式

Also Published As

Publication number Publication date
CN113066778A (zh) 2021-07-02

Similar Documents

Publication Publication Date Title
CN110970407B (zh) 集成电路封装件和方法
US8466542B2 (en) Stacked microelectronic assemblies having vias extending through bond pads
US7683459B2 (en) Bonding method for through-silicon-via based 3D wafer stacking
EP1686623B1 (en) Semiconductor device and process for fabricating the same
US7691672B2 (en) Substrate treating method and method of manufacturing semiconductor apparatus
US7960210B2 (en) Ultra-thin chip packaging
CN110999551A (zh) 高密度互连粘合带
TW201023299A (en) Method of forming stacked dies
Souriau et al. Wafer level processing of 3D system in package for RF and data application
CN113066778B (zh) 转接板堆叠结构和工艺
CN103280449B (zh) 一种背照图像传感器的制造方法
CN110010490B (zh) 一种纵向互联的射频立方体结构的制作工艺
CN111952244B (zh) 一种柔性电路板侧壁互联工艺
WO2009146587A1 (en) Bongding method for through-silicon-via based 3d wafer stacking
CN111968943B (zh) 一种射频模组超薄堆叠方法
TW200411891A (en) High density multi-chip module structure and manufacturing method thereof
US20050269680A1 (en) System-in-package (SIP) structure and fabrication thereof
CN115527868A (zh) 三维堆叠的扇出型芯片封装方法及封装结构
CN111799188B (zh) 一种利用tsv和tgv的减薄晶圆封装工艺
CN113066781B (zh) 转接板堆叠模组、三维模组和堆叠工艺
US11362057B2 (en) Chip package structure and manufacturing method thereof
CN113066780B (zh) 转接板堆叠模组、多层模组和堆叠工艺
CN115939117A (zh) 封装结构、封装结构的制备方法和电子设备
CN115172272A (zh) 高深宽比tsv电联通结构及其制造方法
CN113066729B (zh) 转接板堆叠方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant