CN111952244A - 一种柔性电路板侧壁互联工艺 - Google Patents

一种柔性电路板侧壁互联工艺 Download PDF

Info

Publication number
CN111952244A
CN111952244A CN202010855812.XA CN202010855812A CN111952244A CN 111952244 A CN111952244 A CN 111952244A CN 202010855812 A CN202010855812 A CN 202010855812A CN 111952244 A CN111952244 A CN 111952244A
Authority
CN
China
Prior art keywords
forming
circuit board
groove
silicon wafer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010855812.XA
Other languages
English (en)
Other versions
CN111952244B (zh
Inventor
高群
冯光建
黄雷
蔡永清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202010855812.XA priority Critical patent/CN111952244B/zh
Publication of CN111952244A publication Critical patent/CN111952244A/zh
Application granted granted Critical
Publication of CN111952244B publication Critical patent/CN111952244B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers

Abstract

本发明提供一种柔性电路板侧壁互联工艺，包括以下步骤：在第一硅片上表面形成RDL和金属焊盘；在第一硅片下表面形成RDL和金属焊盘得到第一转接板；在第二硅片上表面形成第五凹槽；在第二硅片下表面形成RDL和金属焊盘，得到第二转接板；将第一转接板和第二转接板键合得到多层互联板，设置第六凹槽；提供第三硅片，在第三硅片表面形成RDL和微凸点，使PAD引出；提供第一电路板焊球压扁得到第二电路板，将第三硅片和第二电路板焊接互联，得到带有柔性电路板的芯片；将芯片嵌入第六凹槽，焊盘互联，芯片固定，在芯片表面形成RDL和焊盘。本发明的柔性电路板侧壁互联工艺减小PCB板的面积。

Description

一种柔性电路板侧壁互联工艺
技术领域
本发明涉及半导体技术领域，特别是涉及一种柔性电路板侧壁互联工艺。
背景技术
半导体行业发展迅速，随着5nm工艺制程的普及，人工智能芯片和微处理器芯片的尺寸越来越小，但是芯片的互联PAD却越来越多，为了使芯片能够跟PCB板做互联，传统的封装方式一般是采用FAN-OUT的方式或者转接板扇出的方式来进行焊接，把密集的PAD通过互联线扇出到面积更大的区域，然后通过BGA焊球或者LGA引脚跟PCB板固定。
但是这种互联工艺只考虑到把芯片的焊脚做了再分布，却没有考虑到BGA或者LGA在PCB板上占的面积却几乎没有变化。而伴随着芯片的尺寸变小，终端同样面临相似的趋势，要么终端直接微型化，或者终端上的芯片更密集，功能更全，这就要求芯片在终端PCB上的焊接面积不能太大，很明显现在的扇出工艺不能解决这个问题。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种柔性电路板侧壁互联工艺，减小PCB板的面积。本发明采用的技术方案是：
一种柔性电路板侧壁互联工艺，其中，包括以下步骤：
(a)、提供第一硅片，在第一硅片上表面形成多个第一TSV孔，并在第一硅片上表面形成第一凹槽和第二凹槽，然后在第一硅片上表面形成第一钝化层，在第一钝化层上形成至少一层第一种子层；在第一种子层上电镀金属，使金属充满第一TSV孔、第一凹槽和第二凹槽，抛光去除第一硅片上表面金属，在第一硅片上表面形成RDL和金属焊盘；
(b)、在第一硅片上表面临时键合载片，将第一硅片下表面做减薄处理，使得第一TSV孔的金属在第一硅片下表面露出，并在第一硅片下表面形成第三凹槽和第四凹槽，然后在第一硅片下表面形成第二钝化层，在第二钝化层上形成至少一层第二种子层；在第二种子层上电镀金属，使金属充满第一TSV孔、第三凹槽和第四凹槽，抛光去除第一硅片下表面金属，在第一硅片下表面形成RDL和金属焊盘，拆临时键合得到第一转接板；
(c)、提供第二硅片，在第二硅片上表面形成第五凹槽，并在第五凹槽下方的第二硅片上形成多个第二TSV孔，然后在第二硅片上表面形成第三钝化层，在第三钝化层上形成至少一层第三种子层，在第三种子层电镀金属使第五凹槽和第二TSV孔填充金属，退火，抛光去除第二硅片上表面金属；
(d)、在第二硅片上表面临时键合载片，将第二硅片下表面做减薄处理，然后在第二硅片下表面形成第四钝化层，抛光使第二TSV孔的金属在第二硅片下表面露出，并在第二硅片下表面形成凸块，然后在第二硅片下表面形成第五钝化层，在第五钝化层上形成至少一层第四种子层；在第四种子层上电镀金属，使金属充满第二TSV孔、凸块，抛光去除第二硅片下表面金属，在第二硅片下表面形成RDL和金属焊盘，拆临时键合得到第二转接板；
(e)、将第一转接板和第二转接板通过晶圆级键合，得到多层互联板，在多层互联板上设置第六凹槽，使得焊盘露出；
(f)、提供第三硅片，在第三硅片表面形成RDL和微凸点，使PAD引出；
(g)、提供第一电路板，在第一电路板上形成焊盘和BGA焊球，对BGA焊球做压扁处理得到第二电路板，将第三硅片和第二电路板做焊接互联，得到带有柔性电路板的芯片；
(h)、将带有柔性电路板的芯片嵌入多层互联板的第六凹槽内，加热使焊球和互联板侧壁焊盘互联，在凹槽空隙内做底填，使得芯片固定，在芯片表面形成RDL和焊盘，并植球完成柔性电路板侧壁互联。
优选的是，所述的柔性电路板侧壁互联工艺，其中，所述第一TSV孔和第二TSV孔的直径范围均为1um～1000um，深度均为10um～1000um。
优选的是，所述的柔性电路板侧壁互联工艺，其中，所述第一凹槽、第二凹槽、第三凹槽、第四凹槽和第五凹槽的宽度范围均为1um～1000um，深度均为10um～100um。
优选的是，所述的柔性电路板侧壁互联工艺，其中，所述第一钝化层、第二钝化层、第三钝化层、第四钝化层和第五钝化层的材质均为氧化硅或氮化硅，厚度均为0.01um～100um；所述第一种子层、第二种子层、第三种子层、第四种子层材质均选自钛、铜、铝、银、钯、金、铊、锡、镍的一种，厚度均为0.001um～100um。
优选的是，所述的柔性电路板侧壁互联工艺，其中，所述步骤（b）和步骤（d）减薄处理的减薄厚度为0.1um～700um。
优选的是，所述的柔性电路板侧壁互联工艺，其中，所述第六凹槽宽度为1um～1000um，深度为10um～1000um。
优选的是，所述的柔性电路板侧壁互联工艺，其中，所述步骤(g)BGA焊球直径为1um～1000um。
优选的是，所述的柔性电路板侧壁互联工艺，其中，所述步骤(f)具体为：在第三硅片下表面形成多个第三TSV孔，并在第三硅片下表面形成第六钝化层，在第六钝化层上形成至少一层第五种子层，在第五种子层上电镀金属，使金属充满第三TSV孔，抛光去除第三硅片上表面金属，在第三硅片下表面形成RDL和微凸点，使PAD引出。
优选的是，所述的柔性电路板侧壁互联工艺，其中，所述步骤(f)第六钝化层的材质为氧化硅或氮化硅，厚度为0.01um～100um；所述第五种子层厚度为0.001um～100um，所述第五种子层材质选自钛、铜、铝、银、钯、金、铊、锡、镍的一种。
优选的是，所述的柔性电路板侧壁互联工艺，其中，所述步骤(f)具体为：在第三硅片上表面形成RDL和微凸点，使PAD引出。
本发明的优点在于：本发明的柔性电路板侧壁互联工艺，通过在芯片的侧壁进行BGA焊球互联，用柔性电路板的方式做到芯片的侧壁四周都有足够的面积容纳焊接点，这样芯片跟PCB板焊接，就只是占用了PCB板的一部分侧壁，而不会增加对PCB板正面面积的使用，这种方式能减小PCB板的面积。
附图说明
图1为本发明的第一硅片上表面刻蚀第一TSV孔示意图。
图2为本发明的第一硅片上表面形成第一凹槽和第二凹槽的示意图。
图3为本发明的第一硅片上表面沉积金属的示意图。
图4为本发明的第一转接板示意图。
图5为本发明的第二硅片上表面形成第五凹槽示意图。
图6为本发明的第二硅片上表面沉积金属的示意图。
图7为本发明的第一转接板示意图。
图8为本发明的第一转接板和第二转接板键合的示意图。
图9为本发明的多层互联板上形成第六凹槽的示意图。
图10为本发明的第三硅片形成第三TSV孔示意图。
图11为本发明的第三硅片的第三TSV孔填充金属示意图。
图12为本发明的第一电路板示意图。
图13为本发明的第二电路板示意图。
图14为本发明的第二电路板黏贴在第三硅片的侧壁示意图。
图15为本发明的第二电路板黏贴在另一种方式形成的第三硅片的侧壁示意图。
图16为本发明的带有柔性电路板的芯片嵌入多层互联板的第六凹槽内示意图。
图17为本发明的焊球和多层互联板侧壁焊盘互联示意图。
图18为本发明的芯片固定示意图。
图19为本发明的芯片表面形成RDL、焊盘和植球的示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
实施例一；
一种柔性电路板侧壁互联工艺，其中，包括以下步骤：
如图1～3所示，
(a)、提供第一硅片，在第一硅片上表面形成多个第一TSV孔，并在第一硅片上表面形成第一凹槽和第二凹槽，然后在第一硅片上表面形成第一钝化层，在第一钝化层上形成至少一层第一种子层；在第一种子层上电镀金属，使金属充满第一TSV孔、第一凹槽和第二凹槽，抛光去除第一硅片上表面金属，在第一硅片上表面形成RDL和金属焊盘；
如图1所示，通过光刻，刻蚀工艺在第一硅片102表面制作第一TSV孔，孔直径范围在1um到1000um，深度在10um到1000um；继续在第一硅片表面制作第一凹槽101，第一凹槽为焊盘凹槽，第一凹槽宽度范围在1um到1000um，深度在10um到100um；
如图2所示，继续在第一硅片表面制作第二凹槽103，第三凹槽宽度范围在1um到1000um，深度在10um到100um；
如图3所示，在第一硅片表面沉积氧化硅或者氮化硅等第一钝化层，或者直接热氧化，第一钝化层厚度范围在10nm到100um之间，通过物理溅射，磁控溅射或者蒸镀工艺在第一钝化层上方制作第一种子层，第一种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；然后电镀金属使第一凹槽和第一TSV孔填充金属，退火，然后化学机械抛光去除晶圆表面金属，只留下第一凹槽、第二凹槽和TSV孔内金属材质；
继续在第一硅片上表面通过光刻和电镀工艺制作RDL和金属焊盘；
如图4所示，
(b)、在第一硅片上表面临时键合载片，将第一硅片下表面做减薄处理，使得第一TSV孔的金属在第一硅片下表面露出，并在第一硅片下表面形成第三凹槽和第四凹槽，然后在第一硅片下表面形成第二钝化层，在第二钝化层上形成至少一层第二种子层；在第二种子层上电镀金属，使金属充满第一TSV孔、第三凹槽和第四凹槽，抛光去除第一硅片下表面金属，在第一硅片下表面形成RDL和金属焊盘，拆临时键合得到第一转接板；
如图4所示，以载片做支撑减薄第一硅片背面；减薄厚度在100nm到700um，减薄可以是直接在第一硅片背部做减薄处理，使第一TSV孔中金属背面露头，对其背面进行第二钝化层覆盖，然后机械化学抛光使TSV金属露出；用步骤(a)中方式继续在该面制作线路和侧壁焊盘，拆临时键合得到第一转接板；
如图5～6所示，
(c)、提供第二硅片，在第二硅片上表面形成第五凹槽，并在第五凹槽下方的第二硅片上形成多个第二TSV孔，然后在第二硅片上表面形成第三钝化层，在第三钝化层上形成至少一层第三种子层，在第三种子层电镀金属使第五凹槽和第二TSV孔填充金属，退火，抛光去除第二硅片上表面金属；
如图5所示，用光刻和干法刻蚀的方式，在第二硅片表面制作第五凹槽 106，第五凹槽宽度范围在1um到1000um，深度在10um到100um；然后在第五凹槽106基础上用光刻和干法刻蚀工艺制作TSV，孔直径范围在1um到1000um，深度在10um到1000um；
如图6所示，在第二硅片表面沉积氧化硅或者氮化硅等第三钝化层，或者直接热氧化，第三钝化层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在第三钝化层上方制作第三种子层，第三种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；然后电镀金属使第五凹槽和第二TSV孔填充金属，退火，然后化学机械抛光去除第二硅片表面金属，只留下RDL凹槽和TSV孔内金属材质；
如图7所示，
(d)、在第二硅片上表面临时键合载片，将第二硅片下表面做减薄处理，然后在第二硅片下表面形成第四钝化层，抛光使第二TSV孔的金属在第二硅片下表面露出，并在第二硅片下表面形成凸块，然后在第二硅片下表面形成第五钝化层，在第五钝化层上形成至少一层第四种子层；在第四种子层上电镀金属，使金属充满第二TSV孔、凸块，抛光去除第二硅片下表面金属，在第二硅片下表面形成RDL和金属焊盘，拆临时键合得到第二转接板；
以载片做支撑减薄第二硅片背面，减薄厚度在100nm到700um，减薄可以是直接在第二硅片背部做减薄处理，使第二TSV背面露头，对其背面进行第五钝化层覆盖，然后CMP使TSV金属露出；
如图7所示，继续在该层通过光刻和电镀工艺制作RDL 108和金属焊盘；拆临时键合得到第二转接板；
如图8～9所示，
(e)、将第一转接板和第二转接板通过晶圆级键合，得到多层互联板，在多层互联板上设置第六凹槽，使得焊盘露出；
如图8所示，通过晶圆级键合工艺把第一转接板和第二转接板做堆叠，使第一转接板和第二转接板表面的焊盘能够焊接在一起，多层互联板，此处键合可以是金属熔融键合也可以是导电胶为介质的胶体永久键合；
如图9所示，在多层互联板表面继续通过光刻和干法刻蚀的工艺继续制作凹槽109，使侧壁焊盘露出；凹槽宽度范围在1um到1000um，深度在10um到500um；
如图10～11所示，
(f)、提供第三硅片，在第三硅片表面形成RDL和微凸点，使PAD引出；
如图10所示，在第三硅片背面制作第三TSV孔 201，在第三硅片背面沉积第六钝化层，第六钝化层为氧化硅或者氮化硅等绝缘层，或者直接热氧化，第六钝化层厚度范围在10nm到100um之间，然后通过刻蚀工艺去除第六钝化层底部PAD表面钝化层；
通过物理溅射，磁控溅射或者蒸镀工艺在第六钝化层上方制作第五种子层，第五种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
如图11所示，然后电镀金属使第三TSV孔填充金属 202，退火，然后化学机械抛光去除晶圆表面金属，只留下第三TSV孔内金属材质；此处金属也可以不填满，制作第三TSV孔内一层侧壁覆盖，厚度范围在1nm到100um；
然后继续在芯片背面做RDL和微凸点，使PAD引出；
或者直接在芯片表面制作RDL和微凸点，使PAD引出；
如图12～15所示，
(g)、提供第一电路板，在第一电路板上形成焊盘和BGA焊球，对BGA焊球做压扁处理得到第二电路板，将第三硅片和第二电路板做焊接互联，得到带有柔性电路板的芯片；
如图12所示，制作带有焊盘和BGA焊球的第一电路板，BGA焊球直径大小1um到1000um；
如图13所示，对BGA焊球做压扁处理，使球体成扁平状，得到第二电路板；
如图14或15所示，把第三硅片和第二电路板做做焊接互联，将第二电路板折叠黏贴在第三硅片的侧壁；
如图16～19所示，
(h)、将带有柔性电路板的芯片嵌入多层互联板的第六凹槽内，加热使焊球和互联板侧壁焊盘互联，在凹槽空隙内做底填，使得芯片固定，在芯片表面形成RDL和焊盘，并植球完成柔性电路板侧壁互联。
如图16所示，把带有柔性电路板的芯片通过FC工艺嵌入多层互联板的第六凹槽内；
如图17所示，加热使BGA焊球和多层互联板侧壁焊盘互联；
如图18所示，在第六凹槽空隙内做底填，使带有柔性电路板的芯片固定；
如图19所示，在芯片表面继续制作RDL和焊盘，并植球完成整个嵌入工艺。
本发明提供的技术方案，其特点在于，通过在芯片的侧壁进行BGA焊球互联，用柔性电路板的方式做到芯片的侧壁四周都有足够的面积容纳焊接点，这样芯片跟PCB板焊接，就只是占用了PCB板的一部分侧壁，而不会增加对PCB板正面面积的使用，这种方式能减小PCB板的面积。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种柔性电路板侧壁互联工艺，其特征在于，包括以下步骤：
(a)、提供第一硅片，在第一硅片上表面形成多个第一TSV孔，并在第一硅片上表面形成第一凹槽和第二凹槽，然后在第一硅片上表面形成第一钝化层，在第一钝化层上形成至少一层第一种子层；在第一种子层上电镀金属，使金属充满第一TSV孔、第一凹槽和第二凹槽，抛光去除第一硅片上表面金属，在第一硅片上表面形成RDL和金属焊盘；
(b)、在第一硅片上表面临时键合载片，将第一硅片下表面做减薄处理，使得第一TSV孔的金属在第一硅片下表面露出，并在第一硅片下表面形成第三凹槽和第四凹槽，然后在第一硅片下表面形成第二钝化层，在第二钝化层上形成至少一层第二种子层；在第二种子层上电镀金属，使金属充满第一TSV孔、第三凹槽和第四凹槽，抛光去除第一硅片下表面金属，在第一硅片下表面形成RDL和金属焊盘，拆临时键合得到第一转接板；
(c)、提供第二硅片，在第二硅片上表面形成第五凹槽，并在第五凹槽下方的第二硅片上形成多个第二TSV孔，然后在第二硅片上表面形成第三钝化层，在第三钝化层上形成至少一层第三种子层，在第三种子层电镀金属使第五凹槽和第二TSV孔填充金属，退火，抛光去除第二硅片上表面金属；
(d)、在第二硅片上表面临时键合载片，将第二硅片下表面做减薄处理，然后在第二硅片下表面形成第四钝化层，抛光使第二TSV孔的金属在第二硅片下表面露出，并在第二硅片下表面形成凸块，然后在第二硅片下表面形成第五钝化层，在第五钝化层上形成至少一层第四种子层；在第四种子层上电镀金属，使金属充满第二TSV孔、凸块，抛光去除第二硅片下表面金属，在第二硅片下表面形成RDL和金属焊盘，拆临时键合得到第二转接板；
(e)、将第一转接板和第二转接板通过晶圆级键合，得到多层互联板，在多层互联板上设置第六凹槽，使得焊盘露出；
(f)、提供第三硅片，在第三硅片表面形成RDL和微凸点，使PAD引出；
(g)、提供第一电路板，在第一电路板上形成焊盘和BGA焊球，对BGA焊球做压扁处理得到第二电路板，将第三硅片和第二电路板做焊接互联，得到带有柔性电路板的芯片；
(h)、将带有柔性电路板的芯片嵌入多层互联板的第六凹槽内，加热使焊球和互联板侧壁焊盘互联，在凹槽空隙内做底填，使得芯片固定，在芯片表面形成RDL和焊盘，并植球完成柔性电路板侧壁互联。
2.如权利要求1所述的柔性电路板侧壁互联工艺，其特征在于，所述第一TSV孔和第二TSV孔的直径范围均为1um～1000um，深度均为10um～1000um。
3.如权利要求1所述的柔性电路板侧壁互联工艺，其特征在于，所述第一凹槽、第二凹槽、第三凹槽、第四凹槽和第五凹槽的宽度范围均为1um～1000um，深度均为10um～100um。
4.如权利要求1所述的柔性电路板侧壁互联工艺，其特征在于，所述第一钝化层、第二钝化层、第三钝化层、第四钝化层和第五钝化层的材质均为氧化硅或氮化硅，厚度均为0.01um～100um；所述第一种子层、第二种子层、第三种子层、第四种子层材质均选自钛、铜、铝、银、钯、金、铊、锡、镍的一种，厚度均为0.001um～100um。
5.如权利要求1所述的柔性电路板侧壁互联工艺，其特征在于，所述步骤（b）和步骤（d）减薄处理的减薄厚度为0.1um～700um。
6.如权利要求1所述的柔性电路板侧壁互联工艺，其特征在于，所述第六凹槽宽度为1um～1000um，深度为10um～1000um。
7.如权利要求1所述的柔性电路板侧壁互联工艺，其特征在于，所述步骤(g)BGA焊球直径为1um～1000um。
8.如权利要求1所述的柔性电路板侧壁互联工艺，其特征在于，所述步骤(f)具体为：在第三硅片下表面形成多个第三TSV孔，并在第三硅片下表面形成第六钝化层，在第六钝化层上形成至少一层第五种子层，在第五种子层上电镀金属，使金属充满第三TSV孔，抛光去除第三硅片上表面金属，在第三硅片下表面形成RDL和微凸点，使PAD引出。
9.如权利要求8所述的柔性电路板侧壁互联工艺，其特征在于，所述步骤(f)第六钝化层的材质为氧化硅或氮化硅，厚度为0.01um～100um；所述第五种子层厚度为0.001um～100um，所述第五种子层材质选自钛、铜、铝、银、钯、金、铊、锡、镍的一种。
10.如权利要求1所述的柔性电路板侧壁互联工艺，其特征在于，所述步骤(f)具体为：在第三硅片上表面形成RDL和微凸点，使PAD引出。
CN202010855812.XA 2020-08-24 2020-08-24 一种柔性电路板侧壁互联工艺 Active CN111952244B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010855812.XA CN111952244B (zh) 2020-08-24 2020-08-24 一种柔性电路板侧壁互联工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010855812.XA CN111952244B (zh) 2020-08-24 2020-08-24 一种柔性电路板侧壁互联工艺

Publications (2)

Publication Number Publication Date
CN111952244A true CN111952244A (zh) 2020-11-17
CN111952244B CN111952244B (zh) 2023-04-07

Family

ID=73360167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010855812.XA Active CN111952244B (zh) 2020-08-24 2020-08-24 一种柔性电路板侧壁互联工艺

Country Status (1)

Country Link
CN (1) CN111952244B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992851A (zh) * 2021-04-20 2021-06-18 浙江集迈科微电子有限公司 转接板及其制备方法
CN113066778A (zh) * 2021-03-23 2021-07-02 浙江集迈科微电子有限公司 转接板堆叠结构和工艺
CN113299601A (zh) * 2021-05-21 2021-08-24 浙江集迈科微电子有限公司 一种多层转接板的晶圆级焊接工艺
CN113299626A (zh) * 2021-06-29 2021-08-24 广东佛智芯微电子技术研究有限公司 一种多芯片封装用的导电组件及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542726A (zh) * 2008-11-19 2009-09-23 香港应用科技研究院有限公司 具有硅通孔和侧面焊盘的半导体芯片
US20130069227A1 (en) * 2011-09-21 2013-03-21 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Protection and Support Structure for Conductive Interconnect Structure
US20150262877A1 (en) * 2014-03-14 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
CN109300837A (zh) * 2017-07-25 2019-02-01 华天科技（昆山）电子有限公司 薄型3d扇出封装结构及晶圆级封装方法
CN110010496A (zh) * 2018-12-26 2019-07-12 杭州臻镭微波技术有限公司 一种带高密度侧壁焊盘的系统级封装互联结构的制作方法
CN110010494A (zh) * 2018-12-26 2019-07-12 杭州臻镭微波技术有限公司 一种侧壁带焊盘的系统级封装互联结构制作方法
CN209150088U (zh) * 2018-12-26 2019-07-23 河南逸云国芯科技有限公司 一种半导体芯片堆叠封装结构
CN110444480A (zh) * 2019-07-24 2019-11-12 浙江荷清柔性电子技术有限公司 制作柔性芯片的方法、柔性芯片
CN111146194A (zh) * 2019-12-30 2020-05-12 华进半导体封装先导技术研发中心有限公司 一种系统级封装结构及制造方法
US20200161356A1 (en) * 2018-11-20 2020-05-21 Ningbo Semiconductor International Corporation Camera assembly and packaging method, lens module and electronic device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542726A (zh) * 2008-11-19 2009-09-23 香港应用科技研究院有限公司 具有硅通孔和侧面焊盘的半导体芯片
US20130069227A1 (en) * 2011-09-21 2013-03-21 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Protection and Support Structure for Conductive Interconnect Structure
US20150262877A1 (en) * 2014-03-14 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
CN109300837A (zh) * 2017-07-25 2019-02-01 华天科技（昆山）电子有限公司 薄型3d扇出封装结构及晶圆级封装方法
US20200161356A1 (en) * 2018-11-20 2020-05-21 Ningbo Semiconductor International Corporation Camera assembly and packaging method, lens module and electronic device
CN110010496A (zh) * 2018-12-26 2019-07-12 杭州臻镭微波技术有限公司 一种带高密度侧壁焊盘的系统级封装互联结构的制作方法
CN110010494A (zh) * 2018-12-26 2019-07-12 杭州臻镭微波技术有限公司 一种侧壁带焊盘的系统级封装互联结构制作方法
CN209150088U (zh) * 2018-12-26 2019-07-23 河南逸云国芯科技有限公司 一种半导体芯片堆叠封装结构
CN110444480A (zh) * 2019-07-24 2019-11-12 浙江荷清柔性电子技术有限公司 制作柔性芯片的方法、柔性芯片
CN111146194A (zh) * 2019-12-30 2020-05-12 华进半导体封装先导技术研发中心有限公司 一种系统级封装结构及制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066778A (zh) * 2021-03-23 2021-07-02 浙江集迈科微电子有限公司 转接板堆叠结构和工艺
CN113066778B (zh) * 2021-03-23 2024-02-13 浙江集迈科微电子有限公司 转接板堆叠结构和工艺
CN112992851A (zh) * 2021-04-20 2021-06-18 浙江集迈科微电子有限公司 转接板及其制备方法
CN112992851B (zh) * 2021-04-20 2021-11-23 浙江集迈科微电子有限公司 转接板及其制备方法
CN113299601A (zh) * 2021-05-21 2021-08-24 浙江集迈科微电子有限公司 一种多层转接板的晶圆级焊接工艺
CN113299626A (zh) * 2021-06-29 2021-08-24 广东佛智芯微电子技术研究有限公司 一种多芯片封装用的导电组件及其制作方法
CN113299626B (zh) * 2021-06-29 2022-10-18 广东佛智芯微电子技术研究有限公司 一种多芯片封装用的导电组件及其制作方法

Also Published As

Publication number Publication date
CN111952244B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
CN111952244B (zh) 一种柔性电路板侧壁互联工艺
US10559494B2 (en) Microelectronic elements with post-assembly planarization
US6746898B2 (en) Integrated chip package structure using silicon substrate and method of manufacturing the same
US6599778B2 (en) Chip and wafer integration process using vertical connections
US5380681A (en) Three-dimensional multichip package and methods of fabricating
US6239496B1 (en) Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same
US7075181B2 (en) Semiconductor package having semiconductor constructing body and method of manufacturing the same
US6459150B1 (en) Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
CN111968942B (zh) 一种转接板侧壁互联射频模组的互联工艺
CN110010563B (zh) 一种底部散热型射频芯片转接板封装工艺
CN111968961B (zh) 侧壁互联板及其制作工艺
US8367468B2 (en) Electrode connection structure of semiconductor chip, conductive member, and semiconductor device and method for manufacturing the same
US20020192875A1 (en) Method for fabricating a circuit device
CN110010593B (zh) 一种三维堆叠系统级封装工艺
WO2024021356A1 (zh) 高深宽比tsv电联通结构及其制造方法
JP2006041512A (ja) マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ
US7767576B2 (en) Wafer level package having floated metal line and method thereof
US11948899B2 (en) Semiconductor substrate structure and manufacturing method thereof
CN112490187B (zh) 半导体互联结构及其制备方法
CN113178395B (zh) 多层堆叠模组层间互联工艺
CN115527869A (zh) 三维堆叠的扇出型芯片封装方法及封装结构
CN113540028A (zh) 具有硅穿孔结构的半导体组件及其制作方法
CN113539862A (zh) 一种集成多器件的封装方法及封装结构
CN114695286A (zh) 三维堆叠的扇出型芯片封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant