CN111146194A - 一种系统级封装结构及制造方法 - Google Patents

一种系统级封装结构及制造方法 Download PDF

Info

Publication number
CN111146194A
CN111146194A CN201911392917.XA CN201911392917A CN111146194A CN 111146194 A CN111146194 A CN 111146194A CN 201911392917 A CN201911392917 A CN 201911392917A CN 111146194 A CN111146194 A CN 111146194A
Authority
CN
China
Prior art keywords
package
packaging
assembly
chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911392917.XA
Other languages
English (en)
Inventor
吴凤佳
陈�峰
王全龙
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201911392917.XA priority Critical patent/CN111146194A/zh
Publication of CN111146194A publication Critical patent/CN111146194A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开了一种系统级封装结构及制造方法。本发明中的封装结构包括：第一封装组件，包括沿着第一封装组件的轴向依次堆叠的若干封装体，且相邻封装体电互连；第二封装组件，包括至少一个封装体；所述第二封装组件中芯片的轴向与第一封装组件中芯片的轴向垂直；第一封装组件中最底层的封装体和第二封装组件中最底层的封装体之间通过柔性连接件相互电连接。本发明充分利用侧方空间，在侧面实现封装体堆叠，进而实现POP封装形式的高度集成化。

Description

一种系统级封装结构及制造方法
技术领域
本发明涉及封装领域，具体涉及一种系统级封装结构及制造方法。
背景技术
随着人们对电子产品小型化、系统化、多功能等方向的持续追求，超大规模集成电路的特征尺寸在不断缩小。但是，当IC的特征尺寸即将达到物理极限时，人们不得不去寻求新技术、新设计、新材料来“超越摩尔”。以2.5D、3D为代表的系统级封装技术就是人们在“超越摩尔”之路上的一个里程碑。其中，2.5D封装是指堆叠硅片互连技术，3D封装是采用硅通孔技术以垂直短线方式取代传统的芯片互连线方法。
常规的系统级封装技术，通常只是采用2.5D封装、3D封装实现竖直方向上的堆叠。如中国专利文献CN107919333A中公开的一种三维POP封装结构，其包括依次堆叠的至少两层封装体和一高密度柔性电路转接板，所述高密度柔性电路转接板的上方设置若干个封装体Ⅱ、若干个封装体Ⅲ。其中，封装体Ⅲ堆叠在封装体Ⅱ上方，将封装体Ⅲ和封装体Ⅱ均沿着竖直方向固定在高密度柔性电路转接板上。传统基板工艺受困于工艺及设备能力，布线最小尺寸限制为20um，而在本专利文献中通过一块高密度柔性电路转接板排布再布线金属层，该高密度柔性电路转接板由多层光阻材料和金属线路重复叠层而成，其最小尺寸可以达到3～5um，其线宽及线距与传统封装工艺相比更小，芯片互联路径更短。
上述专利文献CN107919333A中结构虽然能够显著减小布线尺寸，进而增加相同面积范围内能够布线的数量，实现单位面积内能够增加堆叠的芯片数量的目的，但是，该设置方式中，高密度柔性电路转接板的面积基本与封装体底面面积相同，因此，能进行堆叠的芯片数量也仅仅只能达到与封装体底面面积相当的高密度柔性电路转接板能够承受的极限，封装芯片堆叠的数量不能得到有效扩大。
发明内容
本发明要解决的技术问题在于：现有的系统级的封装芯片不能实现更高密度地堆叠以达到高集成度的问题；本发明提供了一种能够充分利用空间，实现芯片高密度地堆叠以达到高集成度的系统级封装结构及制造方法。
一种系统级封装结构，包括：
第一封装组件，包括沿着第一封装组件的轴向依次堆叠的若干封装体，且相邻封装体电互连；
第二封装组件，包括至少一个封装体；
所述第二封装组件中芯片的轴向与第一封装组件中芯片的轴向垂直；第一封装组件中最底层的封装体和第二封装组件中最底层的封装体之间通过柔性连接件相互电连接。
所述第二封装组件包括沿所述第二封装组件中芯片的轴向依次堆叠设置的若干封装体，且相邻封装体电互连。
所述封装体包括基板，与基板电互连的芯片，和包裹所述芯片的包封体。
所述封装体还包括贯穿所述包封体与所述基板连接的金属柱，堆叠设置的相邻封装体间通过焊球或凸块与所述金属柱互连，以实现相邻封装体的互连。
所述金属柱的数量为多个，分布在芯片的周围。
所述第二封装组件的最顶层通过粘附层粘附在第一封装组件的侧面；所述第二封装组件的宽度小于第一封装组件的高度。
所述第一封装组件为三个以上，包括沿着第一封装组件中芯片的轴向依次互连的一个第一下封装体、若干第一中封装体和一个第一上封装体；所述第二封装组件包括一个封装体；
其中，第一上封装体和第二封装组件的封装体的结构相同，包括基板、芯片和包封体；第一下封装体和若干第一中封装体的结构相同，包括基板、芯片、金属柱和包封体；所述第二封装组件的基板通过柔性连接件与第一下封装体的基板电互连。
所述柔性连接件的材质为树脂，选自聚酰亚胺树脂、环氧树脂、苯酚树脂和苯并环丁烯树脂(BCB)。
系统级封装结构的制造方法，包括：
准备第一封装组件和第二封装组件；
按照设计要求，将第一封装组件中最底层的封装体和第二封装组件中最底层的封装体之间通过柔性连接件相互电连接；
弯折柔性连接件，使第二封装组件朝向第一封装组件的侧面翻转将第二封装组件固定在第二封装组件上即可。
所述第一封装组件中封装体的数量为三个以上且第二封装组件中封装体的数量为一个时，第一封装组件的第一下封装体的基板与柔性连接件和第二封装组件的基板互连为一体结构，整体构成刚柔性基板；
所述第一封装组件连接在刚柔性基板上的过程为：将芯片连接在刚柔性基板上，然后对该芯片进行封装形成包封体，在包封体上开孔，在孔内制作金属柱后构成第一下封装体；在第一下封装体上方堆叠并互连第一中封装体，最后再在第一中封装体的上方堆叠并互连第一上封装体；
所述第二封装组件连接在刚柔性基板上的过程为：将芯片连接在刚柔性基板上，然后对该芯片进行封装形成包封体，最终形成第二封装组件。
所述柔性连接件的弯折角度为90度。
所述芯片与基板之间的连接方法为微凸点倒装焊接方法或引线键合方法。
本发明技术方案，具有如下优点：
1.本发明充分利用侧方空间，在侧面实现封装体堆叠，进而实现POP封装形式的高度集成化。具体的，柔性电子技术是一门新型的科学技术，柔性基板不但具有传统刚性基板的绝缘性、较高强度、廉价性等特点，还具有薄膜性、柔韧性等传统刚性基板所不具有的优点。现有技术中，在封装中采用柔性基板时，通常利用的是其薄膜性，该特性促使柔性基板可以在其单位面积内实现更多的布线，进而增加集成度；而在本发明中，不仅仅利用了柔性基板的薄膜性增加单位面积内的布线数量，而且还利用了柔性基板的柔韧性，结合本发明中第一封装组件、第二封装组件和柔性连接件的设置，可以将堆叠好的第二封装组件朝向第一封装组件的方向翻转90度后，将第二封装组件的顶面或底面粘结在第一封装组件的侧面上，有效制备出能够利用侧面空间进行布线的封装结构，有效增加布线面积。即，本发明的结构能够有效增加并利用封装结构的侧面空间进行布线，因此，在相同面积的水平面占位下，本发明能够布线的基板的面积显著增大，进而能够有效扩大能够集成的芯片的数量，显著提高芯片的集成化程度，效果十分显著。
2.本发明利用刚柔性基板的柔韧性，实现折叠式贴装的侧面堆叠，该堆叠方式无需进行侧面上封装体与水平面上封装体之间的对接，因此，降低侧面上封装体与水平面上封装体对准精度高的要求，封装更加简单。
附图说明
为了更清楚地显示本发明的产品结构，本发明还提供以下附图。
图1为本发明中一种系统级封装结构的示意图一。
图2为本发明中一种系统级封装结构的示意图二。
图3为本发明的封装工艺流程图。
附图标记说明：
1-刚柔性基板，2-第一封装组件，3-第二封装组件，4-粘附层；
21-第一下封装体，22-第一中封装体，23-第一上封装体。
具体实施方式
提供下述实施例是为了更好地进一步理解本发明，并不局限于所述最佳实施方式，不对本发明的内容和保护范围构成限制，任何人在本发明的启示下或是将本发明与其他现有技术的特征进行组合而得出的任何与本发明相同或相近似的产品，均落在本发明的保护范围之内。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
一种系统级封装结构，如图1和图2所示，包括：柔性连接件、第一封装组件2和第二封装组件3。本发明中，所述第一封装组件2中最底端的封装体和第二封装组件3中最底端的封装体通过柔性连接件实现电互连；即，第一封装组件2最底端的基板和第二封装组件3最底端的基板与柔性连接件共同组成刚柔性基板1，该刚柔性基板1含有布线金属层，进而实现第一封装组件2和第二封装组件3最低端封装体之间的互连；第一封装组件2包括沿着第一封装组件2中芯片的轴线方向依次堆叠的若干个封装体；第二封装组件3也包括沿着第二封装组件3中芯片的轴线方向依次堆叠的若干个封装体。第一封装组件2中芯片的轴线方向与第二封装组件3中芯片的轴线方向垂直。其中，第一封装组件2设置在刚柔性基板1的其中一面上，该第二封装组件3可以设置在与第一封装组件2相同的一面，也可以设置在与第一封装组件2不同的一面上。当第一封装组件2和第二封装组件3均设置在相同的一面时，第一封装组件2和第二封装组件3之间的柔性连接件的宽度要大于第二封装组件3在其芯片的轴向方向的高度，此时第二封装组件3的顶面贴附在第一封装组件2的侧面；当第一封装组件2和第二封装组件3设置在刚柔性基板1的不同面上时，第一封装组件2和第二封装组件3之间的柔性连接件的宽度只要能实现90度的折叠即可，此时第二封装组件3的底面贴附在第一封装组件2的侧面。
本发明充分利用侧方空间，在侧面实现封装体堆叠，进而实现POP封装形式的高度集成化。具体的，柔性电子技术是一门新型的科学技术，柔性基板不但具有传统刚性基板的绝缘性、较高强度、廉价性等特点，还具有薄膜性、柔韧性等传统刚性基板所不具有的优点。现有技术中，在封装中采用柔性基板时，通常利用的是其薄膜性，该特性促使柔性基板可以在其单位面积内实现更多的布线，进而增加集成度；而在本发明中，不仅仅利用了柔性基板的薄膜性增加单位面积内的布线数量，而且还利用了柔性基板的柔韧性。即，在本发明中，所述第一封装组件2与第二封装组件3之间为柔性连接件，柔性连接件可弯折，因此，在第一封装组件2与第二封装组件3互连的同时，可以实现第一封装组件2的侧面堆叠，有效利用侧面空间。结合本发明中第一封装组件、第二封装组件和柔性连接件的设置，可以有效制备出能够利用侧面空间进行布线的封装结构，有效增加布线面积。即，本发明的结构能够有效增加并利用封装结构的侧面空间进行布线，因此，在相同面积的水平面占位下，本发明能够布线的基板的面积显著增大，进而能够有效扩大能够集成的芯片的数量，显著提高芯片的集成化程度，效果十分显著。
本发明中的刚柔性基板1可以采用刚性基板和柔性连接件相结合的方式，也可以直接采用柔性基板一体成型。本发明中柔性连接件和柔性基板的材质为可以为聚酰亚胺树脂、环氧树脂、苯酚树脂、BCB树脂等，本实施例中采用聚酰亚胺树脂作为柔性连接件的材质。
本发明中第一封装组件2和第二封装组件3的数量可以设置为一个，也可以设置为两个以上，当第一封装组件2的数量为两个以上时，若干个第一封装组件2的底面基板相互电连接，并列连接后的第一封装组件2的一周则可以设置若干个第二封装组件3，第二封装组件3与第一封装组件2之间通过柔性连接件互联，互连后的柔性连接件直接朝向第一封装组件2的方向翻转，使第二封装组件3中芯片的轴线方向与第一封装组件2中芯片的轴线方向垂直即可。
本发明中第一封装组件2和第二封装组件3通过粘附层4固定，并以第一封装组件2和第二封装组件3均位于柔性连接件的相同一侧为例。本实施例中第一封装组件2和第二封装组件3的数量均设置为一个时，如图1所示，第一封装组件2和第二封装组件3之间的柔性连接件宽度大于第二封装组件3在其芯片轴向上的厚度，粘附层4设置在第二封装组件3顶面，第二封装组件3的宽度小于第一封装组件2的高度；此时，可以通过刚柔性基板1将所有封装体包裹在内。又如图2所示，该第一封装组件2的数量设置为一个，该第二封装组件3的数量则设置为两个时，两个第二封装组件3分别位于第一封装组件2的左右两边；此时，左边的第二封装组件3的高度小于第一封装组件2和左边的第二封装组件3之间的间距，右边的第二封装组件3的高度小于第一封装组件2和右边的第二封装组件3之间的间距，左右两边的第二封装组件3的宽度均小于第一封装组件2的高度即可；在该设置条件下，即可有效实现第二封装组件3朝向第一封装组件2方向的翻转，进而将第二封装组件3的顶面通过粘附层4粘附在第一封装组件2的侧面上。
本发明中第一封装组件2的封装体的数量可以设置为若干个，优选为三个以上，从下至上依次为一个第一下封装体21、若干个第一中封装体22和一个第一上封装体23，该第一封装组件2中的第一下封装体21与柔性连接件互连，如图1或图2所示，相邻两个封装体之间通过焊球或凸块连接。具体的，本实施例中该第一封装组件2由三个封装体组成，分别为一个第一下封装体21、一个第一中封装体22和一个第一上封装体23；该第二封装组件3由一个封装体组成；该第一下封装体21由基板、芯片、金属柱、包封体构成，该第一下封装体21的芯片通过微凸点倒装焊接或引线键合连接在基板上，该包封体将芯片包裹在基板上，该金属柱贯穿包封体实现上下连通的目的。该第一中封装体22与第一下封装体21结构相同，也由基板、芯片、金属柱、包封体构成；该包封体将芯片包裹在基板上，该金属柱贯穿包封体实现上下连通的目的；第一中封装体22的基板通过焊球或凸块与第一下封装体21的金属柱互连。第一上封装体23由基板、芯片、包封体构成；该包封体将芯片包裹在基板上，所述第一上封装体23的基板通过焊球或凸块与第一中封装体22的金属柱互连。如图1和图2所示。
本发明的第二封装组件3中封装体的数量也可以设置为若干个。当所述封装体的数量为一个时，封装体仅仅包括基板、芯片和包裹该芯片的包封体；所述基板直接与柔性连接件互连。此时，第二封装组件3的基板、第一下封装体21的基板以及柔性连接件共同构成刚柔性基板1。当第二封装组件3中封装体的数量为两个时，包括与柔性连接件互连的第二下封装体，与第二下封装体互联的第二上封装体，所述第二下封装体的结构与第一下封装体21相同，第二上封装体的结构与第一上封装体23相同；此时，所述第二下封装体的基板、第一下封装体21的基板以及柔性连接件共同构成刚柔性基板1。当第二封装组件3中的封装体的数量为多个时，包括沿着第二封装组件3中芯片的轴线方向依次堆叠的一个第二下封装体、若干第二中封装体和一个第二上封装体；所述第二下封装体的结构与第一下封装体21的结构相同，所述第二中封装体的结构与第一中封装体22的结构相同，所述第二上封装体的结构与第一上封装体23的结构相同；此时，所述第二下封装体的基板、第一下封装体21的基板以及柔性连接件共同构成刚柔性基板1。本实施例中第二封装组件3中封装体的数量设置为一个，如图1和图2所示。
本发明中任意一个封装体中金属柱的数量均设置为多个，分布在芯片的周围。该金属柱的分布数量、密度根据上一个封装体的互连要求而定。
实施例2
本实施例提供了一种系统级封装结构的制造方法，如图1和图3所示，其中，以第一封装组件2和第二封装组件3的数量均设置为一个时，第一封装组件2中包括三个封装体，第二封装组件3包括若干个封装体为例，具体过程如下：
步骤一、制作第一上封装体23、第二上封装体。第一上封装体23与第二上封装体的结构完全相同，均是在芯片上进行微凸点生长工艺，将含有微凸点的芯片倒装焊接在基板上，在含有芯片的基板上进行塑封形成包封体，在基板上进行植球形成焊球。
步骤二、制作第一中封装体22、第二中封装体。第一中封装体22和第二中封装体的结构完全相同，均是在芯片上进行微凸点生长工艺，将含有微凸点的芯片倒装焊接在基板上，在含有芯片的基板上进行塑封形成包封体，在包封体上开孔，在孔内制作金属柱形成上下层连接，基板上进行植球形成焊球。
步骤三、通过柔性连接件连接两个基板形成刚柔性基板1，在刚柔性基板1上形成第一下封装体21和第二下封装体，第一下封装体21和第二下封装体的结构完全相同，均是在芯片上进行微凸点生长，将含有微凸点的芯片倒装焊接在刚柔性基板1上，在含有芯片的刚柔性基板1进行塑封形成包封体，在包封体上开孔，在孔内制作金属柱形成上下层连接。两个包封体之间即为柔性连接件，该柔性连接件的采用柔性材质构成。当第二封装组件3中封装体的数量为一个时，则不需要进行步骤一和步骤二中第二中封装体和第二上封装体的制备，同时在制备第二下封装体时，也可以省略在包封体上开孔、在孔内制作金属柱的步骤。当第二封装组件3中封装体的数量为两个时，则只需要省略步骤二中第二中封装体的制备即可。
步骤四、在第一下封装体21上方从下至上依次堆叠第一中封装体22和第一上封装体23，相邻两个水平封装体之间均通过焊球与金属柱相互连通。在第二下封装体上方从下至上依次堆叠第二中封装体和第二上封装体，相邻两个封装体之间也通过焊球与金属柱相互连通。
步骤五、在第二封装组件3顶面设置粘附层4；将第二封装组件3朝向第一封装组件2的方向翻转90度，使第二封装组件3顶面的粘附层4对准第一封装组件2的侧面，然后将粘附层4粘结在第一封装组件2的侧面即完成侧面堆叠，形成本发明的封装结构。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (12)

1.一种系统级封装结构，其特征在于，包括：
第一封装组件(2)，包括沿着第一封装组件(2)的轴向依次堆叠的若干封装体，且相邻封装体电互连；
第二封装组件(3)，包括至少一个封装体；
所述第二封装组件(3)中芯片的轴向与第一封装组件(2)中芯片的轴向垂直；第一封装组件(2)中最底层的封装体和第二封装组件(3)中最底层的封装体之间通过柔性连接件相互电连接。
2.根据权利要求1所述的系统级封装结构，其特征在于，所述第二封装组件(3)包括沿所述第二封装组件(3)中芯片的轴向依次堆叠设置的若干封装体，且相邻封装体电互连。
3.根据权利要求1或2所述的系统级封装结构，其特征在于，所述封装体包括基板，与基板电互连的芯片，和包裹所述芯片的包封体。
4.根据权利要求3所述的系统级封装结构，其特征在于，所述封装体还包括贯穿所述包封体与所述基板连接的金属柱，堆叠设置的相邻封装体间通过焊球或凸块与所述金属柱互连，以实现相邻封装体的互连。
5.根据权利要求4所述的系统级封装结构，其特征在于，所述金属柱的数量为多个，分布在芯片的周围。
6.根据权利要求1-5任一项所述的系统级封装结构，其特征在于，所述第二封装组件(3)的最顶层通过粘附层(4)粘附在第一封装组件(2)的侧面；所述第二封装组件(3)的宽度小于第一封装组件(2)的高度。
7.根据权利要求1-6任一项所述的系统级封装结构，其特征在于，所述第一封装组件(2)为三个以上，包括沿着第一封装组件(2)中芯片的轴向依次互连的一个第一下封装体(21)、若干第一中封装体(22)和一个第一上封装体(23)；所述第二封装组件(3)包括一个封装体；
其中，第一上封装体(23)和第二封装组件(3)的封装体的结构相同，包括基板、芯片和包封体；第一下封装体(21)和若干第一中封装体(22)的结构相同，包括基板、芯片、金属柱和包封体；所述第二封装组件(3)的基板通过柔性连接件与第一下封装体(21)的基板电互连。
8.根据权利要求7所述的系统级封装结构，其特征在于，所述柔性连接件的材质为树脂。
9.如权利要求1-8任一项所述的系统级封装结构的制造方法，其特征在于，包括：
准备第一封装组件(2)和第二封装组件(3)；
按照设计要求，将第一封装组件(2)中最底层的封装体和第二封装组件(3)中最底层的封装体之间通过柔性连接件相互电连接；
弯折柔性连接件，使第二封装组件(3)朝向第一封装组件(2)的侧面翻转将第二封装组件(3)固定在第二封装组件(3)上即可。
10.根据权利要求9所述的制造方法，其特征在于，
所述第一封装组件(2)中封装体的数量为三个以上且第二封装组件(3)中封装体的数量为一个时，第一下封装体(21)的基板与柔性连接件和第二封装组件(3)的基板互连为一体结构，整体构成刚柔性基板(1)；
所述第一封装组件(2)连接在刚柔性基板(1)上的过程为：将芯片连接在刚柔性基板(1)上，然后对该芯片进行封装形成包封体，在包封体上开孔，在孔内制作金属柱后构成第一下封装体(21)；在第一下封装体(21)上方堆叠并互连第一中封装体(22)，最后再在第一中封装体(22)的上方堆叠并互连第一上封装体(23)；
所述第二封装组件(3)连接在刚柔性基板(1)上的过程为：将芯片连接在刚柔性基板(1)上，然后对该芯片进行封装形成包封体，最终形成第二封装组件(3)。
11.根据权利要求9或10所述的制造方法，其特征在于，所述柔性连接件的弯折角度为90度。
12.根据权利要求9-11任一项所述的制造方法，其特征在于，所述芯片与基板之间的连接方法为微凸点倒装焊接方法或引线键合方法。
CN201911392917.XA 2019-12-30 2019-12-30 一种系统级封装结构及制造方法 Pending CN111146194A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911392917.XA CN111146194A (zh) 2019-12-30 2019-12-30 一种系统级封装结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911392917.XA CN111146194A (zh) 2019-12-30 2019-12-30 一种系统级封装结构及制造方法

Publications (1)

Publication Number Publication Date
CN111146194A true CN111146194A (zh) 2020-05-12

Family

ID=70521770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911392917.XA Pending CN111146194A (zh) 2019-12-30 2019-12-30 一种系统级封装结构及制造方法

Country Status (1)

Country Link
CN (1) CN111146194A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446227A (zh) * 2020-05-19 2020-07-24 华进半导体封装先导技术研发中心有限公司 一种封装结构及封装方法
CN111599797A (zh) * 2020-07-27 2020-08-28 甬矽电子(宁波)股份有限公司 柔性基板堆叠封装结构和柔性基板堆叠封装方法
CN111739873A (zh) * 2020-08-11 2020-10-02 甬矽电子(宁波)股份有限公司 柔性基板叠层封装结构和柔性基板叠层封装方法
CN111863716A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种芯片互连方法
CN111952244A (zh) * 2020-08-24 2020-11-17 浙江集迈科微电子有限公司 一种柔性电路板侧壁互联工艺
CN112366139A (zh) * 2020-11-11 2021-02-12 济南南知信息科技有限公司 一种用于5g移动终端的存储元件封装及其形成方法
CN115656968A (zh) * 2022-11-04 2023-01-31 扬州扬芯激光技术有限公司 一种高互连高集成化激光雷达芯片封装结构及封装工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963427A (en) * 1997-12-11 1999-10-05 Sun Microsystems, Inc. Multi-chip module with flexible circuit board
CN1461182A (zh) * 2002-05-14 2003-12-10 奥林巴斯光学工业株式会社 刚性挠性基板及使用该基板的照相机
CN106783779A (zh) * 2016-12-02 2017-05-31 华进半导体封装先导技术研发中心有限公司 一种高堆叠扇出型系统级封装结构及其制作方法
CN107204333A (zh) * 2017-05-23 2017-09-26 华进半导体封装先导技术研发中心有限公司 一种柔性基板封装结构及其封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963427A (en) * 1997-12-11 1999-10-05 Sun Microsystems, Inc. Multi-chip module with flexible circuit board
CN1461182A (zh) * 2002-05-14 2003-12-10 奥林巴斯光学工业株式会社 刚性挠性基板及使用该基板的照相机
CN106783779A (zh) * 2016-12-02 2017-05-31 华进半导体封装先导技术研发中心有限公司 一种高堆叠扇出型系统级封装结构及其制作方法
CN107204333A (zh) * 2017-05-23 2017-09-26 华进半导体封装先导技术研发中心有限公司 一种柔性基板封装结构及其封装方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446227A (zh) * 2020-05-19 2020-07-24 华进半导体封装先导技术研发中心有限公司 一种封装结构及封装方法
CN111599797A (zh) * 2020-07-27 2020-08-28 甬矽电子(宁波)股份有限公司 柔性基板堆叠封装结构和柔性基板堆叠封装方法
CN111599797B (zh) * 2020-07-27 2020-10-27 甬矽电子(宁波)股份有限公司 柔性基板堆叠封装结构和柔性基板堆叠封装方法
CN111863716A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种芯片互连方法
CN111863716B (zh) * 2020-07-28 2024-04-12 南通通富微电子有限公司 一种芯片互连方法
CN111739873A (zh) * 2020-08-11 2020-10-02 甬矽电子(宁波)股份有限公司 柔性基板叠层封装结构和柔性基板叠层封装方法
CN111739873B (zh) * 2020-08-11 2020-11-20 甬矽电子(宁波)股份有限公司 柔性基板叠层封装结构和柔性基板叠层封装方法
CN111952244A (zh) * 2020-08-24 2020-11-17 浙江集迈科微电子有限公司 一种柔性电路板侧壁互联工艺
CN112366139A (zh) * 2020-11-11 2021-02-12 济南南知信息科技有限公司 一种用于5g移动终端的存储元件封装及其形成方法
CN112366139B (zh) * 2020-11-11 2022-09-30 苏州明彰半导体技术有限公司 一种用于5g移动终端的存储元件封装及其形成方法
CN115656968A (zh) * 2022-11-04 2023-01-31 扬州扬芯激光技术有限公司 一种高互连高集成化激光雷达芯片封装结构及封装工艺
CN115656968B (zh) * 2022-11-04 2023-12-01 扬州扬芯激光技术有限公司 一种高互连高集成化激光雷达芯片封装结构及封装工艺

Similar Documents

Publication Publication Date Title
CN111146194A (zh) 一种系统级封装结构及制造方法
US10468380B2 (en) Stackable microelectronic package structures
US8716859B2 (en) Enhanced flip chip package
CN101877348B (zh) 用于堆叠的管芯嵌入式芯片堆积的系统和方法
US7892889B2 (en) Array-processed stacked semiconductor packages
CN1148804C (zh) 高集成度芯片上芯片封装
US8922005B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US7242081B1 (en) Stacked package structure
TWI355061B (en) Stacked-type chip package structure and fabricatio
US6969906B2 (en) Multi-chip package and method for manufacturing the same
US9034696B2 (en) Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
WO2012145201A1 (en) Flip-chip, face-up and face-down centerbond memory wirebond assemblies
TW200427041A (en) Electronic packaging with three-dimensional stack and assembling method thereof
US9972606B2 (en) Three-dimensional hybrid packaging with through-silicon-vias and tape-automated-bonding
US7932593B2 (en) Multipackage module having stacked packages with asymmetrically arranged die and molding
CN101477979B (zh) 多芯片封装体
US8274144B2 (en) Helical springs electrical connecting a plurality of packages
CN113725153B (zh) 多层多芯片扇出型三维集成封装方法及结构
TW550768B (en) Flip-chip on film assembly for ball grid array packages
TW202133282A (zh) 半導體封裝
US20230369152A1 (en) Package and package-on-package structure having elliptical columns and ellipsoid joint terminals
CN110634838A (zh) 一种超薄扇出型封装结构及其制作方法
CN107622996B (zh) 三维高密度扇出型封装结构及其制造方法
US20110304041A1 (en) Electrically connecting routes of semiconductor chip package consolidated in die-attachment
NL1027869C2 (nl) Multi-chipverpakking.

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200512

RJ01 Rejection of invention patent application after publication