CN111739873A - 柔性基板叠层封装结构和柔性基板叠层封装方法 - Google Patents

柔性基板叠层封装结构和柔性基板叠层封装方法 Download PDF

Info

Publication number
CN111739873A
CN111739873A CN202010798440.1A CN202010798440A CN111739873A CN 111739873 A CN111739873 A CN 111739873A CN 202010798440 A CN202010798440 A CN 202010798440A CN 111739873 A CN111739873 A CN 111739873A
Authority
CN
China
Prior art keywords
component
substrate
flexible substrate
attached
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010798440.1A
Other languages
English (en)
Other versions
CN111739873B (zh
Inventor
何正鸿
蒋瑞董
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202010798440.1A priority Critical patent/CN111739873B/zh
Publication of CN111739873A publication Critical patent/CN111739873A/zh
Application granted granted Critical
Publication of CN111739873B publication Critical patent/CN111739873B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明的实施例提供了一种柔性基板叠层封装结构和柔性基板叠层封装方法，涉及芯片封装技术领域，通过将第一元器件和第二元器件分别贴装在柔性基板上，并通过柔性基板翻折后将第二元器件贴装在第一元器件的侧壁，再将第三元器件贴装在第一元器件和第二元器件上，并使得第三元器件分别与第一元器件和第二元器件电连接，从而使得第二元器件能够绝缘贴装在柔性基板上，避免了在柔性基板上布置线路层，进而避免了由于柔性基板折弯导致线路层失效的问题，保证了堆叠的有效性和稳定性。

Description

柔性基板叠层封装结构和柔性基板叠层封装方法
技术领域
本发明涉及芯片封装技术领域，具体而言，涉及一种柔性基板叠层封装结构和柔性基板叠层封装方法。
背景技术
随着半导体行业的快速发展，电子产品微型化越来越高密度，功能越来越多，产品尺寸越来越小，锡球与锡球之间的距离越来越小，因此，POP（Package on Package）堆叠结构广泛应用于半导体行业中。以及采用柔性基板堆叠结构与POP产品堆叠结合，它将不同功能芯片封装后，进行堆叠，主要优势为高密度集成，封装产品尺寸小，产品性能优越，大幅利用堆叠空间。
现有技术中，柔性基板侧翼IC器件需要与柔性基板侧翼线路相连，为了实现侧翼堆叠，此时需要在柔性基板侧翼上布线路层，再将IC器件与线路层电连接，而在进行柔性基板折弯侧翼时，存在折弯线路层损坏的风险，导致产品叠装失效。
发明内容
本发明的目的包括，例如，提供了一种柔性基板叠层封装结构和柔性基板叠层封装方法，其能够避免柔性基板折弯导致线路失效的风险。
本发明的实施例可以这样实现：
第一方面，本发明实施例提供一种柔性基板叠层封装结构，包括：
柔性基板；
倒置贴装在所述柔性基板的中部，并与所述柔性基板电连接的第一元器件；
绝缘贴装在所述柔性基板的侧翼的第二元器件，其中，所述柔性基板的侧翼向上翻折，以使得所述第二元器件贴装在所述第一元器件的侧壁；
同时贴装在所述第二元器件和所述第一元器件上的第三元器件；
其中，所述第三元器件同时与所述第一元器件和所述第二元器件电连接。
在可选的实施方式中，所述第一元器件包括第一基板、第一芯片和第一塑封体，所述第一芯片贴装在所述第一基板上，所述第一塑封体设置在所述第一基板上并包覆在所述第一芯片外，且所述第一塑封体贴装在所述柔性基板的中部，所述第一基板与所述柔性基板间隔设置并电连接。
在可选的实施方式中，所述第一基板通过连接线与所述柔性基板电连接。
在可选的实施方式中，所述第二元器件包括第二基板、第二芯片、导电柱和第二塑封体，所述第二基板贴装在所述第一元器件的侧壁，所述第二芯片贴装在所述第二基板上，所述导电柱设置在所述第二基板的一侧边缘并与所述柔性基板间隔设置，所述第三元器件与所述导电柱电接触，所述第二塑封体设置在所述第二基板上并包覆在所述第二芯片外，且所述第二塑封体贴装在所述柔性基板的侧翼。
在可选的实施方式中，所述第三元器件包括第三基板、第三芯片和第三塑封体，所述第三基板贴装在所述第二元器件和所述第一元器件上，所述第三芯片贴装在所述第三基板上，所述第三塑封体设置在所述第三基板上并包覆在所述第三芯片外。
在可选的实施方式中，所述第三基板的背面通过锡球焊接在所述第一元器件和所述第二元器件上，且所述第三基板与所述第一元器件之间、所述第三基板与所述第二元器件之间还设置有填充胶层，所述填充胶层包覆在所述锡球外。
在可选的实施方式中，所述第二元器件为两个，两个所述第二元器件分别贴装在所述第一元器件的两侧壁；所述第三元器件为两个，两个所述第三元器件分别贴装在所述第一元器件的两侧边缘，并分别贴装在两个所述第二元器件上。
第二方面，本发明实施例提供一种柔性基板叠层封装方法，包括：
将第一元器件倒置贴装在所述柔性基板的中部，并与所述柔性基板电连接；
将第二元器件倒置贴装在所述柔性基板的侧翼；
将所述柔性基板的侧翼向上翻折，以使所述第二元器件贴装在所述第一元器件的侧壁；
将第三元器件贴装在所述第一元器件和所述第二元器件上，并分别与所述第一元器件和所述第二元器件电连接。
在可选的实施方式中，将第二元器件倒置贴装在所述柔性基板的侧翼的步骤，包括：
制备所述第二元器件；
将所述第二元器件通过胶层或银浆粘接在所述柔性基板的侧翼。
在可选的实施方式中，制备所述第二元器件的步骤，包括：
在第二基板上形成导电柱；
在所述第二基板上贴装第二芯片；
在所述第二基板形成包覆在所述第二芯片外的第二塑封体，以制备形成所述第二元器件。
本发明实施例的有益效果包括，例如：
本发明提供的柔性基板叠层封装结构，通过将第一元器件和第二元器件分别贴装在柔性基板上，并通过柔性基板翻折后将第二元器件贴装在第一元器件的侧壁，再将第三元器件贴装在第一元器件和第二元器件上，并使得第三元器件分别与第一元器件和第二元器件电连接，从而使得第二元器件能够绝缘贴装在柔性基板上，避免了在柔性基板上布置线路层，进而避免了由于柔性基板折弯导致线路层失效的问题，保证了堆叠的有效性和稳定性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的柔性基板叠层封装结构的示意图；
图2为图1中第一元器件的结构示意图；
图3为图1中第二元器件的结构示意图；
图4为图1中第三元器件的结构示意图；
图5为本发明第二实施例提供的柔性基板叠层封装方法的步骤框图；
图6至图16为本发明第二实施例提供的柔性基板叠层封装方法中制备第二基板的工艺流程图；
图17-图20为本发明第二实施例提供的柔性基板叠层封装方法的工艺流程图。
图标：100-柔性基板叠层封装结构；110-柔性基板；130-第一元器件；131-第一基板；133-第一芯片；135-第一塑封体；150-第二元器件；151-第二芯片；153-第二基板；155-导电柱；155a-树脂层；155b-侧装焊盘；157-第二塑封体；170-第三元器件；171-第三芯片；173-第三基板；173a-锡球；175-第三塑封体；177-填充胶层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，现有的柔性基板侧翼IC器件需要与柔性基板侧翼线路相连，为了实现侧翼堆叠，此时需要在柔性基板侧翼上布线路层，再将IC器件与线路层电连接，而在进行柔性基板折弯侧翼时，存在折弯线路层损坏的风险，导致产品叠装失效。此外，现有技术需要利用激光开槽后填充导电层(实现金属柱)与基板表面焊盘相连，存在激光开槽功率不好卡控，导致基板表面焊点损坏的问题，以及塑封体开槽后填充导电层焊接不佳，填充金属层后，需要利用研磨工艺，将塑封体表面金属层研磨，焊接基板锡球，存在研磨工艺导致金属层断裂的问题，容易导致IC器件堆叠时（POP package on package）产品焊接失效。同时现有的堆叠结构，利用锡球焊接，无保护，产品在可靠性/掉落测试时，存在锡球焊接部位隐裂，从而导致产品失效的问题。采用现有柔性基板堆叠技术，堆叠结构，无法实现IC器件并排堆叠。
本发明提供的柔性基板叠层封装结构和方法，能够有效解决传统柔性基板堆叠带来的问题。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
参见图1至图4，本实施例提供了一种柔性基板叠层封装结构100，其避免了在柔性基板110上布置线路层，进而避免了由于柔性基板110折弯导致线路层失效的问题，保证了堆叠的有效性和稳定性。
本实施例提供的柔性基板叠层封装结构100，包括柔性基板110、第一元器件130、第二元器件150和第三元器件170，第一元器件130倒置贴装在柔性基板110的中部，并与柔性基板110电连接；第二元器件150绝缘贴装在柔性基板110的侧翼，其中，柔性基板110的侧翼向上翻折，以使得第二元器件150贴装在第一元器件130的侧壁，第三元器件170同时贴装在第二元器件150和第一元器件130上，并且，第三元器件170同时与第一元器件130和第二元器件150电连接。
在本实施例中，第一元器件130倒置贴装在柔性基板110的中部，即第一元器件130的塑封体侧通过胶层/银浆粘接在柔性基板110的中部，第二元器件150也倒置贴装在柔性基板110的中部，即第二元器件150的塑封体侧通过胶层/银浆粘接在柔性基板110的侧翼，实现了第二元器件150绝缘贴装在柔性基板110上，柔性基板110的侧翼向上翻折，使得第二元器件150贴装在第一元器件130的侧壁上。
需要说明的是，本实施例中柔性基板110的中部，指的是柔性基板110的中间位置，并具有用于贴装第一元器件130的贴装区域，用于贴装第一元器件130的贴装区域的两侧即为柔性基板110的侧翼，柔性基板110的侧翼具有用于贴装第二元器件150的贴装区域。
在本实施例中，第二元器件150为两个，两个第二元器件150分别贴装在柔性基板110的两侧的侧翼上，并在柔性基板110的侧翼翻折后贴装在第一元器件130相对的两个侧壁上，同时第三元器件170为两个，两个第三元器件170分别贴装在第一元器件130的两侧边缘，并分别贴装在两个第二元器件150上。具体地，左侧的第三元器件170贴装在左侧的第二元器件150和第一元器件130上，并同时与第一元器件130和左侧的第二元器件150电连接，右侧的第三元器件170贴装在右侧的第二元器件150和第一元器件130上，并同时与第一元器件130和后侧的第二元器件150电连接。
在本实施例中，第一元器件130相对于柔性基板110的中部的高度与第二元器件150相对于柔性基板110的中部的高度相同，即第二元器件150贴装在第一元器件130的侧壁，且二者的顶部表面相平齐，从而使得第三元器件170能够同时贴装在第二元器件150和第一元器件130上。通过将堆叠在第一元器件130侧壁的第二元器件150作为堆叠水平面实现向上堆叠，从而实现了两个第三元器件170的并排堆叠，大幅利用了堆叠空间，有效减小了产品堆叠尺寸，可以大幅提高产品性能。
当然，在本发明其他较佳的实施例中，第三元器件170上方还可以继续向上堆叠，堆叠层数可以根据实际需求而定。
需要说明的是，本实施例中第二元器件150绝缘贴装在第一元器件130上，即第二元器件150仅仅与对应的第三元器件170电连接，第二元器件150的塑封体侧通过胶层/银浆粘接在柔性基板110的侧翼，第二元器件150的基板侧通过银浆/胶层粘接在第一元器件130的侧壁上，且第二元器件150与第一元器件130之间、第二元器件150与柔性基板110的侧翼之间均无直接电连接关系。
第一元器件130包括第一基板131、第一芯片133和第一塑封体135，第一芯片133贴装在第一基板131上，第一塑封体135设置在第一基板131上并包覆在第一芯片133外，且第一塑封体135贴装在柔性基板110的中部，第一基板131与柔性基板110间隔设置并电连接。具体地，第一塑封体135通过胶层/银浆粘接在第一基板131上，第一芯片133倒装在第一基板131上，同时第一基板131的背面设置有焊盘，部分焊盘上设置有连接线，第一基板131通过连接线与柔性基板110上的焊盘连接，使得第一基板131与柔性基板110实现电连接。
在本实施例中，第三器件贴装在第一基板131的背面，并与部分设置在第一基板131背面的焊盘连接，从而实现了第三器件与第一基板131之间的电连接。
第二元器件150包括第二基板153、第二芯片151、导电柱155和第二塑封体157，第二基板153贴装在第一元器件130的侧壁，第二芯片151贴装在第二基板153上，导电柱155设置在第二基板153的一侧边缘并与柔性基板110间隔设置，第三元器件170与导电柱155电接触，第二塑封体157设置在第二基板153上并包覆在第二芯片151外，且第二塑封体157贴装在柔性基板110的侧翼。具体地，导电柱155外包覆有树脂层155a，树脂层155a的侧壁上形成有焊盘。
在本实施例中，导电柱155外包覆有树脂层155a，树脂层155a的侧壁上设置有侧装焊盘155b，且导电柱155具有多层结构，具体地，为两层结构，并分别对应两个侧装焊盘155b，通过设计导电柱155和侧装焊盘155b，实现第二元器件150的侧面焊接功能，能够实现第二元器件150与柔性基板110和第一元器件130之间均绝缘贴装，从而避免传统侧壁堆叠结构，需要在柔性基板110中布置线路，实现侧壁堆叠，以及避免传统侧壁堆叠结构，柔性基板110在折弯区布线线路受折弯疲劳度导致的线路损坏，从而导致堆叠结构产品失效等问题。其中，在制备第二元器件150的过程中，侧装焊盘155b连接至基板切割道，第二塑封体157切割完成后露出侧装焊盘155b。
在本实施例中，第二基板153通过胶层/银浆粘接在第一塑封体135的侧壁上，第二塑封体157通过胶层/银浆粘接在柔性基板110的侧翼上，导电柱155设置在第二基板153上，并位于第二基板153的上侧边缘，导电柱155的一端与第二基板153电连接，另一端与树脂层155a侧壁上的侧装焊盘155b电连接，而侧壁上的侧装焊盘155b用于连接第三元器件170，从而实现了第三元器件170与第二基板153之间的电连接。
需要说明的是，本实施例中树脂层155a的侧壁与第一基板131的背面相平齐，从而使得第三元器件170能够平稳地贴装在树脂层155a的侧壁和第一基板131的背面。第三元器件170同时与树脂层155a侧壁上的侧装焊盘155b和第一基板131背面的焊盘连接，从而实现第三元器件170同时与第二基板153和第一基板131电连接。
第三元器件170包括第三基板173、第三芯片171和第三塑封体175，第三基板173贴装在第二元器件150和第一元器件130上，第三芯片171贴装在第三基板173上，第三塑封体175设置在第三基板173上并包覆在第三芯片171外。具体地，第三基板173贴装在树脂层155a的侧壁和第一基板131的背面，并分别与树脂层155a侧壁上的焊盘和第一基板131背面的焊盘连接，实现了第三基板173同时与第一基板131和第二基板153电连接。
在本实施例中，第三基板173的背面通过锡球173a焊接在第一元器件130和第二元器件150上，且第三基板173与第一元器件130之间、第三基板173与第二元器件150之间还设置有填充胶层177，填充胶层177包覆在锡球173a外。具体地，第三基板173的背面设置有锡球173a，并通过锡球173a焊接在树脂层155a侧壁上的焊盘和第一基板131背面的焊盘上，实现电连接，填充胶层177设置在第一基板131的背面，并包覆在锡球173a外，实现减小器件底部缝隙的作用，并利用填充胶层177保护锡球173a，增强第三基板173底部焊接区域的强度，从而提升整个堆叠结构的堆叠强度，解决传统结构堆叠越高，底部锡球173a焊接不牢，导致产品失效的问题。
在本实施例中，第一基板131与柔性基板110之间的连接线也部分包覆于填充胶层177中，从而能够利用填充胶层177保护柔性基板110与第一基板131之间的连接线。
在本发明其他较佳的实施例中，柔性基板叠层封装结构100也可以不包括第三元器件170，即第二元器件150贴装在第一元器件130的侧壁，同时树脂层155a侧壁上的焊盘与第一基板131背面的焊盘通过打线的方式连接，填充胶层177将所有连接线均包覆在内，起到固定保护作用。
综上所述，本实施例提供的柔性基板叠层封装结构100，通过利用点胶工艺，完成两个第三元器件170底部填充胶，形成包覆在锡球173a外的填充胶层177，实现减小IC器件底部缝隙，以及利用底部填充胶起到保护锡球173a的作用，并增强了底部焊接区域强度，从而提升堆叠结构的堆叠强度，解决传统结构堆叠越高，底部锡球173a焊接不牢，导致产品失效的问题。同时还利用填充胶层177保护柔性基板110的打线，通过在柔性基板110上利用打线工艺，实现第一基板131背面焊盘与柔性基板110焊盘相连，从而替代传统封装利用焊球与柔性基板110焊接。通过在第二元器件150的第二基板153上设计导电柱155和侧装焊盘155b，实现第二元器件150侧面焊接功能，从而避免传统侧壁堆叠结构，需要再柔性基板110中布置线路，实现侧壁堆叠，以及避免传统侧壁堆叠结构中柔性基板110在折弯区布线线路受折弯疲劳度导致的线路损坏，从而导致堆叠结构产品失效的问题。通过将堆叠在侧壁的第二元器件150与第一元器件130高度一致，作为水平面向上堆叠，从而两个第三元器件170并排堆叠，大幅利用堆叠空间，有效减小产品堆叠尺寸，可以大幅提高产品性能。采用本实施例提供的新型堆叠结构，可以有效解决传统柔性基板110堆叠问题。
第二实施例
参见图5，本实施例提供一种柔性基板110叠层封装方法，用于制备如第一实施例提供的柔性基板叠层封装结构100，该方法包括：
S1：将第一元器件130倒置贴装在柔性基板110的中部，并与柔性基板110电连接。
具体地，首先需要制备第一元器件130，制备形成第一元器件130后将第一元器件130的塑封体侧通过胶层/银浆粘接在柔性基板110的中部，并通过打线工艺实现与柔性基板110的电连接。
在制备第一元器件130时，将第一芯片133贴装在第一基板131上，第一芯片133通过锡球173a焊接的方式倒装在第一基板131上，然后通过塑封机进行塑封，在第一基板131上形成第一塑封体135，第一塑封体135包覆在第一芯片133外。在贴装第一元器件130时，第一塑封体135通过胶层/银浆粘接在柔性基板110的中部，第一基板131与柔性基板110间隔设置，并通过连接线实现电连接。
S2：将第二元器件150绝缘贴装在柔性基板110的侧翼。
具体地，首先需要制备第二元器件150，制备形成第二元器件150后再将第二元器件150通过胶层/银浆粘接在柔性基板110的侧翼。其中第二元器件150与柔性基板110之间并无直接电连接关系。
在制备第二元器件150时，首先在第二基板153的一侧边缘形成导电柱155，然后将第二芯片151贴装在第二基板153上，再利用塑封机形成包覆在第二芯片151外的第二塑封体157，完成第二元器件150的制备。在贴装第二元器件150时，第二塑封体157通过胶层/银浆粘接在柔性基板110的侧翼，第二基板153与柔性基板110的侧翼之间间隔设置。
需要说明的是，在实际操作时，步骤S1和步骤S2可同步进行，并无先后顺序之分。
S3：将柔性基板110的侧翼向上翻折，以使第二元器件150贴装在第一元器件130的侧壁。
具体地，第二基板153通过胶层/银浆粘接在第一元器件130的侧壁，即第二基板153粘接在第一塑封体135的侧壁，其中第二基板153与柔性基板110之间、第二基板153与第一基板131之间均无直接电连接的关系。并且，在将第二元器件150贴装在第一元器件130的侧壁时，第二元器件150的高度与第一元器件130的高度相同，从而形成向上堆叠的水平面。
S4：将第三元器件170贴装在第一元器件130和第二元器件150上，并分别与第一元器件130和第二元器件150电连接。
具体地，首先需要制备第三元器件170，制备形成第三元器件170后将第三元器件170通过锡球173a焊接在第一元器件130和第二元器件150上，并通过锡球173a同时实现与第一元器件130和第二元器件150之间的电连接。
在制备第三元器件170时，将第三芯片171贴装在第三基板173上，并通过塑封机形成包覆在第三芯片171外的第三塑封体175，然后再在第三基板173的背面植球，形成锡球173a。在贴装第三元器件170时，第三基板173通过锡球173a焊接在第一元器件130上，实现与第一基板131的电连接，第三基板173通过锡球173a焊接在第二元器件150上，并通过侧装焊盘155b和导电柱155实现与第二基板153的电连接。
需要说明的是，本实施例中，第三芯片171与第三基板173之间、第二芯片151与第二基板153之间、第一芯片133与第一基板131之间，可通过打线的方式实现电连接，也可以通过锡球173a焊接的方式实现电连接。
本发明提供的柔性基板110叠层封装方法，如图6至图20所示，在实际操作时，包括基板制作-元器件制作-提供柔性基板110-贴装第一元器件130和第二元器件150-柔性基板110植球-切割-柔性基板110翻折-贴装第三元器件170-打线-点胶等步骤，具体如下：
步骤1，结合参见图6至图16，制备第二基板153，第二基板153用于制备第二元器件150，同时提供常规的第一基板131和第三基板173，第一基板131用于制备第一元器件130，第三基板173用于制备第三元器件170。
步骤2，利用第一基板131制备第一元器件130，利用第二基板153制备第二元器件150，利用第三基板173制备第三元器件170。
步骤3，参见图17，在柔性基板110上贴装第一元器件130和第二元器件150。具体地，先贴装第一元器件130，将第一元器件130的塑封体侧朝下贴装在柔性基板110的中部，实现第一元器件130的倒置贴装，利用胶层实现第一元器件130与柔性基板110烘烤固定。再将第二元器件150的塑封体侧朝下贴装在柔性基板110的侧翼，实现第二元器件150的倒置贴装，利用胶层实现第一元器件130与柔性基板110烘烤固定。
步骤4，参见图18，在柔性基板110背面植球，并将柔性基板110切割成单颗。
步骤5，参见图19，利用机台将柔性基板110折弯/翻折，带动第二元器件150贴装在第一元器件130的侧壁上。具体地，第二元器件150的基板侧通过胶层粘接在第一元器件130的侧壁上，实现侧壁堆叠。
步骤6，参见图20，在第二元器件150和第二元器件150上贴装第三元器件170。具体地，将第三元器件170底部的锡球173a部分焊接在第二元器件150的侧装焊盘155b上，实现第三元器件170与第二元器件150之间的电连接，将第三元器件170底部的锡球173a部分焊接在第一元器件130的基板背面的焊盘上，实现第三元器件170与第一元器件130之间的电连接，并实现了第三元器件170的堆叠。
步骤7，参见图1，在柔性基板110的焊盘处打线，通过连接线实现第一元器件130和柔性基板110之间的电连接。再进行点胶工艺，在第三元器件170与第一元器件130之间、第三元器件170与第二元器件150之间点胶，形成包覆在锡球173a和连接线外的填充胶层177，起到保护线弧以及焊接锡球173a的作用。
值得注意的是，在执行步骤1时，包括以下步骤：
步骤1a，参见图6，取一基板，在基板表面完成焊盘的制作，内部完成RDL线路以及通过导电孔(通孔)实现基板线路相连，完成基板制程，此过程为传统基板制程。
步骤1b，参见图7，在基板表面层压PP材料，形成第一绝缘层。
步骤1c，参见图8，利用激光开槽技术，在第一绝缘层的一侧边缘开槽露出基板边缘表面的焊盘，形成第一凹槽。
步骤1d，参见图9，在第一凹槽内和第一绝缘层表面电镀铜层，以填充第一凹槽和第一绝缘层表面，形成第一铜层；
步骤1e，参见图10，对第一铜层进行图案化处理，并利用图形层保护需要的区域，将不需要的铜层区域蚀刻掉，形成第一层导电柱155和侧装焊盘155b。
步骤1f，参见图11，在第一绝缘层表面层压PP材料，形成第二绝缘层。
步骤1g，参见图12，利用激光开槽技术，在第二绝缘层开槽露出第一层导电柱155，并形成第二凹槽。
步骤1h，参见图13，在第二凹槽内和第二绝缘层表面电镀铜层，以填充第二凹槽和第二绝缘层表面，形成第二铜层；
步骤1i，参见图14，对第二铜层进行图案化处理，并利用图形层保护需要的区域，将不需要的铜层区域蚀刻掉，形成第二层导电柱155和侧装焊盘155b。
步骤1j，参见图15，在第二绝缘层表面层压PP材料，形成第三绝缘层。
步骤1k，参见图16，利用激光开槽技术，在第三绝缘层向下开槽，露出基板，完成第二基板153的制备，其中第一层导电柱155和第二层导电柱155外包覆的绝缘层形成树脂层155a，起到支撑固定的作用。
本实施例中通过上述步骤制备第二基板153，并利用该第二基板153形成第二元器件150，对于第二基板153的制备，也可以采用其他方式，只要是能够在基板的一侧形成导电柱155，从而能够实现侧壁连接即可。
需要说明的是，本实施例中导电柱155和侧装焊盘155b的层数可根据实际需求制作，即通过重复执行步骤1f-步骤1i形成多层导电柱155和侧装焊盘155b，对于其层数在此不作具体限定。
本发明提供的柔性基板110叠层封装方法，通过利用点胶工艺，完成两个第三元器件170底部填充胶，形成包覆在锡球173a外的填充胶层177，实现减小IC器件底部缝隙，以及利用底部填充胶起到保护锡球173a的作用，并增强了底部焊接区域强度，从而提升堆叠结构的堆叠强度，解决传统结构堆叠越高，底部锡球173a焊接不牢，导致产品失效的问题。同时还利用填充胶层177保护柔性基板110的打线，通过在柔性基板110上利用打线工艺，实现第一基板131背面焊盘与柔性基板110焊盘相连，从而替代传统封装利用锡球173a与柔性基板110焊接。通过在第二元器件150的第二基板153上设计导电柱155和侧装焊盘155b，实现第二元器件150侧面焊接功能，从而避免传统侧壁堆叠结构，需要再柔性基板110中布置线路，实现侧壁堆叠，以及避免传统侧壁堆叠结构中柔性基板110在折弯区布线线路受折弯疲劳度导致的线路损坏，从而导致堆叠结构产品失效的问题。通过将堆叠在侧壁的第二元器件150与第一元器件130高度一致，作为水平面向上堆叠，从而两个第三元器件170并排堆叠，大幅利用堆叠空间，有效减小产品堆叠尺寸，可以大幅提高产品性能。采用本实施例提供的新型堆叠方法，可以有效解决传统柔性基板110堆叠问题。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种柔性基板叠层封装结构，其特征在于，包括：
柔性基板；
倒置贴装在所述柔性基板的中部，并与所述柔性基板电连接的第一元器件；
绝缘贴装在所述柔性基板的侧翼的第二元器件，其中，所述柔性基板的侧翼向上翻折，以使得所述第二元器件贴装在所述第一元器件的侧壁；
同时贴装在所述第二元器件和所述第一元器件上的第三元器件；
其中，所述第三元器件同时与所述第一元器件和所述第二元器件电连接。
2.根据权利要求1所述的柔性基板叠层封装结构，其特征在于，所述第一元器件包括第一基板、第一芯片和第一塑封体，所述第一芯片贴装在所述第一基板上，所述第一塑封体设置在所述第一基板上并包覆在所述第一芯片外，且所述第一塑封体贴装在所述柔性基板的中部，所述第一基板与所述柔性基板间隔设置并电连接。
3.根据权利要求2所述的柔性基板叠层封装结构，其特征在于，所述第一基板通过连接线与所述柔性基板电连接。
4.根据权利要求1或2所述的柔性基板叠层封装结构，其特征在于，所述第二元器件包括第二基板、第二芯片、导电柱和第二塑封体，所述第二基板贴装在所述第一元器件的侧壁，所述第二芯片贴装在所述第二基板上，所述导电柱设置在所述第二基板的一侧边缘并与所述柔性基板间隔设置，所述第三元器件与所述导电柱电接触，所述第二塑封体设置在所述第二基板上并包覆在所述第二芯片外，且所述第二塑封体贴装在所述柔性基板的侧翼。
5.根据权利要求1或2所述的柔性基板叠层封装结构，其特征在于，所述第三元器件包括第三基板、第三芯片和第三塑封体，所述第三基板贴装在所述第二元器件和所述第一元器件上，所述第三芯片贴装在所述第三基板上，所述第三塑封体设置在所述第三基板上并包覆在所述第三芯片外。
6.根据权利要求5所述的柔性基板叠层封装结构，其特征在于，所述第三基板的背面通过锡球焊接在所述第一元器件和所述第二元器件上，且所述第三基板与所述第一元器件之间、所述第三基板与所述第二元器件之间还设置有填充胶层，所述填充胶层包覆在所述锡球外。
7.根据权利要求1或2所述的柔性基板叠层封装结构，其特征在于，所述第二元器件为两个，两个所述第二元器件分别贴装在所述第一元器件的两侧壁；所述第三元器件为两个，两个所述第三元器件分别贴装在所述第一元器件的两侧，并分别贴装在两个所述第二元器件上。
8.一种柔性基板叠层封装方法，其特征在于，包括：
将第一元器件倒置贴装在所述柔性基板的中部，并与所述柔性基板电连接；
将第二元器件绝缘贴装在所述柔性基板的侧翼；
将所述柔性基板的侧翼向上翻折，以使所述第二元器件贴装在所述第一元器件的侧壁；
将第三元器件贴装在所述第一元器件和所述第二元器件上，并分别与所述第一元器件和所述第二元器件电连接。
9.根据权利要求8所述的柔性基板叠层封装方法，其特征在于，将第二元器件绝缘贴装在所述柔性基板的侧翼的步骤，包括：
制备所述第二元器件；
将所述第二元器件通过胶层或银浆粘接在所述柔性基板的侧翼。
10.根据权利要求9所述的柔性基板叠层封装方法，其特征在于，制备所述第二元器件的步骤，包括：
在第二基板上形成导电柱；
在所述第二基板上贴装第二芯片；
在所述第二基板形成包覆在所述第二芯片外的第二塑封体，以制备形成所述第二元器件。
CN202010798440.1A 2020-08-11 2020-08-11 柔性基板叠层封装结构和柔性基板叠层封装方法 Active CN111739873B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010798440.1A CN111739873B (zh) 2020-08-11 2020-08-11 柔性基板叠层封装结构和柔性基板叠层封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010798440.1A CN111739873B (zh) 2020-08-11 2020-08-11 柔性基板叠层封装结构和柔性基板叠层封装方法

Publications (2)

Publication Number Publication Date
CN111739873A true CN111739873A (zh) 2020-10-02
CN111739873B CN111739873B (zh) 2020-11-20

Family

ID=72658385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010798440.1A Active CN111739873B (zh) 2020-08-11 2020-08-11 柔性基板叠层封装结构和柔性基板叠层封装方法

Country Status (1)

Country Link
CN (1) CN111739873B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090016032A1 (en) * 2007-07-12 2009-01-15 Seng Guan Chow Integrated circuit package system with flexible substrate and recessed package
US20090309197A1 (en) * 2008-06-11 2009-12-17 Seng Guan Chow Integrated circuit package system with internal stacking module
CN106783779A (zh) * 2016-12-02 2017-05-31 华进半导体封装先导技术研发中心有限公司 一种高堆叠扇出型系统级封装结构及其制作方法
CN111146194A (zh) * 2019-12-30 2020-05-12 华进半导体封装先导技术研发中心有限公司 一种系统级封装结构及制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090016032A1 (en) * 2007-07-12 2009-01-15 Seng Guan Chow Integrated circuit package system with flexible substrate and recessed package
US20090309197A1 (en) * 2008-06-11 2009-12-17 Seng Guan Chow Integrated circuit package system with internal stacking module
CN106783779A (zh) * 2016-12-02 2017-05-31 华进半导体封装先导技术研发中心有限公司 一种高堆叠扇出型系统级封装结构及其制作方法
CN111146194A (zh) * 2019-12-30 2020-05-12 华进半导体封装先导技术研发中心有限公司 一种系统级封装结构及制造方法

Also Published As

Publication number Publication date
CN111739873B (zh) 2020-11-20

Similar Documents

Publication Publication Date Title
US11133296B2 (en) Semiconductor package
JP5639052B2 (ja) ウェハレベルでの縁部の積重ね
TWI607531B (zh) 底部元件限制於介電材凹穴內之封裝疊加半導體組體
US6323060B1 (en) Stackable flex circuit IC package and method of making same
KR101376378B1 (ko) 반도체 장치와 그 제조 방법, 및 그것을 사용한 반도체 모듈
US20110057323A1 (en) Packaging structure having embedded semiconductor element and method for fabricating the same
CN111599797B (zh) 柔性基板堆叠封装结构和柔性基板堆叠封装方法
CN101872757B (zh) 凹穴芯片封装结构及使用其的层叠封装结构
CN104576593A (zh) 封装结构及其制法
CN111584478B (zh) 一种叠层芯片封装结构和叠层芯片封装方法
CN105097759A (zh) 封装堆栈结构及其制法暨无核心层式封装基板及其制法
JP5358089B2 (ja) 半導体装置
JP4074040B2 (ja) 半導体モジュール
CN112768437B (zh) 多层堆叠封装结构和多层堆叠封装结构的制备方法
CN111816625B (zh) 多层芯片堆叠结构和多层芯片堆叠方法
CN111739873B (zh) 柔性基板叠层封装结构和柔性基板叠层封装方法
KR101123799B1 (ko) 반도체 패키지 및 그 제조방법
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
CN113707621B (zh) 半导体封装结构和半导体封装结构的制备方法
CN105428507A (zh) 芯片封装结构及方法
CN112002679B (zh) 堆叠封装结构和堆叠封装方法
KR20180058174A (ko) 반도체 패키지
KR20240007523A (ko) 반도체 패키지 및 그 형성 방법
CN113707651A (zh) 半导体封装结构和半导体封装结构的制备方法
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant