CN113707651A - 半导体封装结构和半导体封装结构的制备方法 - Google Patents

半导体封装结构和半导体封装结构的制备方法 Download PDF

Info

Publication number
CN113707651A
CN113707651A CN202111267248.0A CN202111267248A CN113707651A CN 113707651 A CN113707651 A CN 113707651A CN 202111267248 A CN202111267248 A CN 202111267248A CN 113707651 A CN113707651 A CN 113707651A
Authority
CN
China
Prior art keywords
chip
package
substrate
interposer
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111267248.0A
Other languages
English (en)
Inventor
何正鸿
徐玉鹏
钟磊
李利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202111267248.0A priority Critical patent/CN113707651A/zh
Publication of CN113707651A publication Critical patent/CN113707651A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种半导体封装结构和半导体封装结构的制备方法，涉及半导体封装技术领域，本发明在转接板的上侧直接设置堆叠焊盘，从而避免了直接在塑封体上激光开口漏出基板焊盘的操作，避免了基板被烧坏的情况，同时也提升了产品的自主分配性。同时在转接板的下侧设置凹槽，封装芯片局部容置在该凹槽内，从而使得转接板与封装基板之间的间距得以减小，进而降低了转接板的贴装高度，使得封装尺寸得以减小，有利于产品的微型化。同时，由于转接板与封装基板之间的间距得以减小，使得导电引脚的尺寸得以降低，可以选用更小的导电引脚进行焊接，从而使得相邻的导电引脚之间的间隙更大，从而避免了基板翘曲时导电引脚之间发生桥接或虚焊现象。

Description

半导体封装结构和半导体封装结构的制备方法
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种半导体封装结构和半导体封装结构的制备方法。
背景技术
随着半导体行业的快速发展，电子产品越来越高密度和微型化，通信产品需要满足高带宽性能，因此通过POP（Package on Package）堆叠结构广泛应用于半导体行业中，将存储芯片与处理器芯片封装在一起，满足高带宽性能，以及实现微型化，其具有封装产品尺寸小，产品性能优越，信号传输频率快等优点，产品主要应用于微型化和薄型化的通信终端产品。由于客户定制化产品的要求，需要在POP堆叠结构再次堆叠上层结构，实现自由分配存储芯片的大小，故需要满足可拆卸性。传统的POP堆叠结构，通常采用激光开孔将塑封体开孔后漏出基板表面焊盘，容易导致基板焊盘烧坏，进而导致上层叠装结构焊接失效，同时无法实现产品的自主的可分配性。
此外，现有技术POP封装体中，不同封装体和层板结构之间的材料使用不同，材料间的CTE系数不同，产品回流焊接过程中，容易导致产品翘曲，而由于锡球尺寸较大，间隔较小，产品翘曲时容易导致锡球与锡球之间桥接/虚焊，同时也导致了产品尺寸较大，不利于产品的微型化。
发明内容
本发明的目的包括，例如，提供了一种半导体封装结构和半导体封装结构的制备方法，其能够避免激光导致基板焊盘烧坏的情况，同时能够实现产品的自主的可分配性，并且能够避免锡球间的桥接，提升产品的可靠性。
本发明的实施例可以这样实现：
第一方面，本发明提供一种半导体封装结构，包括：
封装基板；
设置在所述封装基板上的封装芯片；
设置在所述封装基板上，并围设在所述封装芯片周围的导电引脚；
设置在所述导电引脚上，并盖设在所述封装芯片上的转接板；
其中，所述转接板的上侧设置有堆叠焊盘，所述转接板的下侧设置有导电焊盘，所述导电焊盘与所述导电引脚连接，并通过所述导电引脚与所述封装基板电连接，且所述转接板的下侧还设置有与所述封装芯片对应的凹槽，所述封装芯片局部容置在所述凹槽内。
在可选的实施方式中，所述封装芯片的上侧还设置有粘胶层，所述粘胶层贴合设置在所述凹槽内，所述封装芯片通过所述粘胶层与所述转接板连接。
在可选的实施方式中，所述半导体封装结构还包括第一塑封层，所述第一塑封层设置在所述封装基板上，并包覆在所述导电引脚和所述封装芯片外，且所述第一塑封层与所述转接板的下侧相接合。
在可选的实施方式中，所述凹槽贯穿至所述转接板的上侧，所述封装芯片的上侧设置有第一塑封体，所述第一塑封体的至少部分表面外露于所述转接板。
在可选的实施方式中，所述转接板的上侧还贴装有散热板，所述散热板盖设在所述凹槽上，并与所述第一塑封体的表面贴合。
在可选的实施方式中，所述转接板上还堆叠设置有封装模块，所述封装模块与所述导电焊盘连接，并贴合在所述散热板的上侧表面。
在可选的实施方式中，所述封装模块包括堆叠基板、第一堆叠芯片、第二堆叠芯片、第二塑封体和第二塑封层，所述第一堆叠芯片贴装在所述堆叠基板的上侧，所述第二堆叠芯片堆叠在所述堆叠基板的下侧，所述堆叠基板与所述堆叠焊盘连接，所述第二塑封层设置在所述堆叠基板的上侧，并包覆在所述第一堆叠芯片外，所述第二塑封体设置在所述堆叠基板的下侧，并包覆在所述第二堆叠芯片外，且所述第二塑封体贴合在所述散热板的上侧表面。
在可选的实施方式中，所述转接板的上侧设置有导电散热线，所述导电散热线的两端分别与位于所述凹槽两侧的所述堆叠焊盘连接。
在可选的实施方式中，所述转接板的上侧设置有散热胶层，所述散热胶层包覆在所述导电散热线外，并盖设在所述凹槽上，且所述散热胶层与所述第一塑封体的表面贴合。
第二方面，本发明提供一种半导体封装结构的制备方法，包括：
在封装基板上贴装封装芯片；
在所述封装基板上设置围设于所述封装芯片周围的导电引脚；
在所述导电引脚上贴装盖设在封装芯片上的转接板；
其中，所述转接板的上侧设置有堆叠焊盘，所述转接板的下侧设置有导电焊盘，所述导电焊盘与所述导电引脚连接，并通过所述导电引脚与所述封装基板电连接，且所述转接板的下侧还设置有与所述封装芯片对应的凹槽，所述封装芯片局部容置在所述凹槽内。
本发明实施例的有益效果包括，例如：
本发明提供的半导体封装结构，在封装基板上设置封装芯片，在封装芯片上设置转接板，且转接板的上侧设置有堆叠焊盘，下侧设置有导电焊盘，导电焊盘与导电引脚连接，并通过导电引脚与封装基板电连接，且转接板的下侧还设置有与封装芯片对应的凹槽，封装芯片局部容置在该凹槽内。由于采用了转接板，并且在转接板的上侧直接设置堆叠焊盘，从而避免了直接在塑封体上激光开口漏出基板焊盘的操作，避免了基板被烧坏的情况，同时也提升了产品的自主分配性。同时在转接板的下侧设置凹槽，封装芯片局部容置在该凹槽内，从而使得转接板与封装基板之间的间距得以减小，进而降低了转接板的贴装高度，使得封装尺寸得以减小，有利于产品的微型化。同时，由于转接板与封装基板之间的间距得以减小，使得导电引脚的尺寸得以降低，可以选用更小的导电引脚进行焊接，从而使得相邻的导电引脚之间的间隙更大，从而避免了基板翘曲时导电引脚之间发生桥接或虚焊现象。并且由于导电引脚尺寸更小，使得其设计自由度更高，能够设计更多的导电焊盘。相较于现有技术，本发明提供的半导体封装结构，其能够避免激光导致基板焊盘烧坏的情况，同时能够实现产品的自主的可分配性，并且能够避免锡球间的桥接，提升产品的可靠性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的半导体封装结构的示意图；
图2为本发明第二实施例提供的半导体封装结构的示意图；
图3为本发明第三实施例提供的半导体封装结构的示意图；
图4为本发明第四实施例提供的半导体封装结构的示意图；
图5为本发明第五实施例提供的半导体封装结构的示意图；
图6为本发明第六实施例提供的半导体封装结构的示意图；
图7为本发明第七实施例提供的半导体封装结构的制备方法的步骤框图；
图8至图11为本发明第七实施例提供的半导体封装结构的制备方法的工艺流程图。
图标：100-半导体封装结构；110-封装基板；111-基板焊盘；120-封装芯片；121-粘胶层；123-第一塑封体；130-导电引脚；140-转接板；141-堆叠焊盘；143-导电焊盘；145-凹槽；150-第一塑封层；160-散热板；170-封装模块；171-堆叠基板；173-第一堆叠芯片；175-第二塑封层；177-第二堆叠芯片；179-第二塑封体；180-导电散热线；181-散热胶层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，常规的POP堆叠封装结构，其通常采用激光开孔将塑封体开孔后漏出基板表面焊盘，然后在开孔内形成金属柱，以实现堆叠。然而，这种工艺导致激光开孔时容易将基板打坏，导致基板表面的焊盘烧坏，进而导致上层的叠装结构焊接失效，并且由于基板上的焊盘位置大小固定，其通过激光开孔后形成导电柱的方式实现堆叠，无法实现产品的自主的可分配性，产品适应性差。同时，现有的POP封装体中，不同封装体的材料使用不同，材料间的CTE系数不同，产品回流焊接过程中，容易导致产品翘曲，从而导致锡球与锡球（中间层锡球以及基板底部锡球）之间桥接/虚焊，影响产品质量，降低了产品的可靠性。
为了解决上述问题，本发明提供了一种半导体封装结构和半导体封装结构的制备方法，其能够避免激光导致基板焊盘烧坏的情况，同时能够实现产品的自主的可分配性，并且能够避免锡球间的桥接，提升产品的可靠性。需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
请参考图1，本实施例提供了一种半导体封装结构100，其采用了转接板140作为堆叠结构的基底，避免了采用激光开孔导致基板焊盘111烧坏的情况，同时能够实现产品的自主的可分配性，并且能够避免锡球间的桥接，提升产品的可靠性。
本实施例提供的半导体封装结构100，包括封装基板110、封装芯片120、导电引脚130和转接板140，其中封装芯片120设置在封装基板110上，导电引脚130为多个，多个导电引脚130围设在封装芯片120周围，转接板140设置在导电引脚130上，并盖设在封装芯片120上，其中，转接板140的上侧设置有堆叠焊盘141，转接板140的下侧设置有导电焊盘143，导电焊盘143与导电引脚130连接，并通过导电引脚130与封装基板110电连接，且转接板140的下侧还设置有与封装芯片120对应的凹槽145，封装芯片120局部容置在凹槽145内。
在本实施例中，转接板140中设置有线路层，线路层分别与堆叠焊盘141和导电焊盘143连接，从而使得转接板140起到中间导电转接的功能，转接板140的上侧可以堆叠其他封装模块170，例如封装芯片120或者堆叠模块，对于不同的堆叠需求，可以采用不同的转接板140，并合理设置堆叠焊盘141的位置和数量，从而能够提升产品的自主分配性，有利于产品堆叠。
需要说明的是，本实施例中凹槽145位置可以不设置线路层，以避免开槽对线路层的影响。
在本实施例中，封装基板110的上侧设置有多个基板焊盘111，下侧设置有多个外接焊盘，多个基板焊盘111上对应设置有多个导电引脚130，其中导电引脚130为锡球，即每个基板焊盘111上均设置有锡球，通过锡球实现基板焊盘111和导电焊盘143之间的电连接。同时，位于封装基板110下侧的多个外接焊盘上也植球形成有多个锡球，以实现外接或接地功能。
本实施例由于采用了转接板140，并且在转接板140的上侧直接设置堆叠焊盘141，从而避免了直接在塑封体上激光开口漏出基板焊盘111的操作，避免了基板被烧坏的情况，同时也提升了产品的自主分配性。同时在转接板140的下侧设置凹槽145，封装芯片120局部容置在该凹槽145内，从而使得转接板140与封装基板110之间的间距得以减小，进而降低了转接板140的贴装高度，使得封装尺寸得以减小，有利于产品的微型化。同时，由于转接板140与封装基板110之间的间距得以减小，使得导电引脚130的尺寸得以降低，可以选用更小的导电引脚130进行焊接，从而使得相邻的导电引脚130之间的间隙更大，从而避免了基板翘曲时导电引脚130之间发生桥接或虚焊现象。并且由于导电引脚130尺寸更小，使得其设计自由度更高，能够设计更多的导电焊盘143。
在本实施例中，封装芯片120倒装在封装基板110上，且凹槽145的深度小于封装芯片120的封装高度，使得封装芯片120局部容置在凹槽145内，凹槽145的形状与封装芯片120相适配，且凹槽145的尺寸略大于封装芯片120的尺寸，使得封装芯片120能够适配在凹槽145内。需要说明的是，本实施例中封装基板110上设置有一个封装芯片120，同时转接板140上对应开设有一个凹槽145，当然，此处封装基板110上也可以设置多个封装芯片120，在转接板140上对应开设多个凹槽145，从而实现多个封装基板110的容置。
还需要说明的是，本实施例中转接板140可以采用板级设计，在一个转接板140上设计整条封装基板110上的多个封装基板110的位置，最后利用切割工艺，切割后分离为单颗产品，其中转接板140采用整板设计，其尺寸与封装基板110的整板尺寸一致，从而可以大幅减小封装基板110在封装过程中的翘曲度，并且能够一次性贴装覆盖，提升了封装效率。
在本实施例中，封装芯片120的上侧还设置有粘胶层121，粘胶层121贴合设置在凹槽145内，封装芯片120通过粘胶层121与转接板140连接。具体地，在实际制备时，可以在凹槽145内涂覆胶水，然后将转接板140贴合在导电引脚130上，此时凹槽145与封装芯片120对应，封装芯片120与凹槽145内的胶水接触，固化后即形成了粘胶层121。其中，粘胶层121可以仅仅涂覆在凹槽145的底部，也可以同时涂覆在凹槽145的底壁和侧壁，以保证了良好的粘接性能。当然，此处在实际制备时，也可以直接在封装芯片120的上侧表面涂覆胶水，然后再装上转接板140，同样能够实现封装芯片120与转接板140之间的粘接。此处粘胶层121不仅起到粘接作用，同时粘胶层121还起到缓冲和散热作用，其中粘胶层121采用散热胶，能够将封装芯片120产生的热量传递至转接板140，实现散热，同时也使得转接板140和封装芯片120之间具有缓冲空间，避免应力冲击导致封装芯片120受损。
需要说明的是，此处粘胶层121的厚度远小于转接板140的厚度或封装芯片120的高度，其对封装高度的影响可以忽略不计。
在本实施例中，半导体封装结构100还包括第一塑封层150，第一塑封层150设置在封装基板110上，并包覆在导电引脚130和封装芯片120外，且第一塑封层150与转接板140的下侧相接合。具体地，在贴装转接板140完成后，再在转接板140和封装基板110之间填充塑封料，塑封料同时包覆在多个导电引脚130和封装芯片120外，固化后即形成了第一塑封层150，通过设置第一塑封层150，能够起到对导电引脚130和封装芯片120的保护作用，同时进一步实现了对粘接板的固定效果，避免转接板140从封装芯片120上脱落。
综上所述，本实施例提供了一种半导体封装结构100，其采用了转接板140，并且在转接板140的上侧直接设置堆叠焊盘141，从而避免了直接在塑封体上激光开口漏出基板焊盘111的操作，避免了基板被烧坏的情况，同时也提升了产品的自主分配性。同时在转接板140的下侧设置凹槽145，封装芯片120局部容置在该凹槽145内，从而使得转接板140与封装基板110之间的间距得以减小，进而降低了转接板140的贴装高度，使得封装尺寸得以减小，有利于产品的微型化。同时，由于转接板140与封装基板110之间的间距得以减小，使得导电引脚130的尺寸得以降低，可以选用更小的导电引脚130进行焊接，从而使得相邻的导电引脚130之间的间隙更大，从而避免了基板翘曲时导电引脚130之间发生桥接或虚焊现象。并且由于导电引脚130尺寸更小，使得其设计自由度更高，能够设计更多的导电焊盘143。
第二实施例
参见图2，本实施例提供了一种半导体封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，半导体封装结构100包括封装基板110、封装芯片120、导电引脚130和转接板140，其中封装芯片120设置在封装基板110上，导电引脚130为多个，多个导电引脚130围设在封装芯片120周围，转接板140设置在导电引脚130上，并盖设在封装芯片120上，其中，转接板140的上侧设置有堆叠焊盘141，转接板140的下侧设置有导电焊盘143，导电焊盘143与导电引脚130连接，并通过导电引脚130与封装基板110电连接，且转接板140的下侧还设置有与封装芯片120对应的凹槽145，封装芯片120局部容置在凹槽145内。
在本实施例中，凹槽145贯穿至转接板140的上侧，封装芯片120的上侧设置有第一塑封体123，第一塑封体123的至少部分表面外露于转接板140。具体地，在转接板140上开槽并贯穿转接板140，从而形成了通孔状的凹槽145结构，封装芯片120的周围设置有第一塑封体123，第一塑封体123的上侧表面外露于转接板140，从而能够更好地对芯片进行散热。
需要说明的是，此处第一塑封体123可以是封装芯片120自身的塑封结构，也可以是额外设置的塑封结构，其中第一塑封体123的上侧表面与转接板140的上侧表面相平齐，从而能够进一步降低转接板140的封装高度，降低封装尺寸。
本实施例提供的半导体封装结构100，通过设置贯通转接板140的凹槽145，使得封装基板110上侧的第一塑封体123外露于转接板140，从而提升了封装芯片120的散热性能，也进一步降低了封装尺寸，有利于产品的小型化。
第三实施例
参见图3，本实施例提供了一种半导体封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
本实施例提供的半导体封装结构100包括封装基板110、封装芯片120、导电引脚130和转接板140，其中封装芯片120设置在封装基板110上，导电引脚130为多个，多个导电引脚130围设在封装芯片120周围，转接板140设置在导电引脚130上，并盖设在封装芯片120上，其中，转接板140的上侧设置有堆叠焊盘141，转接板140的下侧设置有导电焊盘143，导电焊盘143与导电引脚130连接，并通过导电引脚130与封装基板110电连接，且转接板140的下侧还设置有与封装芯片120对应的凹槽145，封装芯片120局部容置在凹槽145内。
在本实施例中，凹槽145贯穿至转接板140的上侧，封装芯片120的上侧设置有第一塑封体123，第一塑封体123的至少部分表面外露于转接板140。且转接板140的上侧还贴装有散热板160，散热板160盖设在凹槽145上，并与第一塑封体123的表面贴合。具体地，在转接板140上开槽并贯穿转接板140，从而形成了通孔状的凹槽145结构，封装芯片120的周围设置有第一塑封体123，第一塑封体123的上侧表面外露于转接板140，且凹槽145的上侧还贴装有散热板160，散热板160贴合在第一塑封体123的表面，从而能够进一步提升对封装基板110的散热作用。
本实施例提供的半导体封装结构100，通过设置贯通转接板140的凹槽145，并在上侧设置散热板160，散热板160直接与第一塑封体123贴合，一方面散热板160能够提升对封装芯片120的散热作用，另一方面散热板160也可以起到对上层堆叠结构底部的热量传导作用，使得整个堆叠结构的散热效率得以增强。
第四实施例
参见图4，本实施例提供了一种半导体封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
半导体封装结构100包括封装基板110、封装芯片120、导电引脚130和转接板140，其中封装芯片120设置在封装基板110上，导电引脚130为多个，多个导电引脚130围设在封装芯片120周围，转接板140设置在导电引脚130上，并盖设在封装芯片120上，其中，转接板140的上侧设置有堆叠焊盘141，转接板140的下侧设置有导电焊盘143，导电焊盘143与导电引脚130连接，并通过导电引脚130与封装基板110电连接，且转接板140的下侧还设置有与封装芯片120对应的凹槽145，封装芯片120局部容置在凹槽145内。
在本实施例中，凹槽145贯穿至转接板140的上侧，封装芯片120的上侧设置有第一塑封体123，第一塑封体123的至少部分表面外露于转接板140。且转接板140的上侧还贴装有散热板160，散热板160盖设在凹槽145上，并与第一塑封体123的表面贴合。此外，转接板140上还堆叠设置有封装模块170，封装模块170与导电焊盘143连接，并贴合在散热板160的上侧表面。
在本实施例中，封装模块170包括堆叠基板171、第一堆叠芯片173和第二塑封层175，第一堆叠芯片173贴装在堆叠基板171的上侧，堆叠基板171的下侧贴合在散热板160上，且散热板160的位置与第一堆叠芯片173的位置对应，以实现对上部第一堆叠芯片173的散热作用。堆叠基板171与转接板140之间也通过锡球实现电连接。
本实施例提供的半导体封装结构100，散热板160的下侧与第一塑封体123贴合，散热板160的上侧与堆叠基板171贴合，此处散热板160起到同时对上下结构的散热作用，进一步提升了半导体封装结构100的散热效果。
第五实施例
参见图5，本实施例提供了一种半导体封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
半导体封装结构100包括封装基板110、封装芯片120、导电引脚130、转接板140和封装模块170，其中封装芯片120设置在封装基板110上，导电引脚130为多个，多个导电引脚130围设在封装芯片120周围，转接板140设置在导电引脚130上，并盖设在封装芯片120上，其中，转接板140的上侧设置有堆叠焊盘141，转接板140的下侧设置有导电焊盘143，导电焊盘143与导电引脚130连接，并通过导电引脚130与封装基板110电连接，且转接板140的下侧还设置有与封装芯片120对应的凹槽145，封装芯片120局部容置在凹槽145内。封装模块170堆叠设置在转接板140上，并通过锡球与转接板140上的堆叠焊盘141连接，以实现电连接。
在本实施例中，封装模块170包括堆叠基板171、第一堆叠芯片173、第二堆叠芯片177、第二塑封体179和第二塑封层175，第一堆叠芯片173贴装在堆叠基板171的上侧，第二堆叠芯片177堆叠在堆叠基板171的下侧，堆叠基板171与堆叠焊盘141连接，第二塑封层175设置在堆叠基板171的上侧，并包覆在第一堆叠芯片173外，第二塑封体179设置在堆叠基板171的下侧，并包覆在第二堆叠芯片177外，且第二塑封体179贴合在散热板160的上侧表面。具体地，封装模块170内设置有第一堆叠芯片173和第二堆叠芯片177，提升了整体封装结构的芯片堆叠数量，同时散热板160同时与第一塑封体123和第二塑封体179贴合，能够直接实现对第二堆叠芯片177和封装芯片120的散热效果。
第六实施例
参见图6，本实施例提供了一种半导体封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
本实施例提供的半导体封装结构100，包括封装基板110、封装芯片120、导电引脚130和转接板140，其中封装芯片120设置在封装基板110上，导电引脚130为多个，多个导电引脚130围设在封装芯片120周围，转接板140设置在导电引脚130上，并盖设在封装芯片120上，其中，转接板140的上侧设置有堆叠焊盘141，转接板140的下侧设置有导电焊盘143，导电焊盘143与导电引脚130连接，并通过导电引脚130与封装基板110电连接，且转接板140的下侧还设置有与封装芯片120对应的凹槽145，封装芯片120局部容置在凹槽145内。
在本实施例中，转接板140的上侧设置有导电散热线180，导电散热线180的两端分别与位于凹槽145两侧的堆叠焊盘141连接。具体地，转接板140内设置有线路层，且线路层与凹槽145实现让位，凹槽145两侧的线路层可以通过导电散热线180实现电连接，减少了线路层的布线。
需要说明的是，此处凹槽145贯穿至转接板140的上侧，封装芯片120的上侧设置有第一塑封体123，第一塑封体123的至少部分表面外露于转接板140。
在本实施例中，转接板140的上侧设置有散热胶层181，散热胶层181包覆在导电散热线180外，并盖设在凹槽145上，且散热胶层181与第一塑封体123的表面贴合。具体地，散热胶层181贴合在第一塑封体123上，从而实现了对封装芯片120的散热效果。
第七实施例
参见图7，本实施例提供了一种半导体封装结构的制备方法，用于制备如第一实施例、第二实施例、第三实施例、第四实施例、第五实施例、第六实施例或第七实施例提供的半导体封装结构100。
本实施例提供的半导体封装结构的制备方法，包括：
S1：在封装基板110上贴装封装芯片120。
结合参见图8，具体而言，取一封装基板110，该封装基板110上设计有多个基板焊盘111和倒装焊盘，其中倒装焊盘设置在该封装基板110的贴装区域，封装芯片120贴装在贴装区域内的倒装焊盘上，通过回流固化的方式，实现封装芯片120的倒装，封装芯片120通过倒装焊盘与封装基板110电连接。
S2：在封装基板110上设置围设于封装芯片120周围的导电引脚130。
结合参见图9，具体而言，在封装基板110上的基板焊盘111上进行植球工艺，形成多个导电引脚130，导电引脚130即为锡球，锡球形成在多个基板焊盘111上，并围设在封装芯片120周围。
需要说明的是，植球工艺与封装芯片120的倒装并无明显的先后顺序关系，也可以先在基板焊盘111上植球形成导电引脚130后再倒装封装芯片120。
S3：在导电引脚130上贴装盖设在封装芯片120上的转接板140。
结合参见图10，具体而言，在完成植球工艺后，再贴装转接板140，其中，转接板140提前设计，且转接板140的上侧设置有堆叠焊盘141，转接板140的下侧设置有导电焊盘143，贴装转接板140是导电焊盘143与导电引脚130连接，并通过导电引脚130与封装基板110电连接。且转接板140的下侧还设置有与封装芯片120对应的凹槽145，封装芯片120局部容置在凹槽145内。
其中，在贴装转接板140之前，可以在凹槽145内涂覆胶水，在贴装固化后在封装芯片120的上侧形成粘胶层121。其中通过设置凹槽145，可以大幅减小转接板140的贴装高度，从而减小导电引脚130的焊接尺寸，可以选用更小尺寸的锡球尺寸焊接，从而避免锡球间的桥接，并且锡球尺寸较小后，可以设计更多的锡球焊盘，提升其设计的自由度。
需要说明的是，本实施例中转接板140可以采用板级设计，在一个转接板140上设计整条封装基板110上的多个封装基板110的位置，最后利用切割工艺，切割后分离为单颗产品，其中转接板140采用整板设计，其尺寸与封装基板110的整板尺寸一致，从而可以大幅减小封装基板110在封装过程中的翘曲度，并且能够一次性贴装覆盖，提升了封装效率。
结合参见图11，在贴装完转接板140后，通过塑封工艺，将堆叠好的结构塑封，塑封料填充在中间层，最后再在封装基板110的背面，通过植球的方式形成锡球，再通过切割工艺，将产品切割为单颗。
本发明提供的半导体封装结构的制备方法，在封装基板110上设置封装芯片120，在封装芯片120上设置转接板140，且转接板140的上侧设置有堆叠焊盘141，下侧设置有导电焊盘143，导电焊盘143与导电引脚130连接，并通过导电引脚130与封装基板110电连接，且转接板140的下侧还设置有与封装芯片120对应的凹槽145，封装芯片120局部容置在该凹槽145内。由于采用了转接板140，并且在转接板140的上侧直接设置堆叠焊盘141，从而避免了直接在塑封体上激光开口漏出基板焊盘111的操作，避免了基板被烧坏的情况，同时也提升了产品的自主分配性。同时在转接板140的下侧设置凹槽145，封装芯片120局部容置在该凹槽145内，从而使得转接板140与封装基板110之间的间距得以减小，进而降低了转接板140的贴装高度，使得封装尺寸得以减小，有利于产品的微型化。同时，由于转接板140与封装基板110之间的间距得以减小，使得导电引脚130的尺寸得以降低，可以选用更小的导电引脚130进行焊接，从而使得相邻的导电引脚130之间的间隙更大，从而避免了基板翘曲时导电引脚130之间发生桥接或虚焊现象。并且由于导电引脚130尺寸更小，使得其设计自由度更高，能够设计更多的导电焊盘143。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：
封装基板；
设置在所述封装基板上的封装芯片；
设置在所述封装基板上，并围设在所述封装芯片周围的导电引脚；
设置在所述导电引脚上，并盖设在所述封装芯片上的转接板；
其中，所述转接板的上侧设置有堆叠焊盘，所述转接板的下侧设置有导电焊盘，所述导电焊盘与所述导电引脚连接，并通过所述导电引脚与所述封装基板电连接，且所述转接板的下侧还设置有与所述封装芯片对应的凹槽，所述封装芯片局部容置在所述凹槽内。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述封装芯片的上侧还设置有粘胶层，所述粘胶层贴合设置在所述凹槽内，所述封装芯片通过所述粘胶层与所述转接板连接。
3.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构还包括第一塑封层，所述第一塑封层设置在所述封装基板上，并包覆在所述导电引脚和所述封装芯片外，且所述第一塑封层与所述转接板的下侧相接合。
4.根据权利要求1所述的半导体封装结构，其特征在于，所述凹槽贯穿至所述转接板的上侧，所述封装芯片的上侧设置有第一塑封体，所述第一塑封体的至少部分表面外露于所述转接板。
5.根据权利要求4所述的半导体封装结构，其特征在于，所述转接板的上侧还贴装有散热板，所述散热板盖设在所述凹槽上，并与所述第一塑封体的表面贴合。
6.根据权利要求5所述的半导体封装结构，其特征在于，所述转接板上还堆叠设置有封装模块，所述封装模块与所述导电焊盘连接，并贴合在所述散热板的上侧表面。
7.根据权利要求6所述的半导体封装结构，其特征在于，所述封装模块包括堆叠基板、第一堆叠芯片、第二堆叠芯片、第二塑封体和第二塑封层，所述第一堆叠芯片贴装在所述堆叠基板的上侧，所述第二堆叠芯片堆叠在所述堆叠基板的下侧，所述堆叠基板与所述堆叠焊盘连接，所述第二塑封层设置在所述堆叠基板的上侧，并包覆在所述第一堆叠芯片外，所述第二塑封体设置在所述堆叠基板的下侧，并包覆在所述第二堆叠芯片外，且所述第二塑封体贴合在所述散热板的上侧表面。
8.根据权利要求4所述的半导体封装结构，其特征在于，所述转接板的上侧设置有导电散热线，所述导电散热线的两端分别与位于所述凹槽两侧的所述堆叠焊盘连接。
9.根据权利要求8所述的半导体封装结构，其特征在于，所述转接板的上侧设置有散热胶层，所述散热胶层包覆在所述导电散热线外，并盖设在所述凹槽上，且所述散热胶层与所述第一塑封体的表面贴合。
10.一种半导体封装结构的制备方法，其特征在于，包括：
在封装基板上贴装封装芯片；
在所述封装基板上设置围设于所述封装芯片周围的导电引脚；
在所述导电引脚上贴装盖设在封装芯片上的转接板；
其中，所述转接板的上侧设置有堆叠焊盘，所述转接板的下侧设置有导电焊盘，所述导电焊盘与所述导电引脚连接，并通过所述导电引脚与所述封装基板电连接，且所述转接板的下侧还设置有与所述封装芯片对应的凹槽，所述封装芯片局部容置在所述凹槽内。
CN202111267248.0A 2021-10-29 2021-10-29 半导体封装结构和半导体封装结构的制备方法 Pending CN113707651A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111267248.0A CN113707651A (zh) 2021-10-29 2021-10-29 半导体封装结构和半导体封装结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111267248.0A CN113707651A (zh) 2021-10-29 2021-10-29 半导体封装结构和半导体封装结构的制备方法

Publications (1)

Publication Number Publication Date
CN113707651A true CN113707651A (zh) 2021-11-26

Family

ID=78647468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111267248.0A Pending CN113707651A (zh) 2021-10-29 2021-10-29 半导体封装结构和半导体封装结构的制备方法

Country Status (1)

Country Link
CN (1) CN113707651A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872755A (zh) * 2009-04-24 2010-10-27 华东科技股份有限公司 具有跳线连接结构的窗口型半导体封装构造及其基板
US20140312481A1 (en) * 2013-04-18 2014-10-23 Sts Semiconductor & Telecommunications Co., Ltd. Integrated circuit package and method for manufacturing the same
CN106971993A (zh) * 2016-01-14 2017-07-21 三星电子株式会社 半导体封装件
CN109671681A (zh) * 2017-10-17 2019-04-23 三星电子株式会社 半导体封装件
CN109979924A (zh) * 2017-12-27 2019-07-05 三星电子株式会社 插入基底和半导体封装件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872755A (zh) * 2009-04-24 2010-10-27 华东科技股份有限公司 具有跳线连接结构的窗口型半导体封装构造及其基板
US20140312481A1 (en) * 2013-04-18 2014-10-23 Sts Semiconductor & Telecommunications Co., Ltd. Integrated circuit package and method for manufacturing the same
CN106971993A (zh) * 2016-01-14 2017-07-21 三星电子株式会社 半导体封装件
CN109671681A (zh) * 2017-10-17 2019-04-23 三星电子株式会社 半导体封装件
CN109979924A (zh) * 2017-12-27 2019-07-05 三星电子株式会社 插入基底和半导体封装件

Similar Documents

Publication Publication Date Title
JP5259059B2 (ja) 半導体装置
US8941225B2 (en) Integrated circuit package and method for manufacturing the same
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
US7579690B2 (en) Semiconductor package structure
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
US6731014B2 (en) Semiconductor package substrate, semiconductor package
US20090127688A1 (en) Package-on-package with improved joint reliability
US20040021211A1 (en) Microelectronic adaptors, assemblies and methods
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
JP2009527130A (ja) 複合ダイ集積回路パッケージ
JP2000269408A (ja) 半導体装置及びその製造方法
JP2000243900A (ja) 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
JPH10308477A (ja) 半導体パッケージ
US20200343163A1 (en) Semiconductor device with through-mold via
JP2005317861A (ja) 半導体装置およびその製造方法
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
US7265441B2 (en) Stackable single package and stacked multi-chip assembly
KR101474189B1 (ko) 집적회로 패키지
US6812567B2 (en) Semiconductor package and package stack made thereof
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
CN113707621B (zh) 半导体封装结构和半导体封装结构的制备方法
CN113707651A (zh) 半导体封装结构和半导体封装结构的制备方法
KR101432486B1 (ko) 집적회로 패키지 제조방법
CN114446943A (zh) 半导体封装结构和半导体封装结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211126