CN109671681A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN109671681A
CN109671681A CN201811168757.6A CN201811168757A CN109671681A CN 109671681 A CN109671681 A CN 109671681A CN 201811168757 A CN201811168757 A CN 201811168757A CN 109671681 A CN109671681 A CN 109671681A
Authority
CN
China
Prior art keywords
intermediary
semiconductor package
groove
semiconductor
package part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811168757.6A
Other languages
English (en)
Inventor
任允赫
李稀裼
姜泰宇
金永锡
李庆民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109671681A publication Critical patent/CN109671681A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Abstract

本公开提供一种半导体封装件，其包括第一半导体封装件及中介物。第一半导体封装件包含第一半导体封装衬底及其上的第一半导体芯片。中介物设置在第一半导体封装件上。中介物将第一半导体封装件与外部半导体封装件电性连接，且具有彼此相对的第一侧及第二侧。第二侧位于第一侧与第一半导体封装衬底之间，第一凹槽形成于中介物的第二侧中。第一凹槽具有从中介物的第二侧朝向第一侧延伸的侧壁及连接到侧壁的上部表面，且第一凹槽的上部表面面向第一半导体芯片，且通孔位于中介物中。通孔不会在第一半导体封装件与外部半导体封装件之间传送电信号。本公开的半导体封装件能够在水平方向和竖直方向上传递从半导体芯片所产生的热从而减小热阻。

Description

半导体封装件
本申请要求2017年10月17日在韩国知识产权局申请的韩国专利申请第10-2017-0134688号的优先权，所述申请的公开内容以全文引用的方式并入本文中。
技术领域
本公开涉及一种半导体封装件。
背景技术
随着电子装置变得越来越轻薄，半导体封装件的厚度不断减小。随着半导体封装件的厚度减小，正在开发有效消散半导体芯片所产生的热的各种方法。
发明内容
本公开的各方面提供一种半导体封装件，其能够在水平方向和竖直方向上传递从半导体芯片所产生的热从而减小热阻。
在检阅具体实施方式和随附权利要求后，本公开的这个方面和其它方面、实施例以及优势对本领域的一般技术人员将立即变得显而易见。
根据本发明概念的一些实施例，提供一种半导体封装件，包括：第一半导体封装件，包括第一半导体封装衬底和在第一半导体封装衬底上的第一半导体芯片；中介物，设置在第一半导体封装件上，且其中中介物将第一半导体封装件与外部半导体封装件电性连接，且具有彼此相对的第一侧和第二侧，其中第二侧位于第一侧与第一半导体封装衬底之间；第一凹槽，形成于中介物的第二侧中，其中第一凹槽具有从中介物的第二侧朝向第一侧延伸的侧壁和连接到侧壁的上部表面，且第一凹槽的上部表面面向第一半导体芯片；以及通孔，在中介物中，从中介物的第二侧朝向第一侧延伸且设置在第一凹槽的上部表面与中介物的第一侧之间，其中通孔不会在第一半导体封装件与外部半导体封装件之间传送电信号。
根据本发明概念的一些实施例，提供一种半导体封装件，包括：第一半导体封装件，包括第一半导体封装衬底和在第一半导体封装衬底上的第一半导体芯片；中介物，设置在第一半导体封装件上，且其中中介物将第一半导体封装件与外部半导体封装件电性连接，且具有彼此相对的第一侧和第二侧，其中第二侧位于第一侧与第一半导体封装衬底之间；第一凹槽，形成于中介物的第二侧中，其中第一凹槽具有从中介物的第二侧朝向第一侧延伸的侧壁和连接到侧壁的上部表面，且第一凹槽的上部表面面向第一半导体芯片；中介物连接元件，设置在中介物的第二侧上且与第一半导体封装衬底交换电信号；第一焊盘，设置在中介物的第一侧上且将中介物连接元件与外部半导体封装件电性连接；以及通孔，设置在中介物中且从中介物的第二侧朝第一侧延伸，且设置在第一凹槽的上部表面与中介物的第一侧之间，其中通孔既不电性连接到第一焊盘也不电性连接到中介物连接元件。
根据本发明概念的一些实施例，提供一种半导体封装件，包括：第一半导体封装件，包括第一半导体封装衬底和在第一半导体封装衬底上的第一半导体芯片；第二半导体封装件，包括第二半导体封装衬底和在第二半导体封装衬底上的第二半导体芯片；中介物，插入于第一半导体封装件与第二半导体封装件之间且将第一半导体封装件和第二半导体封装件电性连接，且其中中介物包括彼此相对的第一侧和第二侧，且第二侧位于第一侧与第一半导体封装衬底之间；第一凹槽，形成于中介物的第二侧中，其中第一凹槽包括从中介物的第二侧朝向第一侧延伸的侧壁和连接到侧壁从而面向第一半导体芯片的上部表面；以及通孔，在中介物中且从中介物的第二侧朝向第一侧延伸，且设置在第一凹槽的上部表面与中介物的第一侧之间，其中通孔不会在第一半导体封装件与第二半导体封装件之间传送电信号。
在一个实施例中，提供一种半导体封装件，包括：第一半导体封装件，包括第一半导体封装衬底和设置在第一半导体封装衬底上的第一半导体芯片；中介物，设置在第一半导体封装件上，其中中介物将第一半导体封装件与另一半导体封装件电性连接，中介物包括第一凹槽、第一侧以及与第一侧相对的第二侧，其中第二侧位于第一侧与第一半导体封装衬底之间；第一凹槽，形成于中介物的第二侧中，且第一凹槽具有从中介物的第二侧朝向第一侧延伸的侧壁和连接到侧壁的凹槽上部表面，且凹槽上部表面被设置成面向第一半导体芯片；以及通孔，设置在中介物中，从中介物的第二侧朝向第一侧延伸且设置在凹槽上部表面与中介物的第一侧之间，其中通孔未被配置成在第一半导体封装件与另一半导体封装件之间传送电信号。
在另一实施例中，提供一种半导体封装件，包括：第一半导体封装件，包含第一半导体封装衬底和设置在第一半导体封装衬底上的第一半导体芯片；中介物，设置在第一半导体封装件上，其中中介物将第一半导体封装件与另一半导体封装件电性连接，中介物包括第一凹槽、第一侧以及与第一侧相对的第二侧，其中第二侧位于第一侧与第一半导体封装衬底之间，且第一凹槽形成于中介物的第二侧中，且第一凹槽具有从中介物的第二侧朝向第一侧延伸的侧壁和连接到侧壁的凹槽上部表面，且凹槽上部表面被设置成面向第一半导体芯片；中介物连接元件，设置在中介物的第二侧上且被配置成在中介物与第一半导体封装衬底之间传送电信号；第一焊盘，设置在中介物的第一侧上且将中介物连接元件与另一半导体封装件电性连接；以及通孔，设置在中介物中且从中介物的第二侧朝向第一侧延伸，且设置在凹槽上部表面与中介物的第一侧之间，其中通孔未被配置成在第一焊盘与中介物连接元件之间传送电信号。
在一个实施例中，提供一种半导体封装件，包括：第一半导体封装件，包括第一半导体封装衬底和设置在第一半导体封装衬底上的第一半导体芯片；第二半导体封装件，包括第二半导体封装衬底和设置在第二半导体封装衬底上的第二半导体芯片；中介物，插入于第一半导体封装件与第二半导体封装件之间且将第一半导体封装件和第二半导体封装件电性连接，其中中介物包括第一侧和与第一侧相对的第二侧，且其中第二侧位于第一侧与第一半导体封装衬底之间；第一凹槽，形成于中介物的第二侧中，其中第一凹槽包括从中介物的第二侧朝向第一侧延伸的侧壁和连接到侧壁从而面向第一半导体芯片的凹槽上部表面；以及通孔，设置在中介物中且从中介物的第二侧朝向第一侧延伸，且设置在凹槽上部表面与中介物的第一侧之间，其中通孔未被配置成在第一半导体封装件与第二半导体封装件之间传送电信号。
附图说明
通过参考附图详细描述其示范性实施例，本公开的以上方面以及其它方面和特征将变得更加显而易见，在附图中：
图1是示出根据本公开的一些示范性实施例的中介物的平面视图。
图2到图13是示出根据本公开的一些示范性实施例的半导体封装件的视图。
图14是示出根据本公开的一些示范性实施例的第三半导体芯片的平面视图。
图15到图18是示出根据本公开的一些示范性实施例的半导体封装件的横截面视图。
具体实施方式
在下文中，将参考图1和图2描述根据本公开的一些示范性实施例的半导体封装件。
图1是示出根据本公开的一些示范性实施例的中介物300的平面视图。图2是示出根据本公开的一些示范性实施例的半导体封装件的横截面视图。图2中所绘示的中介物300的横截面视图可沿图1的线A-A'截取。
参考图1和图2，根据本公开的一些示范性实施例的半导体封装件可包含第一半导体封装件100、第二半导体封装件200以及中介物300。
第一半导体封装件100可包含第一半导体封装衬底101、第一半导体芯片110、第一模制材料121以及第一粘合层123。
第一半导体封装衬底101可用于封装且可包含例如印刷电路板(printed circuitboard；PCB)或陶瓷衬底。第一半导体封装衬底101可包含彼此相对的上部表面和下部表面，即在第一半导体封装衬底101的相对侧上。第一半导体芯片110可安装在第一半导体封装衬底101的上部表面上。外部连接端子103(例如，封装件连接端子)可设置在第一半导体封装衬底101的下部表面上。外部连接端子103的数目不限于附图中绘示的数目。举例来说，任何数目的外部连接端子103可视需要设置在第一半导体封装衬底101的下部表面上。
外部连接端子103可以是但不限于导电球或焊料球(solder ball)。外部连接端子103可以是例如导电凸块(conductive bump)、导电间隔件(conductive spacer)以及针栅阵列(pin grid array；PGA)中的任一种。第一半导体封装件100可经由外部连接端子103电性连接(例如，可配置成电性连接)到外部装置。
第一半导体芯片110可以是例如呈倒装芯片(flip chip)形式。第一半导体芯片110的下部表面可以是第一半导体元件电路区111。第一半导体芯片110可以是单个半导体芯片。或者，第一半导体芯片110可以是例如多个半导体芯片的堆叠。
第一连接元件113可设置在第一半导体元件电路区111中。第一连接元件113可以是例如焊料球或导电凸块。
第一半导体芯片110可经由第一连接元件113电性连接到第一半导体封装衬底101。第一连接元件113的数目不限于附图中绘示的数目。应理解，可视需要设置任何数目的第一连接元件113。
第一模制材料121可包含容纳中介物连接元件310的孔洞310h的一部分。第一半导体芯片110与第一半导体封装衬底101之间的空间可以完全填充有第一模制材料121。第一模制材料121可围绕第一半导体芯片110的侧表面的一部分和中介物连接元件310的一部分。
第一模制材料121可以是例如环氧模制化合物(epoxy molding compound；EMC)。
第一模制材料121与中介物300之间未被第一模制材料121覆盖的空间可以填充有第一粘合层123。第一半导体芯片110与中介物300之间的空间可以完全填充有第一粘合层123。第一粘合层123可围绕未被第一模制材料121覆盖的第一半导体芯片110的侧表面的其余部分以及未被第一模制材料121覆盖的中介物连接元件310的其余部分。在示范性实施例中，中介物连接元件310可以是单个连接元件。
尽管在附图中绘示了第一粘合层123，但其并非本公开的基本元件。举例来说，可视需要消除第一粘合层123。
第二半导体封装件200可设置在第一半导体封装件100上。举例来说，第一半导体封装件100和第二半导体封装件200可形成叠层封装(package-on-package；PoP)结构。第二半导体封装件200可包含第二半导体封装衬底201、第二半导体芯片210以及第二模制材料220。
第二半导体封装衬底201可为与第一半导体封装衬底101相同的类型或不同的类型。第二半导体封装衬底201可包含第一表面和第二表面，且所述第一表面和所述第二表面可彼此相对，即在第二半导体封装衬底201的相对侧上。第二半导体芯片210可安装在第二半导体封装衬底201的第一表面上。包含例如第一连接元件和第二连接元件的第二连接元件203可设置在第二半导体封装衬底201的第二表面上。第二半导体封装件200可经由第二连接元件203电性连接到外部装置或另一半导体封装件或类似者。举例来说，第二连接元件203可为与外部连接端子103相同的类型。然而，本公开的技术理念不限于此。举例来说，第二连接元件203可为与外部连接端子103不同的类型，只要第二连接元件203可将第二半导体封装件200电性连接到外部装置或另一半导体封装件等即可。
可设置第二连接元件203以使得其在如附图中所绘示的竖直方向上不与例如第二焊盘313交叠。然而，本公开的技术理念不限于此。举例来说，第二连接元件203可与第二焊盘313的至少一部分交叠。即使第二连接元件203与第二焊盘313交叠，所述第二连接元件203可不电性连接到第二焊盘313。
第二半导体芯片210可通过第二粘合剂215附接到第二半导体封装衬底201。第二半导体芯片210可经由第三连接元件213电性连接到第二半导体封装衬底201。第二半导体芯片210的上部表面可以是第二半导体元件电路区211。举例来说，第三连接元件213可以是引线键合(wire bonding)。尽管第二半导体芯片210在附图中绘示为单个半导体芯片，但这仅仅是说明性的。举例来说，第二半导体芯片210可以是多个半导体芯片的堆叠。
第一半导体芯片110和第二半导体芯片210可以是例如存储器芯片、逻辑芯片或类似者。当第一半导体芯片110和/或第二半导体芯片210是逻辑芯片时，考虑将执行的操作，第一半导体芯片110和/或第二半导体芯片210可进行各种设计。举例来说，当第一半导体芯片110和/或第二半导体芯片210是存储器芯片时，存储器芯片可为非易失性存储器芯片。
第二模制材料220可形成于第二半导体封装衬底201上。第二模制材料220可密封第二半导体封装衬底201的上部表面、第二半导体芯片210以及第三连接元件213。举例来说，第二模制材料220可包含与第一模制材料121相同的材料。
中介物300可设置在第一半导体封装件100上。中介物300可插入于第一半导体封装件100与第二半导体封装件200之间。中介物连接元件310可分别插入(例如，设置于)第一模制材料121的孔洞310h中。
中介物300可经由中介物连接元件310电性连接到第一半导体封装衬底101，以将电信号传送到第一半导体封装件100/从第一半导体封装件100接收电信号。
中介物300可将第一半导体封装件100电性连接到外部半导体封装件，例如另一半导体封装件。举例来说，中介物300可将第一半导体封装件100与第二半导体封装件200电性连接。
中介物300可包含彼此相对(即，在中介物300的相对侧上)的第一侧300U和第二侧300L。中介物300的第二侧300L可位于中介物300的第一侧300U与第一半导体封装衬底101之间。
用于连接到外部半导体封装件的元件可设置在中介物300的第一侧300U上。举例来说，第二连接元件203可设置在中介物300的第一侧300U上。第二连接元件203可插入于中介物300的第一侧300U与第二半导体封装衬底201之间。
第一焊盘311和第二焊盘313可设置在中介物300的第一侧300U上。举例来说，多个第一焊盘311可设置在中介物300的第一侧300U上。尽管第一焊盘311的上部表面和中介物300的第一侧300U绘示为在附图的同一平面上，但本公开的技术理念不限于此。举例来说，第一焊盘311的至少一部分可从中介物300的第一侧300U突出(例如，可以是突出的)。
第一焊盘311可电性连接到用于连接到设置在中介物300上的外部半导体封装件的元件。即，第一焊盘311可电性连接到外部半导体封装件。因此，第一焊盘311可允许在外部半导体封装件与第一半导体封装件100之间交换电信号。举例来说，第一焊盘311可允许第二半导体封装件200和第一半导体封装件100在其间传送/接收电信号。第一焊盘311可将中介物连接元件310电性连接到外部半导体封装件(例如，第二半导体封装件200)。举例来说，第一焊盘311可包含导电材料。
第二焊盘313可与第一焊盘311间隔开且设置在中介物300的第一侧300U上。尽管第二焊盘313在附图中绘示为连续的单件，但这仅仅是说明性的。应理解，在其它实施方案中，数目等于第二通孔323的数目的多个单独的第二焊盘可设置在中介物300的第一侧300U上。另外，尽管第二焊盘313的上部表面和中介物300的第一侧300U在附图中绘示为在同一平面上，但本公开的技术理念不限于此。举例来说，第二焊盘的至少一部分可从中介物300的第一侧300U突出。
第二焊盘313可以不在设置在中介物300上的外部半导体封装件(例如，第二半导体封装件200)与第一半导体封装件100之间传递(transfer)或传送(transmit)电信号。
第二焊盘313可以包含例如能够将第一半导体封装件100的热传递到外部的材料(例如，热传递材料)。
中介物连接元件310可附接在中介物300的第二侧300L上。第三焊盘331(包含例如第三焊盘)可设置在中介物300的第二侧300L上。举例来说，多个第三焊盘331可设置在中介物300的第二侧300L上。尽管第三焊盘331的下部表面和中介物300的第二侧300L绘示为在附图的同一平面上，但本公开的技术理念不限于此。举例来说，第三焊盘331的至少一部分可从中介物300的第二侧300L突出。
第三焊盘331可电性连接到中介物连接元件310。因此，第三焊盘331可允许在中介物300与第一半导体封装件100之间交换电信号。举例来说，第三焊盘331可包含导电材料。
第一焊盘311和第三焊盘331可通过例如第一通孔321彼此连接。第一通孔321可形成于中介物300中以穿透中介物300的至少一部分。
第一通孔321可允许外部半导体封装件和第一半导体封装件100在第一焊盘311与第三焊盘331之间传送/接收电信号。举例来说，第一半导体封装件100和第二半导体封装件200可经由电性连接到第一半导体封装衬底101、第三焊盘331、第一通孔321以及第一焊盘311的中介物连接元件310且经由电性连接到第二半导体封装衬底201的第二连接元件203在其间传送电信号。
第二通孔323可形成于中介物300中。第二通孔323中的至少一些可从中介物300的第二侧300L朝向第一侧300U延伸。举例来说，第二通孔323可连接到第二焊盘313。第二通孔323可设置在第一凹槽R1的上部表面R1_U(例如，凹槽上部表面)与中介物300的第一侧300U之间。
第二通孔323可以不在外部半导体封装件(例如，第二半导体封装件200)与第一半导体封装件100之间传递电信号。第二通孔323可以不电性连接到第一焊盘311、第三焊盘331以及中介物连接元件310。第二通孔323可包含例如能够将第一半导体封装件100的热传递到外部的材料(例如，热传递材料)。
在形成第一焊盘311、第二焊盘313、第三焊盘331、第一通孔321以及第二通孔323之后，在中介物300的第一侧300U与第二侧300L之间保留的空间可以填充有中介物绝缘层301。
第一凹槽R1可形成于中介物300的第二侧300L中。第一凹槽R1可具有从中介物300的第二侧300L延伸到第一侧300U的侧壁R1_S和连接到第一凹槽R1的侧壁R1_S且面向第一半导体芯片110的上部表面R1_U。第一凹槽R1可以不穿透中介物300。在本公开的一些示范性实施例中，中介物绝缘层301的一部分和第二通孔323的一部分可通过第一凹槽R1暴露，例如第一凹槽R1暴露中介物绝缘层301的一部分和第二通孔323的一部分。
在本公开的一些实施例中，第一半导体芯片110的一部分可插入第一凹槽Rl中。
在根据本公开的一些示范性实施例的半导体封装件中，第一半导体芯片110的一部分可插入第一凹槽Rl中，以使得可增加第一半导体芯片110的总厚度。通过增加第一半导体芯片110的总厚度，可在水平方向上传递第一半导体芯片110所产生的热。通过在水平方向上传递热来减小热阻，使得半导体封装件的性能能够提高。另外，通过在水平方向上传递热，半导体芯片内部的温度分布变得均匀，使得半导体封装件的可靠性能够提高。
在根据本公开的一些示范性实施例的半导体封装件中，第一半导体芯片110的一部分插入第一凹槽R1中且第二通孔323形成于第一凹槽R1的上部表面R1_U上，以使得可在竖直方向上传递第一半导体芯片110所产生的热。第二通孔323可在竖直方向上传递部分插入第一凹槽R1中的第一半导体芯片110所产生的热。通过在竖直方向上传递热来减小热阻，使得半导体封装件的性能能够提高。
在下文中，将参考图3描述根据本公开的一些示范性实施例的半导体封装。为了说明的清楚起见，将省略冗余的描述。
图3是示出根据本公开的一些示范性实施例的半导体封装件的横截面视图。
参考图3，根据本公开的一些示范性实施例的半导体封装件的第一凹槽R1的侧壁R1_S可围绕第一半导体芯片110的整个侧壁。换句话说，第一半导体芯片110可以完全插入第一凹槽R1中。
第一粘合层123可沿第一半导体芯片110的侧壁和上部表面(例如，第一半导体芯片上部表面)设置。第一粘合层123可设置在第一凹槽R1的上部表面R1_U与第一半导体芯片110的上部表面之间以及第一凹槽R1的侧壁R1_S与第一半导体芯片110的对应侧壁之间。
由于第一半导体芯片110完全插入第一凹槽Rl中，因此可增加中介物300的总厚度。举例来说，可通过测量从中介物300的第一侧300U到第二侧300L的距离来获得中介物300的厚度。即使增加中介物300的厚度，但由于第一半导体芯片110完全插入第一凹槽R1中，因此相比于图1的总高度，第一半导体封装件100和中介物300的总高度可以不增加。举例来说，第一半导体封装件100和中介物300的总高度可以指从第一半导体封装衬底101的下部表面到中介物300的第一侧300U的高度。
即使增加中介物300的厚度，但由于相比于图1的总高度，第一半导体封装件100和中介物300的总高度并未增加，因此可减小中介物连接元件310的高度。举例来说，可通过测量从第一半导体封装衬底101的上部表面到第三焊盘331的下部表面的距离来获得中介物连接元件310的高度。
在下文中，将参考图4描述根据本公开的一些示范性实施例的半导体封装件。为了说明的清楚起见，将省略冗余的描述。
图4是示出根据本公开的一些示范性实施例的半导体封装件的横截面视图。
参考图4，根据本公开的一些示范性实施例的中介物300可包含从第一凹槽Rl的上部表面Rl_U穿透到中介物300的第一侧300U的中介物孔洞301h。可形成中介物孔洞301h以使得其与第一半导体芯片110交叠。中介物孔洞301h可穿透第二焊盘313。中介物孔洞301h可形成为邻近于第二通孔323。
由于中介物孔洞301h与第一半导体芯片110交叠，因此可以提高传递第一半导体芯片110中所产生的热的效率。
在下文中，将参考图5描述根据本公开的一些示范性实施例的半导体封装件。为了说明的清楚起见，将省略冗余的描述。
图5是示出根据本公开的一些示范性实施例的半导体封装件的横截面视图。
参考图5，在根据本公开的一些示范性实施例的半导体封装件中，中介物孔洞301h可至少部分地填充有第一粘合层123。
尽管在附图中中介物孔洞301h完全填充有第一粘合层123，但本公开的技术理念不限于此。举例来说，应理解，也可以是中介物孔洞301h的仅一部分填充有第一粘合层123。
在下文中，将参考图6描述根据本公开的一些示范性实施例的半导体封装。为了说明的清楚起见，将省略冗余的描述。
图6是示出根据本公开的一些示范性实施例的半导体封装件的横截面视图。
参考图6，根据本公开的一些示范性实施例的中介物300可包含形成于其中的第二凹槽，例如第二凹槽R2。
举例来说，第二凹槽R2可形成于第一凹槽R1的上部表面R1_U上。第二凹槽R2的宽度WR2(例如，第二凹槽宽度)可小于第一凹槽R1的宽度WR1(例如，第一凹槽宽度)。可通过测量第一凹槽R1的侧壁R1_S中的相对侧壁之间的距离来获得第一凹槽R1的宽度WR1。另外，可在平行于第一凹槽R1的横截面中的第一半导体封装衬底101的上部表面的方向上测量第一凹槽R1的宽度WR1。可通过测量第二凹槽R2的相对侧壁之间的距离来获得第二凹槽R2的宽度WR2。另外，可在平行于第二凹槽R2的横截面中的第一半导体封装衬底101的上部表面的方向上测量第二凹槽R2的宽度WR2。
在本公开的一些示范性实施例中，第二凹槽R2的内部可保留作为空白空间。
或者，在一些实施例中，第二凹槽R2的内部的至少一部分可填充有第一粘合层123。
尽管第一通孔321的一部分通过附图中的第二凹槽R2暴露，但本公开的技术理念不限于此。第二凹槽R2可例如形成于第一凹槽R1的上部表面R1_U中以及中介物绝缘层301中，以使得不暴露第一通孔321的一部分。
由于根据本公开的一些示范性实施例的半导体封装件包含第二凹槽R2，因此能够去除可形成于第一粘合层123中的空隙。
在下文中，将参考图7描述根据本公开的一些示范性实施例的半导体封装。为了说明的清楚起见，将省略冗余的描述。
图7是示出根据本公开的一些示范性实施例的半导体封装件的横截面视图。
参考图7，根据本公开的一些示范性实施例的半导体封装件可另外包含第四焊盘341。
第四焊盘341可设置在第一凹槽R1的上部表面R1_U上。在一些实施例中，可通过第一凹槽Rl暴露第四焊盘341。第四焊盘341可与第二焊盘313间隔开。第四焊盘341可通过第二通孔323连接到第二焊盘313。
尽管第四焊盘341在附图中绘示为连续的单件，但这仅仅是说明性的。应理解，在其它实施方案中，数目等于第二通孔323的数目的多个单独的第四焊盘可设置在凹槽R1的上部表面R1_U上。
根据本公开的一些示范性实施例的半导体封装件的第一凹槽Rl可暴露第四焊盘341。举例来说，在形成第一凹槽R1之前，可将中介物绝缘层301的一部分设置在第四焊盘341与中介物300的第二侧300L之间。换句话说，中介物绝缘层301的一部分可设置在第四焊盘341的下部表面上。为了通过第一凹槽Rl暴露第四焊盘341，可去除中介物绝缘层301的一部分。通过去除中介物绝缘层301的一部分，可以提高在竖直方向上传递第一半导体芯片110所产生的热的效率。
在下文中，将参考图8描述根据本公开的一些示范性实施例的半导体封装。为了说明的清楚起见，将省略冗余的描述。
图8是示出根据本公开的一些示范性实施例的半导体封装件的横截面视图。
参考图8，根据本公开的一些示范性实施例的半导体封装件可另外包含第一热界面材料层(thermal interface material layer；TIM层)125。
第一TIM层125可设置在中介物300的第一侧300U上。第一TIM层125可连接到外部半导体封装件的半导体封装衬底(例如，第二半导体封装衬底201)。
第一TIM层125可设置为例如与第二焊盘313交叠。第一TIM层125可设置为例如与第二通孔323交叠。
第一TIM层125可设置在例如用于连接到外部半导体封装件的元件之间。举例来说，第一TIM层125可设置在第二连接元件203之间，所述第二连接元件203是用于连接到第二半导体封装件200且包含连接元件的元件。第一TIM层125可插入于外部半导体封装件与中介物300之间。举例来说，第一TIM层125可插入于第二半导体封装件200与中介物300之间。
第一半导体芯片110可通过第二通孔323、第二焊盘313以及第一TIM层125热连接到外部半导体封装件(例如，第二半导体封装件200)。
在下文中，将参考图9描述根据本公开的一些示范性实施例的半导体封装件。为了说明的清楚起见，将省略冗余的描述。
图9是示出根据本公开的一些示范性实施例的半导体封装件的横截面视图。
参考图9，根据本公开的一些示范性实施例的半导体封装件可包含设置在第一凹槽Rl中的导电材料层130。
导电材料层130可设置在第一半导体芯片110的上部表面与第一凹槽R1的上部表面R1_U之间。导电材料层130可设置为例如与第一凹槽R1中的第一半导体芯片110间隔开。
在一些实施例中，导电材料层130可以被第一粘合层123包围。举例来说，第一粘合层123可形成于第一半导体芯片110的上部表面与导电材料层130之间、导电材料层130与第一凹槽Rl的上部表面R1_U之间以及导电材料层130的侧壁与第一凹槽R1的对应侧壁R1_S之间。
尽管第一半导体芯片110在附图中绘示为未设置在第一凹槽R1中，但这仅仅是说明性的。举例来说，第一半导体芯片110的至少一部分和导电材料层130可设置在第一凹槽R1中。
尽管第一半导体芯片110和导电材料层130在附图中绘示为彼此间隔开，但这仅仅是说明性的。举例来说，导电材料层130可设置成与第一半导体芯片110的上部表面接触。对于另一实例，导电材料层130可设置成与第一凹槽R1的上部表面R1_U接触且可与中介物300接触。对于另一实例，导电材料层130可设置成与待与中介物300接触的第一凹槽R1的上部表面R1_U接触以及与第一半导体芯片110的上部表面接触。
在根据本公开的一些示范性实施例的半导体封装件中，即使具有比第一半导体芯片110的热导率更高的热导率的导电材料层130设置在第一半导体芯片110上，但在水平方向和竖直方向上传递热的效率可借助于第二通孔323来提高。
在下文中，将参考图10描述根据本公开的一些示范性实施例的半导体封装。为了说明的清楚起见，将省略冗余的描述。
图10是示出根据本公开的一些示范性实施例的半导体封装件的横截面视图。
参考图10，根据本公开的一些示范性实施例的半导体封装件可另外包含第四连接元件205_1、第四连接元件205_2以及第四连接元件205_3。
第四连接元件205_1、第四连接元件205_2以及第四连接元件205_3可设置在中介物300的第一侧300U上。举例来说，第四连接元件205_1、第四连接元件205_2以及第四连接元件205_3可设置在第二焊盘313上。第四连接元件205_1、第四连接元件205_2以及第四连接元件205_3可设置成与第二通孔323交叠。第四连接元件205_1、第四连接元件205_2以及第四连接元件205_3可连接到例如外部半导体封装件的半导体封装衬底。第四连接元件205_1、第四连接元件205_2以及第四连接元件205_3可附接到第二半导体封装衬底201。第四连接元件205_1、第四连接元件205_2以及第四连接元件205_3可插入于外部半导体封装件(例如，第二半导体封装件200)与中介物300之间。
第四连接元件205_1、第四连接元件205_2以及第四连接元件205_3可未配置成在外部半导体封装件与中介物300之间传送电信号。举例来说，第四连接元件205_1、第四连接元件205_2以及第四连接元件205_3可未配置成在第二半导体封装件200与中介物300之间传送电信号。
第四连接元件205_1、第四连接元件205_2以及第四连接元件205_3可包含例如能够将第一半导体封装件100的热传递到外部的材料(例如，热传递材料)。第四连接元件205_1、第四连接元件205_2以及第四连接元件205_3可通过第二焊盘313热连接到第二通孔323。第一半导体芯片110可通过第二通孔323、第二焊盘313以及第四连接元件205_1、第四连接元件205_2和第四连接元件205_3热连接到外部半导体封装件(例如，第二半导体封装件200)。
在下文中，将参考图11描述根据本公开的一些示范性实施例的半导体封装。为了说明的清楚起见，将省略冗余的描述。
图11是示出根据本公开的一些示范性实施例的半导体封装件的横截面视图。
参考图11，根据本公开的一些示范性实施例的半导体封装件可包含设置在中介物300中的无源元件(passive element)350。
无源元件350可设置在彼此电性连接的第一焊盘311与第三焊盘331之间。举例来说，第一焊盘311可连接到第三通孔325。第三通孔325可连接到无源元件350。无源元件350可连接到第四通孔327。第四通孔327可连接到第三焊盘331。第一半导体封装件100可通过中介物连接元件310、第三焊盘331、第四通孔327、无源元件350、第三通孔325以及第一焊盘311将电信号传送到第二半导体封装件200/从第二半导体封装件200接收电信号。
在根据本公开的一些示范性实施例的半导体封装件中，可借助于第一凹槽Rl增加中介物300的厚度，从而允许无源元件350设置在中介物300中。举例来说，假设不具有第一凹槽R1的中介物和第一半导体封装件100的总高度大体上等于包含第一凹槽R1的中介物300和第一半导体封装件100的总高度。在假设情况下，包含第一凹槽R1的中介物300的厚度可比不具有第一凹槽R1的中介物的厚度更大(larger/greater)，同时保持总高度，这是因为第一半导体芯片110的至少一部分可插入第一凹槽Rl中。
在下文中，将参考图12描述根据本公开的一些示范性实施例的半导体封装件。为了说明的清楚起见，将省略冗余的描述。
图12是示出根据本公开的一些示范性实施例的半导体封装件的横截面视图。
参考图12，在根据本公开的一些示范性实施例的半导体封装件中，中介物绝缘层301的一部分可设置在第四焊盘341与第一凹槽R1的上部表面R1_U之间。第一凹槽R1可以暴露中介物绝缘层301的一部分。第四焊盘341可与第一粘合层123间隔开。
在下文中，将参考图13描述根据本公开的一些示范性实施例的半导体封装。为了说明的清楚起见，将省略冗余的描述。
图13是示出根据本公开的一些示范性实施例的半导体封装件的横截面视图。
参考图13，根据本公开的一些示范性实施例的半导体封装件可包含设置在第一半导体芯片110上的第二TIM层127。第二TIM层127可设置在第一半导体芯片110的上部表面与第一凹槽R1的上部表面R1_U之间。
在下文中，将参考图14和图15描述根据本公开的一些示范性实施例的半导体封装件。为了说明的清楚起见，将省略冗余的描述。
图14是示出根据本公开的一些示范性实施例的第三半导体芯片410的平面视图。图15是示出根据本公开的一些示范性实施例的半导体封装件的横截面视图。
举例来说，参考图14和图15，根据本公开的一些示范性实施例的第三半导体芯片410可具有台阶形状。第三半导体芯片410可包含第一部分410_1(例如，第一芯片部分)和第二部分410_2(第二芯片部分)。
第三半导体芯片410的第二部分410_2可从第三半导体芯片410的第一部分410_1突出。第三半导体芯片410的第一部分410_1的宽度W41(例如，第一部分宽度)可大于第三半导体芯片410的第二部分410_2的宽度W42(例如，第二部分宽度)。在一些实施例中，第三半导体芯片410的第一部分410_1可包含(例如)第一半导体元件电路区111。第三半导体芯片410的第一部分410_1和第二部分410_2可以彼此连接。
尽管第三半导体芯片410的第一部分410_1和第二部分410_2绘示为单个第三半导体芯片410的片件，但这仅仅是说明性的。举例来说，第三半导体芯片410的第一部分410_1和第二部分410_2可以是不同的半导体芯片。在此情况下，第三半导体芯片410可包含两个不同的半导体芯片。
第三半导体芯片410的第一部分410_1可设置在第三半导体芯片410的第二部分410_2与第一半导体封装衬底101之间。第三半导体芯片410的第二部分410_2的至少一部分可插入例如第一凹槽R1中。
在一些实施例中，如果第三半导体芯片410的第二部分410_2完全插入第一凹槽R1中，那么第三半导体芯片410的第一部分410_1的一部分可插入第一凹槽R1中。
第三半导体芯片410的第一部分410_1的一部分可设置成与第二连接元件203交叠，即与至少一部分交叠。举例来说，第三半导体芯片410的第一部分410_1的一部分可以不与第三半导体芯片410的第二部分410_2交叠。另外，与第三半导体芯片410的第一部分410_1的至少一部分交叠的第二连接元件203可连接接近于第二焊盘313设置的元件。短语「一元件与另一元件交叠」可指其例如在在竖直方向上相对于第一半导体封装衬底101彼此交叠。
在下文中，将参考图16描述根据本公开的一些示范性实施例的半导体封装件。为了说明的清楚起见，将省略冗余的描述。
图16是示出根据本公开的一些示范性实施例的半导体封装件的横截面视图。
参考图16，根据本公开的一些示范性实施例的半导体封装件的中介物300可包含第三凹槽R3。
第三凹槽R3可包含第一部分R3_1(例如，第一凹槽部分)和第二部分R3_2(例如，第二凹槽部分)。第三凹槽R3的第一部分R3_1可包含第三凹槽R3的上部表面R3_U。第三凹槽R3的第一部分R3_1的第一宽度WR31(例如，第一凹槽宽度)可小于第三凹槽R3的第二部分R3_2的第二宽度WR32，例如第二凹槽宽度。
第三半导体芯片410可以完全插入第三凹槽R3中。第三凹槽R3的侧壁R3_S可围绕第三半导体芯片410的整个侧壁。举例来说，第三半导体芯片410的第二部分410_2可设置在第三凹槽R3的第一部分R3_1中。另外，第三半导体芯片410的第一部分410_1可设置在第三凹槽R3的第二部分R3_2中。
在下文中，将参考图17描述根据本公开的一些示范性实施例的半导体封装件。为了说明的清楚起见，将省略冗余的描述。
图17是示出根据本公开的一些示范性实施例的半导体封装件的横截面视图。
参考图17，根据本公开的一些示范性实施例的半导体封装件可包含中介物孔洞301h和第四连接元件205_1以及第四连接元件205_3。第二TIM层127可设置在中介物300与第一半导体芯片110之间，且用于填充第四连接元件205_1和第四连接元件205_3与第二连接元件203之间的中介物孔洞301h和空间。
在下文中，将参考图18描述根据本公开的一些示范性实施例的半导体封装件。为了说明的清楚起见，将省略冗余的描述。
图18是示出根据本公开的一些示范性实施例的半导体封装件的图。
参考图18，根据本发明的一些实施例的半导体封装件可包含第三半导体芯片410、中介物孔洞301h以及第四连接元件205_1和第四连接元件205_3。第二TIM层127可设置在中介物300与第三半导体芯片410之间且可用于至少部分地填充中介物孔洞301h。
虽然已特定参考本发明概念的示范性实施例绘示并描述了本发明，但本领域的一般技术人员将理解，在不脱离随附权利要求书所限定的本发明概念的精神和范围的情况下，可进行形式和细节的各种改变。因此，预期本发明的实施例在所有方面都被视为说明性和非限制性的，参考所附权利要求书而非前述说明指示本发明的范围。

Claims (20)

1.一种半导体封装件，包括：
第一半导体封装件，包括第一半导体封装衬底及设置在所述第一半导体封装衬底上的第一半导体芯片；
中介物，设置在所述第一半导体封装件上，其中所述中介物将所述第一半导体封装件与另一半导体封装件电性连接，所述中介物包括第一凹槽、第一侧以及与所述第一侧相对的第二侧，其中所述第二侧位于所述第一侧与所述第一半导体封装衬底之间，所述第一凹槽形成于所述中介物的所述第二侧中，且所述第一凹槽具有从所述中介物的所述第二侧朝向所述第一侧延伸的侧壁和连接到所述侧壁的凹槽上部表面，且所述凹槽上部表面设置成面向所述第一半导体芯片；以及
通孔，设置在所述中介物中，从所述中介物的所述第二侧朝所述第一侧延伸且设置在所述凹槽上部表面与所述中介物的所述第一侧之间，
其中所述通孔未配置成在所述第一半导体封装件与所述另一半导体封装件之间传送电信号。
2.根据权利要求1所述的半导体封装件，其中所述第一半导体芯片的至少一部分设置在所述第一凹槽中。
3.根据权利要求1所述的半导体封装件，其中所述中介物还包括中介物孔洞，所述中介物孔洞从所述凹槽上部表面穿透到所述中介物的所述第一侧。
4.根据权利要求3所述的半导体封装件，还包括：
热界面材料层，设置在所述凹槽上部表面与第一半导体芯片上部表面之间，其中所述中介物孔洞至少部分地填充有所述热界面材料层。
5.根据权利要求1所述的半导体封装件，其中所述中介物还包括形成于所述凹槽上部表面中的第二凹槽，且
其中所述第一凹槽的第一凹槽宽度大于所述第二凹槽的第二凹槽宽度。
6.根据权利要求1所述的半导体封装件，其中所述中介物还包括第一焊盘和第二焊盘，所述第一焊盘设置在所述中介物的所述第一侧上，所述第二焊盘设置在所述中介物中，且所述第二焊盘与所述第一焊盘间隔开且通过所述第一凹槽暴露，以及
其中所述通孔使所述第一焊盘与所述第二焊盘连接。
7.根据权利要求1所述的半导体封装件，还包括：
热界面材料层，设置在所述凹槽上部表面与第一半导体芯片上部表面之间。
8.根据权利要求1所述的半导体封装件，还包括：
导电材料层，设置在第一半导体芯片上部表面与所述凹槽上部表面之间。
9.根据权利要求1所述的半导体封装件，还包括：
连接元件，设置在所述中介物的所述第一侧上且与所述通孔交叠，
其中所述连接元件未配置成在所述另一半导体封装件与所述中介物之间传送电信号。
10.根据权利要求1所述的半导体封装件，还包括：
中介物连接元件，设置在所述中介物的所述第二侧上且配置成在所述中介物与所述第一半导体封装衬底之间传送电信号；
第一焊盘，设置在所述中介物的所述第一侧上，且所述第一焊盘将所述中介物连接元件与所述另一半导体封装件电性连接；以及
无源元件，连接到所述中介物连接元件及所述第一焊盘。
11.一种半导体封装件，包括：
第一半导体封装件，包括第一半导体封装衬底和设置在所述第一半导体封装衬底上的第一半导体芯片；
中介物，设置在所述第一半导体封装件上，其中所述中介物将所述第一半导体封装件与另一半导体封装件电性连接，所述中介物包括第一凹槽、第一侧以及与所述第一侧相对的第二侧，其中所述第二侧位于所述第一侧与所述第一半导体封装衬底之间，且所述第一凹槽形成于所述中介物的所述第二侧中，且所述第一凹槽具有从所述中介物的所述第二侧朝向所述第一侧延伸的侧壁以及连接到所述侧壁的凹槽上部表面，且所述凹槽上部表面设置成面向所述第一半导体芯片；
中介物连接元件，设置在所述中介物的所述第二侧上且配置成在所述中介物与所述第一半导体封装衬底之间传送电信号；
第一焊盘，设置在所述中介物的所述第一侧上，且将所述中介物连接元件与所述另一半导体封装件电性连接；以及
通孔，设置在所述中介物中且从所述中介物的所述第二侧朝向所述第一侧延伸，且设置在所述凹槽上部表面与所述中介物的所述第一侧之间，
其中所述通孔未配置成在所述第一焊盘与所述中介物连接元件之间传送电信号。
12.根据权利要求11所述的半导体封装件，还包括：
热界面材料层，设置在所述中介物的所述第一侧上。
13.根据权利要求11所述的半导体封装件，还包括：
第二焊盘，设置在所述中介物的所述第一侧上，与所述第一焊盘间隔开，连接到所述通孔，且未配置成在所述中介物与所述另一半导体封装件之间传送电信号；以及
中介物绝缘层，设置在所述第二焊盘与所述凹槽上部表面之间，
其中所述第一凹槽暴露所述中介物绝缘层。
14.根据权利要求11所述的半导体封装件，其中所述第一半导体芯片包括第一芯片部分及从所述第一芯片部分突出的第二芯片部分，
其中所述第一芯片部分的第一部分宽度大于所述第二芯片部分的第二部分宽度，且
其中所述第一半导体芯片的所述第一芯片部分设置在所述第一凹槽中。
15.根据权利要求11所述的半导体封装件，其中所述第一凹槽包括具有第一凹槽宽度的第一凹槽部分及具有大于所述第一凹槽宽度的第二凹槽宽度的第二凹槽部分，且所述第一凹槽的所述第一凹槽部分包括所述凹槽上部表面，
其中所述第一半导体芯片包括第一芯片部分及从所述第一芯片部分突出的第二芯片部分，
其中所述第一半导体芯片的所述第一芯片部分的第一部分宽度大于所述第一半导体芯片的所述第二芯片部分的第二部分宽度，
其中所述第一半导体芯片的所述第二芯片部分设置在所述第一凹槽的所述第一凹槽部分中，且
其中所述第一半导体芯片的所述第一芯片部分的至少一部分设置在所述第一凹槽的所述第二凹槽部分中。
16.一种半导体封装件，包括：
第一半导体封装件，包括第一半导体封装衬底及设置在所述第一半导体封装衬底上的第一半导体芯片；
第二半导体封装件，包括第二半导体封装衬底及设置在所述第二半导体封装衬底上的第二半导体芯片；
中介物，插入于所述第一半导体封装件与所述第二半导体封装件之间，且将所述第一半导体封装件及所述第二半导体封装件电性连接，其中所述中介物包括第一侧及与所述第一侧相对的第二侧，且其中所述第二侧位于所述第一侧与所述第一半导体封装衬底之间；
第一凹槽，形成于所述中介物的所述第二侧中，其中所述第一凹槽包括从所述中介物的所述第二侧朝向所述第一侧延伸的侧壁及连接到所述侧壁从而面向所述第一半导体芯片的凹槽上部表面；以及
通孔，设置在所述中介物中且从所述中介物的所述第二侧朝向所述第一侧延伸，且设置在所述凹槽上部表面与所述中介物的所述第一侧之间，
其中所述通孔未配置成在所述第一半导体封装件与所述第二半导体封装件之间传送电信号。
17.根据权利要求16所述的半导体封装件，其中所述第一半导体芯片的至少一部分设置在所述第一凹槽中。
18.根据权利要求16所述的半导体封装件，其中所述中介物还包括从所述凹槽上部表面穿透到所述中介物的所述第一侧的中介物孔洞。
19.根据权利要求16所述的半导体封装件，其中所述中介物还包括形成于所述凹槽上部表面中的第二凹槽，且
其中所述第一凹槽的第一凹槽宽度大于所述第二凹槽的第二凹槽宽度。
20.根据权利要求16所述的半导体封装件，还包括：
第一连接元件及第二连接元件，设置在所述第二半导体封装衬底与所述中介物之间，
其中所述第一连接元件配置成在所述第二半导体封装件与所述中介物之间传送电信号，且
其中所述第二连接元件设置成与所述通孔交叠，且未被配置成在所述第二半导体封装件与所述中介物之间传送电信号。
CN201811168757.6A 2017-10-17 2018-10-08 半导体封装件 Pending CN109671681A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170134688A KR102327548B1 (ko) 2017-10-17 2017-10-17 반도체 패키지
KR10-2017-0134688 2017-10-17

Publications (1)

Publication Number Publication Date
CN109671681A true CN109671681A (zh) 2019-04-23

Family

ID=66097536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811168757.6A Pending CN109671681A (zh) 2017-10-17 2018-10-08 半导体封装件

Country Status (4)

Country Link
US (2) US10607971B2 (zh)
KR (1) KR102327548B1 (zh)
CN (1) CN109671681A (zh)
TW (1) TWI784026B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707651A (zh) * 2021-10-29 2021-11-26 甬矽电子(宁波)股份有限公司 半导体封装结构和半导体封装结构的制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102448248B1 (ko) * 2018-05-24 2022-09-27 삼성전자주식회사 Pop형 반도체 패키지 및 그 제조 방법
US11171070B2 (en) * 2018-06-21 2021-11-09 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with integrated thermally conductive cooling structures
JP2020167181A (ja) * 2019-03-28 2020-10-08 株式会社デンソー 電子装置
KR20210016216A (ko) 2019-08-02 2021-02-15 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20220008501A (ko) * 2020-07-14 2022-01-21 삼성전자주식회사 반도체 패키지
KR20220025551A (ko) 2020-08-24 2022-03-03 삼성전자주식회사 반도체 패키지
KR20220026658A (ko) * 2020-08-25 2022-03-07 삼성전자주식회사 반도체 패키지
KR20220072169A (ko) * 2020-11-25 2022-06-02 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166834A1 (en) * 2007-12-27 2009-07-02 Stats Chippac Ltd. Mountable integrated circuit package system with stacking interposer
US20100148354A1 (en) * 2008-12-11 2010-06-17 A Leam Choi Integrated circuit packaging system having through silicon via with direct interconnects and method of manufacture thereof
US20140217610A1 (en) * 2010-02-26 2014-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3D Semiconductor Package Interposer with Die Cavity
US20160027764A1 (en) * 2014-07-24 2016-01-28 Jong-Kook Kim Semiconductor package stack structure having interposer substrate
US20170154878A1 (en) * 2015-11-26 2017-06-01 Jae-choon Kim Stack package and method of manufacturing the stack package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7279786B2 (en) 2005-02-04 2007-10-09 Stats Chippac Ltd. Nested integrated circuit package on package system
KR101479506B1 (ko) 2008-06-30 2015-01-07 삼성전자주식회사 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법
US8383457B2 (en) * 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8426961B2 (en) * 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US8411444B2 (en) 2010-09-15 2013-04-02 International Business Machines Corporation Thermal interface material application for integrated circuit cooling
JP5851878B2 (ja) * 2012-02-21 2016-02-03 ルネサスエレクトロニクス株式会社 半導体モジュールの製造方法
TWI531283B (zh) 2012-10-26 2016-04-21 臻鼎科技股份有限公司 連接基板及層疊封裝結構
US9368438B2 (en) * 2012-12-28 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package (PoP) bonding structures
US9016552B2 (en) 2013-03-15 2015-04-28 Sanmina Corporation Method for forming interposers and stacked memory devices
US9318411B2 (en) 2013-11-13 2016-04-19 Brodge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9478500B2 (en) 2015-02-17 2016-10-25 Advanced Semiconductor Engineering, Inc. Interposer substrate, semiconductor structure and fabricating process thereof
KR101653563B1 (ko) 2015-06-11 2016-09-02 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166834A1 (en) * 2007-12-27 2009-07-02 Stats Chippac Ltd. Mountable integrated circuit package system with stacking interposer
US20100148354A1 (en) * 2008-12-11 2010-06-17 A Leam Choi Integrated circuit packaging system having through silicon via with direct interconnects and method of manufacture thereof
US20140217610A1 (en) * 2010-02-26 2014-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3D Semiconductor Package Interposer with Die Cavity
US20160027764A1 (en) * 2014-07-24 2016-01-28 Jong-Kook Kim Semiconductor package stack structure having interposer substrate
US20170154878A1 (en) * 2015-11-26 2017-06-01 Jae-choon Kim Stack package and method of manufacturing the stack package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707651A (zh) * 2021-10-29 2021-11-26 甬矽电子(宁波)股份有限公司 半导体封装结构和半导体封装结构的制备方法

Also Published As

Publication number Publication date
TWI784026B (zh) 2022-11-21
KR102327548B1 (ko) 2021-11-16
TW201917842A (zh) 2019-05-01
US20200219860A1 (en) 2020-07-09
US10607971B2 (en) 2020-03-31
KR20190042975A (ko) 2019-04-25
US11171128B2 (en) 2021-11-09
US20190115325A1 (en) 2019-04-18

Similar Documents

Publication Publication Date Title
CN109671681A (zh) 半导体封装件
US7960827B1 (en) Thermal via heat spreader package and method
US10211190B2 (en) Semiconductor packages having reduced stress
US12009343B1 (en) Stackable package and method
US6657296B2 (en) Semicondctor package
US7656015B2 (en) Packaging substrate having heat-dissipating structure
US7732907B2 (en) Integrated circuit package system with edge connection system
US6720649B2 (en) Semiconductor package with heat dissipating structure
KR20050064144A (ko) 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈
KR20150009826A (ko) 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
KR102451167B1 (ko) 반도체 패키지
US20060102995A1 (en) Apparatus for stacking electrical components using insulated and interconnecting via
US7462925B2 (en) Method and apparatus for stacking electrical components using via to provide interconnection
KR20150065544A (ko) 반도체 칩의 전기적 연결 구조 및 방법
CN112420628A (zh) 半导体封装件
TWI613771B (zh) 半導體封裝
TWI423405B (zh) 具載板之封裝結構
KR101089647B1 (ko) 단층 패키지 기판 및 그 제조방법
CN220474621U (zh) 线路载板及电子封装体
US20200381400A1 (en) Semiconductor package and semiconductor device including the same
KR20120031817A (ko) 반도체 칩 내장 기판 및 이를 포함하는 적층 반도체 패키지
KR102578881B1 (ko) 전력 반도체 패키지 및 그 제조 방법
KR20080074654A (ko) 적층 반도체 패키지
KR101363108B1 (ko) 다층구조 인쇄회로기판
KR101391092B1 (ko) 다층구조 인쇄회로기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination