JP2000269408A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000269408A JP2000269408A JP11069013A JP6901399A JP2000269408A JP 2000269408 A JP2000269408 A JP 2000269408A JP 11069013 A JP11069013 A JP 11069013A JP 6901399 A JP6901399 A JP 6901399A JP 2000269408 A JP2000269408 A JP 2000269408A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- wiring board
- semiconductor
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
を有した半導体装置及びその製造方法に関し、小型化を
図りつつ、実装信頼性を向上し、かつ汎用性の高い半導
体素子の使用を可能とすることを課題とする。 【解決手段】 第1及び第2の半導体素子22A と、第1
の半導体素子22A 及び半田ボール24が配設される多層配
線基板23と、第2の半導体素子22B を搭載すると共にこ
れを多層配線基板23に電気的に接続するインターポーザ
と、各半導体素子22A,22B を封止する封止樹脂25とによ
り半導体装置を構成する。また、インターポーザを、第
2の半導体素子22B を搭載するステージ29A 及びこの第
2の半導体素子22B が電気的に接続されるリード部30A
を有したリードフレーム31A と、第2の半導体素子22B
とリード部30A とを電気的に接続するワイヤ28B と、リ
ード部30A と多層配線基板23とを電気的に接続するワイ
ヤ28C とにより構成する。
Description
製造方法に係り、特に複数の半導体素子をスタックした
構造を有した半導体装置及びその製造方法に関する。近
年、半導体分野においては、「より小さく」「より薄
く」「より軽く」する高密度実装方法が要求されてい
る。そのような要求を充たすため、MCM(MultiChip M
odule) 構造を有した半導体装置が注目されている。
hip Size Package) と略同レベルであり、かつ複数の半
導体素子を多層配線基板上にワイヤ・ボンデイング或い
はフリップチップ・ボンデイング等で搭載・実装する構
成とされている。
1Aを示す断面図である。同図に示す半導体装置1Aは
MCM構造を有しており、かつBGA(Ball Grid Arra
y) タイプの半導体装置である。同図に示す半導体装置
1Aは、大略すると複数(同図では2個)の半導体素子
2A,2B、多層配線基板3A、半田ボール4A、及び
封止樹脂5A等により構成されている。同図に示すよう
に、多層配線基板3A上には複数の半導体素子2A,2
Bが表面実装されており、よって半導体装置1AはMC
M構造とされている。
り多層配線基板3Aの上面に接着された上、ワイヤ8を
用いて多層配線基板3Aに形成されたボンディングパッ
ド7にワイヤボンディングされている。また、多層配線
基板3Aの下面には外部接続端子として機能する半田ボ
ール4Aが配設されている。ワイヤ8がボンディングさ
れたボンディングパッド7と半田ボール4Aは、多層配
線基板3Aの内部に形成された内部配線により接続され
ており、よって各半導体素子2A,2Bは、所定の半田
ボール4Aと電気的に接続された構成とされている。
上面に各半導体素子2A,2B及びワイヤ8を覆うよう
に形成されている。これにより、各半導体素子2A,2
B及びワイヤ8は、封止樹脂5Aにより保護された構成
となっている。また、図2は第2の従来例である半導体
装置1Bを示す断面図である。同図に示す半導体装置1
AもMCM構造及びBGA(Ball Grid Array) 構造を有
した半導体装置である。この半導体装置1Bは、各半導
体素子2A,2Bにスタッドバンプ9を形成し、多層配
線基板3Aにフリップチップボンディングした構成とさ
れている。また、スタッドバンプ9に印加される応力を
緩和するため、各半導体素子2A,2Bと多層配線基板
3Aとの間にはアンダーフィルレジン14が介装された
構成とされている。
装置1A,1Bでは、複数の半導体集積回路チップ2
A,2Bを多層配線基板3A上に平面的に並べて搭載す
る構成であるため、各半導体装置1A,1Bの平面的な
面積の総和より、多層配線基板3Aの面積を小さくする
ことは不可能である。このため、図1及び図2に示した
各半導体装置1A,1Bでは、装置が大型化してしまう
という問題点があった。
Bの両面に半導体素子2C〜2Dを搭載したQFP(Qua
d Flat Package) タイプ(リード10が封止樹脂5Bの
各外周辺から延出した構成)の半導体装置1Cが提案さ
れている。しかるに、この半導体装置1Cでは実装密度
は上がるが、多層配線基板3Bの両面に半導体素子2C
〜2Dを搭載することにより、多層配線基板3Bの両面
に封止樹脂5Bを形成する必要が生じ、封止樹脂5Bの
量も多くなってしまい「重く」「厚い」パッケージにな
ってしまう。
小さく」「より薄く」「より軽く」を目的としたものと
して、図4に示す半導体装置1Dが提案されている。こ
の半導体装置1Dは、スタックドCSPと称せられる半
導体パッケージであり、単層の配線基板11の上部に複
数(本例では2個)の半導体素子2F,2Gを直接積み
重ねた(スタックした)構成とされている。
面に位置するよう配設されており、半導体素子2Gと配
線基板11の接合、及び半導体素子2Fと半導体素子2
Gとの接合には絶縁性接着剤12が用いられている。ま
た、配線基板11の上面には配線パターン13が形成さ
れており、各半導体素子2F,2Gと配線パターン13
はワイヤ8により電気的に接続されている。
4Bが形成されており、この半田ボール4Bは配線基板
11に形成された孔15を介して配線パターン13に接
続されている。これにより、各半導体素子2F,2Bは
半田ボール4Bと電気的に接続された構成とされてい
る。更に、配線基板11の上面には各半導体素子2F,
2G及びワイヤ8を封止する封止樹脂5Cが形成されて
いる。本従来例に係る半導体装置1Dは、各半導体素子
2F,2Gが配線基板11の片面にスタックされた構成
であるため、封止樹脂5Cも配線基板11の片面にのみ
配設すればよく、よって「小さく」「薄く」「軽い」パ
ッケージを実現している。
示す半導体装置1Dは各半導体素子2F,2Gが配線基
板11の片面にスタックされ、よって封止樹脂5Cも配
線基板11の片面にのみ配設すればよいため、「小さ
く」「薄く」「軽い」パッケージを実現できる。しかる
に、半導体装置1Dでは、半導体素子2Fと半導体素子
2Gを直接スタック(接合)した構成であったため、各
半導体素子2F,2G間で干渉が生じてしまうという問
題点があった。具体的には、絶縁性接着剤12を用いて
各半導体素子2F,2G間を接合した後、例えば封止樹
脂5Cを形成する時、或いは半導体装置1Dを実装基板
に実装する時等において各半導体素子2F,2Gには熱
が印加されるが、各半導体素子2F,2Gの熱膨張率に
差がある場合、この熱により半導体素子2Fと半導体素
子2Gとの間には応力が発生する。そして、この応力に
より、各半導体素子2F,2G間に接合不良が発生した
り、また半導体素子2Fが接合されている下部に位置す
る半導体素子2Gの回路形成面に悪影響が発生するおそ
れがある。
の配線基板11を用いていたため、配線パターン13の
引回し(レイアウト)の自由度は低い。よって、各半導
体素子2F,2Gと配線基板11の電気的接続を行なう
場合、配線レイアウトはワイヤ8の接続において行なう
必要がある。しかるに、半導体素子2F,2Gが高密度
化しワイヤ数も多数化すると隣接するワイヤ間の距離は
短くなり、ワイヤレイアウトの自由度も低下する。ま
た、半導体装置1Dのように複数の半導体素子2F,2
Gがスタックされた構成では、この自由度は更に低下す
る。
ている比較的安価な汎用性の高い素子を半導体素子2
F,2Gとして半導体装置1Dに用いようとしても、ワ
イヤ8が干渉することにより汎用性の高い素子を用いる
ことができないという問題点があった。このため、ワイ
ヤ8が干渉しないようなピンレイアウトを有した半導体
素子2F,2Gを新たに開発する必要があり、半導体装
置1Cの開発コスト及び開発に要する時間が増大してし
まうという問題点があった。
あり、小型化を図りつつ、実装信頼性の向上、及び汎用
性の高い半導体素子の使用を可能とした半導体装置及び
その製造方法を提供することを目的とする。
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。請求項1記載の発明に係る半導体装
置は、第1の半導体素子と、この第1の半導体素子を上
面に搭載すると共に下面に外部接続端子が配設された多
層配線基板と、第2の半導体素子と、この第2の半導体
素子を前記第1の半導体素子上に離間した状態で重ね合
わされるよう保持すると共に、前記第2の半導体素子と
前記多層配線基板とを電気的に接続するインターポーザ
と、前記第1及び第2の半導体素子を封止するよう、か
つ前記第1の半導体素子と前記第2の半導体素子との離
間部分に充填されるよう形成された封止樹脂とを有する
ことを特徴とするものである。
載の半導体装置において、前記インターポーザは、前記
第2の半導体素子を搭載するステージと、前記第2の半
導体素子が電気的に接続されるリード部とを有したリー
ドフレームと、前記第2の半導体素子と前記リード部と
を電気的に接続する第1の電気的接続手段と、前記リー
ド部と前記多層配線基板とを電気的に接続する第2の電
気的接続手段とにより構成されることを特徴とするもの
である。
載の半導体装置において、前記第1及び第2の電気的接
続手段を共にワイヤとしたことを特徴とするものであ
る。また、請求項4記載の発明は、請求項2記載の半導
体装置において、前記第1の電気的接続手段を突起電極
とし、前記第2の電気的接続手段をワイヤとしたことを
特徴とするものである。
載の半導体装置において、前記ステージが前記第1の半
導体素子と対向するよう配置すると共に、前記ステージ
の前記第1の半導体素子と対向する面に絶縁材を配設し
たことを特徴とするものである。
載の半導体装置において、前記第1の半導体素子の回路
形成面と、前記第2の半導体素子の回路形成面が対向す
るよう配置したことを特徴とするものである。また、請
求項7記載の発明は、請求項6記載の半導体装置におい
て、前記ステージを前記封止樹脂から露出した構成とし
たことを特徴とするものである。
至7のいずれかに記載の半導体装置において、前記リー
ドフレームを前記多層配線基板上に保持する保持部材を
設けたことを特徴とするものである。また、請求項9記
載の発明は、請求項1記載の半導体装置において、前記
インターポーザは、前記第2の半導体素子を搭載すると
共に、前記第2の半導体素子が電気的に接続されるリー
ド部とを有した可撓性配線基板と、前記第2の半導体素
子と前記リード部とを電気的に接続する第1の電気的接
続手段と、前記リード部と前記多層配線基板とを電気的
に接続する第2の電気的接続手段とにより構成されるこ
とを特徴とするものである。
装置の製造方法は、多層配線基板の上面に第1の半導体
素子を搭載すると共に該第1の半導体素子と前記多層配
線基板とを電気的に接続する第1の半導体素子搭載工程
と、ステージとリード部とを有するリードフレームの該
ステージに第2の半導体素子を搭載すると共に、該第2
の半導体素子と前記リード部とを第1の電気的接続手段
で接続する第2の半導体素子搭載工程と、保持手段を用
い、前記第1の半導体素子に対し前記第2の半導体素子
が離間するよう前記リードフレームを前記多層配線基板
上に保持するリードフレーム保持工程と、前記リード部
と前記多層配線基板とを第2の電気的接続手段にて接続
する接続工程と、前記第1及び第2の半導体素子を封止
するよう、かつ前記第1の半導体素子と前記第2の半導
体素子との離間部分に樹脂を充填することにより封止樹
脂を形成する樹脂封止工程と、前記多層配線基板の下面
に外部接続端子を形成する端子形成工程とを有すること
を特徴とするものである。
1記載の半導体装置の製造方法において、前記保持手段
として、前記リードフレームを前記多層配線基板上に保
持するダム部材を用いたことを特徴とするものである。
また、請求項12記載の発明は、請求項11記載の半導
体装置の製造方法において、前記保持手段として、前記
リードフレームのリード部外側に形成さたれ折り曲げ部
を用いたことを特徴とするものである。
請求項1記載の発明によれば、多層配線基板の上面に第
1の半導体素子を搭載すると共にインターポーザに保持
された第2の半導体素子が第1の半導体素子上に離間し
た状態で重ね合わされるよう配設したことにより、スタ
ックドCSPと同様に半導体装置の小型化を図ることが
できる。
配線基板と電気的に接続された構成としている。多層配
線基板は、その内部配線によって配線の引回しに自由度
を有する。よって、多層配線基板の外部に位置するイン
ターポーザ側で配線の引回しを行なう必要がなくなり、
よって半導体素子として汎用品を用いることが可能とな
る。これにより、半導体装置の低コスト化を図ることが
できる。
素子と第2の半導体素子は離間した状態で配設されるた
め、各半導体素子が相互に干渉することがなくなり、半
導体装置の信頼性を向上させることができる。また、請
求項2乃至請求項4記載の発明によれば、ステージとリ
ード部を有したリードフレームと、第2の半導体素子を
多層配線基板に電気的に接続する第1及び第2の電気的
接続手段とによりインターポーザを構成したことによ
り、リードフレームは半導体装置の構成要素として広く
用いられており、また半導体素子とリード部を接続する
第1の電気的接続手段、及びリード部と多層配線基板を
接続する第2の電気的接続手段も周知の電気的接続手段
(例えば、ワイヤや突起電極)を用いることができる。
よって、新たな製造設備を必要することなく半導体装置
を製造することができ、半導体装置の低コスト化を図る
ことが可能となる。
ージが第1の半導体装置と対向するよう配置するよう配
設することにより、ワイヤを用いた場合にはワイヤとス
テージが近接して接触するおそれがある。しかるに、ス
テージの第1の半導体素子と対向する面に絶縁材を配設
することにより、ワイヤがステージと接触してもワイヤ
とステージが電気的に接続することはなく、半導体装置
の誤動作及び損傷を防止することができる。
の半導体素子の回路形成面と第2の半導体素子の回路形
成面が対向するよう配置したことにより、第2の半導体
素子とリード部とを接続するワイヤは、第1の半導体素
子と対向する側にループを形成する構成となる。このた
め、第2の半導体素子の背面側に形成される封止樹脂を
薄く形成することができ、半導体装置の薄型化を図るこ
とができる。
ージを封止樹脂から露出した構成としたことにより、半
導体素子で発生した熱はステージを介して直接外気に放
熱されるため、放熱特性を向上させることができる。ま
た、請求項8記載の発明によれば、リードフレームを多
層配線基板上に保持する保持部材を設けたことにより、
第2の半導体素子を第1の半導体素子から離間した状態
に安定した状態で保持することができる。
の半導体素子を搭載すると共に第2の半導体素子が電気
的に接続されるリード部とを有した可撓性配線基板と、
第2の半導体素子を多層配線基板に電気的に接続する第
1及び第2の電気的接続手段とによりインターポーザを
構成したことにより、可撓性配線基板はリードフレーム
に比べて狭ピッチで配設パターンを形成できるため、高
密度化された半導体素子に対応することができる。
ape Automated Bonding)テープ等の半導体装置の構成要
素として広く用いられているものを適用でき、かつ半導
体素子とリード部及びリード部と多層配線基板を接続す
る第1及び第2の電気的接続手段も周知の電気的接続手
段(例えば、ワイヤや突起電極)を用いることができ
る。よって、新たな製造設備を必要することなく半導体
装置を製造することができ、半導体装置の低コスト化を
図ることが可能となる。
1の半導体素子搭載工程及び第2の半導体素子搭載工程
が終了した後、リードフレーム保持工程において、保持
手段を用いて第1の半導体素子に対し第2の半導体素子
が離間するようリードフレームを多層配線基板上に保持
するため、続いて実施される接続工程及び樹脂封止工程
では、第2の半導体素子が第1の半導体素子上に保持さ
れた状態で接続処理及び樹脂封止処理を実施することが
でき、各処理を容易に行なうことが可能となる。
持手段としては、リードフレームを多層配線基板上に保
持するダム部材を用いることができる。また、請求項1
2記載の発明のように、保持手段としては、リードフレ
ームのリード部外側に形成さたれ折り曲げ部を用いるこ
とができる。
いて図面と共に説明する。図5は、本発明の第1実施例
である半導体装置20Aを示す断面図である。同図に示
す半導体装置20Aは、大略すると複数(本実施例では
2個)の半導体素子22A,22B、多層配線基板2
3、半田ボール24、インターポーザ、及び封止樹脂2
5等により構成されている。同図に示すように、多層配
線基板23上には複数の半導体素子22A,22Bが積
み重ねられた構成(スタックされた構成)とされてお
り、よって半導体装置20AはスタックドCSPと類似
した構成とされている。
ICであり、図示しない接着剤により多層配線基板23
の上面に接着されている。第1の半導体素子22Aの回
路形成面は図中上面であり、この回路形成面の外周に形
成された電極と多層配線基板23に形成されたボンディ
ングパッド27はワイヤ28Aにより接続されている。
また、多層配線基板23の下面には、外部接続端子とし
て機能する複数の半田ボール24が配設されている。
等のメモリICであり、インターポーザにより第1の半
導体素子22Aに対し上方に離間した位置に保持される
と共に多層配線基板23に電気的に接続された構成とさ
れている。インターポーザは、リードフレーム31A,
ワイヤ28(第1の電気的接続手段),ワイヤ28C
(第2の電気的接続手段)等により構成されている。リ
ードフレーム31Aはステージ29Aとリード部30A
とを有した構成とされており、例えば42アロイ,銅合
金等の従来から半導体装置のリード材料として一般に用
いられている材料により形成されている。
示しない接着剤によりステージ29Aに接合される。ま
た、リードフレーム31Aは、多層配線基板23の上面
に固定されたダム部材32上に配設された構成とされて
おり、よってリードフレーム31Aは多層配線基板23
に対し図中矢印H1で示す寸法だけ離間して配設された
構成となっている。これにより、第2の半導体素子22
Bは第1の半導体素子22Aに対し上方に所定寸法(例
えば、200μm程度)だけ離間した位置に保持され
る。
が第1の半導体素子22Aと直接対向した状態となるた
め、ステージ29Aの第1の半導体素子22Aと対向す
る面に絶縁材38を配設した構成としている。この絶縁
材38としては、例えば絶縁性樹脂を用いることがで
き、この絶縁性樹脂を所定の膜厚でコーティングするこ
とにより絶縁材38は形成される。
の半導体装置22Aと対向するよう配置された構成で
は、ワイヤ28Aとステージ29Aが近接するため両者
28,29Aが接触するおそれがある。この場合、ステ
ージ29Aはもともと導電性を有するリード材料により
形成されているため、ワイヤ28Aが接触すると短絡し
てしまい、半導体装置20Aの動作不良につながる。
第1の半導体素子22Aと対向する面(下面)に絶縁材
38を配設することにより、ワイヤ28Aがステージ2
9Aと接触しても、ワイヤ28Aとステージ29Aが電
気的に接続することはない。これにより、半導体装置2
0Aに誤動作が発生したり、また各半導体素子22A,
22Bに損傷が発生することを防止できる。
ード部30Aは、前記したダム部材32の上部に載置さ
れており、よってリードフレーム31Aは多層配線基板
23上に安定して保持された構成となっている(後述す
るように、特に封止樹脂25を配設する前において)。
尚、本実施例では、前記したステージ29Aとリード部
30Aは、略同一平面上にあるよう構成されている。
は、ワイヤ28B(第1の電気的接続手段)により電気
的に接続された構成とされている。また、リード部30
Aと多層配線基板23に形成されたボンディングパッド
27は、ワイヤ28C(第2の電気的接続手段)により
電気的に接続された構成とされている。これにより、第
2の半導体素子22Bは、各ワイヤ28B,28C、及
びリード部30Aを介して多層配線基板23に電気的に
接続された構成となる。
Bは、各ワイヤ28A〜28Cを用いて多層配線基板2
3に接続される。また、各ワイヤ28A〜28Cがボン
ディングされるボンディングパッド27と半田ボール2
4が接合される電極35は、多層配線基板23の内部に
形成された内部配線により接続されており、よって各半
導体素子22A,22Bは所定の半田ボール24に電気
的に接続された構成となっている。
逆打ちボンディングにより配設されている。即ち、多層
配線基板23のボンディングパッド27との接合をファ
ーストボンディングとし、各半導体素子22A,22B
の電極との接合をセカンドボンディングとしている。こ
のように、各ワイヤ28A〜28Cを逆打ちボンディン
グにより配設することにより、ワイヤーループの高さを
低くすることができ、半導体装置20Aの薄型化を図る
ことができる。
脂等の絶縁性樹脂よりなり、上記した多層配線基板3A
の片面上に各半導体素子22A,22B,リードフレー
ム31A,及びワイヤ28A〜28Cを覆うように形成
されている。これにより、各半導体素子22A,2Bリ
ードフレーム31A,及びワイヤ28A〜28Cは、封
止樹脂25により保護された構成となる。
2Aと第2の半導体素子22Bとの離間部分に充填され
るよう形成されており、よって封止樹脂25によっても
ステージ29Aとワイヤ28は絶縁された構成となって
いる。また、上記のように封止樹脂25は多層配線基板
3Aの片面上にのみ形成されるため、先に図3を用いて
説明した従来の半導体装置1Cと異なり、小型・軽量化
を図ることができると共に封止樹脂25の使用量を低減
することができる。
0Aは多層配線基板23の上面に第1の半導体素子22
Aを搭載すると共に、リードフレーム31Aに保持され
た第2の半導体素子22Bが第1の半導体素子22A上
に離間した状態で重ね合わされるよう構成されている。
このため、先に説明したスタックドCSPタイプの半導
体装置1D(図4参照)と同様に、各半導体装置22
A,22Bの平面的な面積の総和よりも多層配線基板2
3の面積を小さくすることができ、よって半導体装置2
0Aの小型化を図ることができる。
素子22A,22Bは多層配線基板23と電気的に接続
された構成としているが、この多層配線基板23はその
内部に形成された内部配線によって配線の引回しに自由
度を有している。即ち、各半導体素子22A,22Bと
接続されたワイヤ28A〜28Cがボンディングされる
ボンディングパッド27と、半田ボール24が接合され
る電極35との間で、配線の引回しを行なうことが可能
となる。
て、予めピンレイアウト(ピンアドレス)が決まってい
る汎用品を用いたとしても、多層配線基板23内の内部
配線において配線の引回しを行なえばよく、多層配線基
板23の外部においてワイヤ28A〜28Cの引回しを
行なう必要はなくなる。これにより、半導体素子22
A,22Bとして汎用品を用いることが可能となり、半
導体装置20Aの低コスト化を図ることができる。
ク製多層配線基板,ガラスエポキシ製多層配線基板,樹
脂製多層配線基板等、種々の構造の多層配線基板を適用
することが可能である。一方、本実施例に係る半導体装
置20Aでは、封止樹脂25内において、第1の半導体
素子22Aと第2の半導体素子22Bは離間した状態で
配設されている。よって、各半導体素子22A,22B
間で熱膨張率に差があり、また封止樹脂25の形成或い
は半導体装置20Aの実装等により各半導体素子22
A,22Bに熱が印加されたとしても、この熱により第
1の半導体素子22Aと第2の半導体素子22Bとの間
に応力が発生するようなことはない。従って、各半導体
素子22A,22Bが相互に干渉することはなくなり、
半導体装置20Aの信頼性を向上させることができる。
は、インターポーザをリードフレーム31Aと各ワイヤ
28B,28Cにより構成している。リードフレーム3
1Aは半導体装置の構成要素として広く用いられてい
る。また、第2の半導体素子22Bとリード部30Aを
接続するワイヤ28B、及びリード部30Aと多層配線
基板23を接続するワイヤ28Cも周知のワイヤボンデ
ィング装置を用いてワイヤボンディングできるワイヤを
用いている。よって、新たな製造設備を必要することな
く半導体装置20Aを製造するることができ、半導体装
置20Aのコスト低減を図ることができる。
する。図6は、本発明の第2実施例である半導体装置2
0Bを示している。尚、図6において、図5に示した第
1実施例である半導体装置20Aと同一構成について
は、同一符号を付してその説明を省略する。また、図7
乃至図10を用いて説明する各実施例についても同様と
する。
導体装置20Aでは、第1の半導体素子22Aの回路形
成面がステージ29Aと対向するよう構成した。これに
対し本実施例に係る半導体装置20Bでは、第1の半導
体素子22Aの回路形成面と、第2の半導体素子22B
の回路形成面が対向するよう配置したことを特徴とする
ものである。
ム31Bのステージ29Bは第2の半導体素子22Bの
外側に位置する構成となる。また、リード部30Aの多
層配線基板23上の高さH1は第1実施例に係る半導体
装置20Aと同一であるため、本実施例で用いるリード
フレーム31Bはステージ29Bとリード部30Aと
で、高さ方向に対して段差を有した構成とされている。
更に、本実施例では、図示されるようにステージ29B
を封止樹脂25から露出した構成としている。
Aの回路形成面と第2の半導体素子22Bの回路形成面
が対向するよう配置したことにより、第2の半導体素子
22Bとリード部30Aとを接続するワイヤ28Bは、
第1の半導体素子22Aと対向する側にループを形成す
る構成となる。このため、第2の半導体素子22Bの背
面側に形成される封止樹脂を薄く形成することができ、
半導体装置20Bの薄型化を図ることができる。
を封止樹脂25から露出した構成とした場合には、更に
半導体装置20Bの薄型化を図ることができる。また、
ステージ29Bを封止樹脂25から露出した構成とした
ことにより、ステージ29Bは放熱フィンとしても機能
し、よって各半導体素子22A,22Bで発生する熱を
ステージ29Bを介して直接外気に放熱することが可能
となり、半導体装置20Bの放熱特性を向上させること
ができる。
する。図7は、本発明の第3実施例である半導体装置2
0Cを示している。本実施例に係る半導体装置20C
は、第1及び第2実施例に係る各半導体装置20A,2
0Bにおいて、リードフレーム31A,31Bを保持す
るために用いていたダム部材32を除去した構成とした
ことを特徴とするものである。即ち、本実施例では、リ
ードフレーム31Cが多層配線基板23に対して浮いた
状態となっている(尚、実際はリードフレーム31Cと
多層配線基板23との間には封止樹脂25が介在す
る)。この構成とすることにより、部品点数の削減を図
ることができる。尚、この半導体装置20Cの製造方法
については、後に詳述する。
する。図8は、本発明の第4実施例である半導体装置2
0Dを示している。本実施例に係る半導体装置20D
は、インターポーザを可撓性配線基板であるTAB(Tap
e Automated Bonding)基板33,ワイヤ28C,及び突
起電極であるスタッドバンプ34(例えば金バンプ)等
により構成したことを特徴とするものである。
に形成された配線パターンとにより構成されている。こ
のTAB基板33の一部(以下、リード部30Bとい
う)はダム部材32の上面に接着剤により接着されてい
る。また、TAB基板33の一部は第2の半導体素子2
2Bの下部まで延出している。第2の半導体素子22B
は、スタッドバンプ34をこの部位に接合することによ
りTAB基板33にフリップチップボンディングされ
る。
多層配線基板23に形成されたボンディングパッド27
との間には、ワイヤ28Cが配設される。これにより、
第2の半導体素子22Bは、スタッドバンプ34(第1
の電気的接続手段),TAB基板33,及びワイヤ28
C(第2の電気的接続手段)を介して多層配線基板23
に電気的に接続された構成となる。
成技術を用いて形成できるため、上記したリードフレー
ム31A,31Cに比べて狭ピッチで配設パターンを形
成できる。よって、インターポーザの一部としてTAB
基板33を用いることにより、半導体素子22A,22
Bが高密度化し電極数が増大しても、これに十分に対応
することができる。
成要素として広く用いられているTABテープ等を適用
することができ、かつ第2の半導体素子22Bとリード
部30Bを接続するスタッドバンプ34、及びリード部
30Bと多層配線基板23を接続するワイヤ28Cも半
導体装置の構成要素として広く用いられているものであ
る。よって、新たな製造設備を必要することなく半導体
装置を製造20Dを形成することができ、半導体装置2
0Dの低コスト化を図ることができる。
Dの製造方法について説明する。尚、以下の説明では、
図6に示した第2実施例に係る半導体装置20B、及び
図7に示した第2実施例に係る半導体装置20Cの製造
方法を例に挙げて説明するものとする。図9は、第2実
施例に係る半導体装置20Bの製造方法を説明するため
の図である。
9(A)に示すように、予め別工程(リードフレーム形
成工程)においてステージ29B及びリード部30Aが
形成されたリードフレーム31Bに第2の半導体素子2
2Bを搭載する。具体的には、接着剤(図示せず)を用
いて、第2の半導体素子22Bをステージ29Bにダイ
ボンディングする。続いて、ステージ29B上に搭載さ
れた第2の半導体素子22Bとリード部30Aとの間に
ワイヤ28B(第1の電気的接続手段)をワイヤボンデ
ィングする(以上の処理を第2の半導体素子搭載工程と
う)。
Bは、ステージ29Bとリード部30Aが高さ方向に段
差を有した構成である。しかるに、リードフレーム31
Bを形成するリードフレーム形成工程では、板状基材を
プレス加工により切断或いは塑性変形させて所定形状の
リードフレーム31Bを形成するため、ステージ29B
とリード部30Aとの間に段差を有するリードフレーム
31Bであっても容易に形成することができる。
の半導体素子22Aは接着剤(図示せず)を用いて多層
配線基板23の上面に搭載される。多層配線基板23は
別工程において製造されるものであり、上面にはボンデ
ィングパッド27が形成され、また下面には電極35が
形成され、またボンディングパッド27と電極35との
間には内部配線が形成されている。
層配線基板23の上面に搭載されると、続いて第1の半
導体素子22Aの回路形成面の外周に設けられた電極と
ボンディングパッド27との間にワイヤ28Aがワイヤ
ボンディングされる。このワイヤボンディングの際、ボ
ンディングパッド27にファーストボンディングを行
い、第1の半導体素子22Aにセカンドボンディングを
行なう逆打ちを行なう。これにより、ワイヤ28Aのル
ープ高さを低くすることができる。
と、多層配線基板23の第1の半導体素子22Aが配設
された位置の外周にダム部材32(保持部材)を配設す
る。このダム部材32の材質としては、絶縁性を有した
樹脂を利用することが考えられる。ダム部材32は、多
層配線基板23に接着剤を用いて固定される(以上の処
理を第1の半導体素子搭載工程という)。
第2の半導体素子搭載工程は、いずれを先に実施しても
よく、また同時に実施するとも可能である。また、第1
の半導体素子22Aと第2の半導体素子22Bの離間距
離は、ダム部材32の高さを調整することにより、任意
に設定することが可能である。上記の第1及び第2の半
導体素子搭載工程が終了すると、続いて図9(C)に示
されるように、第2の半導体素子22Bが搭載されたリ
ードフレーム31Bのリード部30Aを多層配線基板2
3に設けられたダム部材32の上部に接着剤を用いて固
定する。これにより、リードフレーム31Bはダム部材
32に保持された構成となる(リードフレーム保持工
程)。この際、リードフレーム31Bは、第2の半導体
素子22Bの回路形成面が第1の半導体素子22Aの回
路形成面と対向するようダム部材32上に配設される
(即ち、図9(C)に示されるリードフレーム31B
は、図9(A)に示す状態に対し上下を逆とした状態と
なる)。
と、図9(D)に示されるように、リード部30Aと多
層配線基板23のボンディングパッド27とのにワイヤ
28Cがワイヤボンディングされる(接続工程)。この
ワイヤボンディングの際、ボンディングパッド27にフ
ァーストボンディングを行い、リード部30Aにセカン
ドボンディングを行なう逆打ちを行なう。これにより、
ワイヤ28Cのループ高さを低くすることができる。
及び第2の半導体素子22A,22B,リードフレーム
31B,及び各ワイヤ28A〜28Cを封止するよう、
かつ第1の半導体素子22Aと第2の半導体素子22B
との離間部分を塞ぐよう、樹脂を充填して封止樹脂25
を形成する(樹脂封止工程)。本実施例では、ステージ
29Bを封止樹脂25から露出するよう樹脂封止処理を
行なっている。これは、封止樹脂25の形成時に用いる
金型にステージ29Bを当接させた状態で樹脂モールド
することにより容易に行なうことができる。
ム部材32,リードフレーム31B,及び封止樹脂25
をダイシングし、その後に多層配線基板23の下面に形
成されている電極35に半田バンプ24を形成する(端
子形成工程)ことにより、図9(E)に示す半導体装置
20Bが製造される。上記した製造方法によれば、第1
及び第2の半導体素子搭載工程が終了した後、リードフ
レーム保持工程においてダム部材32を用いて第1の半
導体素子22Aに対し第2の半導体素子22Bが離間す
るようリードフレーム31Bを多層配線基板23上に保
持するため、後に実施される接続工程及び樹脂封止工程
では、第2の半導体素子22Bが第1の半導体素子22
A上に保持された状態で各工程を実施することができ製
造処理を容易に行なうことができる。行なうことが可能
となる。
半導体装置20Cの製造方法について説明する。尚、第
3実施例に係る半導体装置20Cの製造方法は、基本的
な製造工程は図9を用いて説明した第2実施例に係る半
導体装置20Bの製造方法と同一であるため、以下の説
明では第2実施例に係る半導体装置20Bの製造方法と
異なる処理を重点的に説明するものとする。
ードフレーム形成工程においてステージ29B,リード
部30A.及び折り曲げ部36が形成されたリードフレ
ーム31Cを形成しておく。そして、図10(A)に示
すように、リードフレーム31Cのステージ20Bに第
2の半導体素子22Bを搭載し、その後ステージ29B
上に搭載された第2の半導体素子22Bとリード部30
Aとの間にワイヤ28Bをワイヤボンディングする(第
2の半導体素子搭載工程)。
折り曲げ部36を形成する際、図10(A)に矢印H3
で示す寸法は、半導体装置20Cにおいて多層配線基板
23に対しリード部30Aが離間した高さH2(図7に
矢印で示す)と等しくなるよう設定する(H2=H
3)。尚、前記したように、リードフレーム31Cを形
成するリードフレーム形成工程では、板状基材をプレス
加工により切断或いは塑性変形させて所定形状のリード
フレーム31Bを形成するため、ステージ29Bとリー
ド部30Aとの間に段差を有し、かつ折り曲げ部36を
有するリードフレーム31Cであっても容易に形成する
ことができる。
を示しているが、この処理はダム部材32を配設しない
点を除いては図9(B)の処理と同一であるため、説明
を省略する。第1及び第2の半導体素子搭載工程が終了
すると、続いて図10(C)に示されるように、第2の
半導体素子22Bが搭載されたリードフレーム31Cを
多層配線基板23の上面に接着剤を用いて固定する(リ
ードフレーム保持工程)。この際、リードフレーム31
Cは、図10(A)に示される状態に対して上下を反対
にした状態で多層配線基板23上に載置される。
られた折り曲げ部36は、第2の半導体素子22Bを第
1の半導体素子22Aに対して離間した状態で保持する
脚部として機能することとなる。即ち、第2の半導体素
子22Bは、ダム部材32等の保持部材を要することな
く、リードフレーム31C自体により保持された構成と
なる。更に、図10(A)に示したように、折り曲げ部
36は段差高さH3(=H2)を有しているため、第2
の半導体素子22Bの回路形成面と多層配線基板23と
の離間距離はH2となる。
と、図10(D)に示されるように、リード部30Aと
多層配線基板23のボンディングパッド27とのにワイ
ヤ28Cがワイヤボンディングされる(接続工程)。こ
のワイヤボンディングの際、本実施例ではリード部30
Aが浮いた状態となっているため、ワイヤボンディング
を確実に行なうためにリードの下部に補強部材37を挿
入してワイヤボンディング処理を行なっている。尚、こ
の補強部材37はワイヤボンディング処理の終了後に除
去される。
程、端子形成工程等が実施され、これによらり図10
(E)に示す半導体装置20Cが製造される。上記した
製造方法によれば、図9を用いて説明した製造方法と同
様に、リードフレーム保持工程後は第1の半導体素子2
2Aに対して第2の半導体素子22Bは離間した位置に
保持されるため、後に実施される接続工程及び樹脂封止
工程を容易に行なうことができる。更に、本実施例では
第2の半導体素子22Bを第1の半導体素子22Aに対
して離間保持する保持手段として、リードフレーム31
Cの折り曲げ部36を用いているため、部品点数の削減
を図ることができる。
種々の効果を実現することができる。請求項1記載の発
明によれば、第2の半導体素子が第1の半導体素子上に
離間した状態で重ね合わされるよう配設したことによ
り、半導体装置の小型化を図ることができる。
ターポーザ側で配線の引回しを行なう必要がなくなるた
め、半導体素子として汎用品を用いることが可能とな
り、よって半導体装置の低コスト化を図ることができ
る。更に、封止樹脂内において、第1の半導体素子と第
2の半導体素子は離間した状態で配設されるため、各半
導体素子が相互に干渉することがなくなり、半導体装置
の信頼性を向上さることができる。
よれば、新たな製造設備を必要することなく半導体装置
を製造るすることができ、半導体装置の低コスト化を図
ることが可能となる。また、請求項5記載の発明によれ
ば、ステージの第1の半導体素子と対向する面に絶縁材
を配設することにより、ワイヤがステージと接触しても
ワイヤとステージが電気的に接続することはなく、半導
体装置の誤動作及び損傷を防止することができる。
の半導体素子とリード部とを接続するワイヤは、第1の
半導体素子と対向する側にループを形成する構成となる
ため、第2の半導体素子の背面側に形成される封止樹脂
を薄く形成することができ、半導体装置の薄型化を図る
ことができる。また、請求項7記載の発明によれば、ス
テージを封止樹脂から露出した構成としたことにより、
半導体素子で発生した熱はステージを介して直接外気に
放熱されるため、放熱特性を向上させることができる。
ドフレームを多層配線基板上に保持する保持部材を設け
たことにより、第2の半導体素子を第1の半導体素子か
ら離間した状態に安定した状態で保持することができ
る。また、請求項9記載の発明によれば、可撓性配線基
板はリードフレームに比べて狭ピッチで配設パターンを
形成できるため、高密度化された半導体素子に対応する
ことができる。また、新たな製造設備を必要することな
く半導体装置を製造るすることができ、半導体装置の低
コスト化を図ることが可能となる。
続工程及び樹脂封止工程を第2の半導体素子が第1の半
導体素子上に保持された状態で実施することができるた
め、各工程で実施される接続処理及び樹脂封止処理を容
易に行なうことができる。
の断面図である。
の断面図である。
の断面図である。
の断面図である。
るたの断面図である。
るたの断面図である。
るたの断面図である。
るたの断面図である。
方法を製造手順に沿って説明するための図である。
造方法を製造手順に沿って説明するための図である。
Claims (12)
- 【請求項1】 第1の半導体素子と、 該第1の半導体素子を上面に搭載すると共に下面に外部
接続端子が配設された多層配線基板と、 第2の半導体素子と、 該第2の半導体素子を前記第1の半導体素子上に離間し
た状態で重ね合わされるよう保持すると共に、前記第2
の半導体素子と前記多層配線基板とを電気的に接続する
インターポーザと、 前記第1及び第2の半導体素子を封止するよう、かつ前
記第1の半導体素子と前記第2の半導体素子との離間部
分に充填されるよう形成された封止樹脂と、を有するこ
とを特徴とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置において、 前記インターポーザは、 前記第2の半導体素子を搭載するステージと、前記第2
の半導体素子が電気的に接続されるリード部とを有した
リードフレームと、 前記第2の半導体素子と前記リード部とを電気的に接続
する第1の電気的接続手段と、 前記リード部と前記多層配線基板とを電気的に接続する
第2の電気的接続手段と、により構成されることを特徴
とする半導体装置。 - 【請求項3】 請求項2記載の半導体装置において、 前記第1及び第2の電気的接続手段を共にワイヤとした
ことを特徴とする半導体装置。 - 【請求項4】 請求項2記載の半導体装置において、 前記第1の電気的接続手段を突起電極とし、前記第2の
電気的接続手段をワイヤとしたことを特徴とする半導体
装置。 - 【請求項5】 請求項3記載の半導体装置において、 前記ステージが前記第1の半導体素子と対向するよう配
置すると共に、前記ステージの前記第1の半導体素子と
対向する面に絶縁材を配設したことを特徴とする半導体
装置。 - 【請求項6】 請求項3記載の半導体装置において、 前記第1の半導体素子の回路形成面と、前記第2の半導
体素子の回路形成面が対向するよう配置したことを特徴
とする半導体装置。 - 【請求項7】 請求項6記載の半導体装置において、 前記ステージを前記封止樹脂から露出した構成としたこ
とを特徴とする半導体装置。 - 【請求項8】 請求項2乃至7のいずれかに記載の半導
体装置において、 前記リードフレームを前記多層配線基板上に保持する保
持部材を設けたことを特徴とする半導体装置。 - 【請求項9】 請求項1記載の半導体装置において、 前記インターポーザは、 前記第2の半導体素子を搭載すると共に、前記第2の半
導体素子が電気的に接続されるリード部とを有した可撓
性配線基板と、 前記第2の半導体素子と前記リード部とを電気的に接続
する第1の電気的接続手段と、 前記リード部と前記多層配線基板とを電気的に接続する
第2の電気的接続手段と、により構成されることを特徴
とする半導体装置。 - 【請求項10】 多層配線基板の上面に第1の半導体素
子を搭載すると共に該第1の半導体素子と前記多層配線
基板とを電気的に接続する第1の半導体素子搭載工程
と、 ステージとリード部とを有するリードフレームの該ステ
ージに第2の半導体素子を搭載すると共に、該第2の半
導体素子と前記リード部とを第1の電気的接続手段で接
続する第2の半導体素子搭載工程と、 保持手段を用い、前記第1の半導体素子に対し前記第2
の半導体素子が離間するよう前記リードフレームを前記
多層配線基板上に保持するリードフレーム保持工程と、 前記リード部と前記多層配線基板とを第2の電気的接続
手段にて接続する接続工程と、 前記第1及び第2の半導体素子を封止するよう、かつ前
記第1の半導体素子と前記第2の半導体素子との離間部
分に樹脂を充填することにより封止樹脂を形成する樹脂
封止工程と、 前記多層配線基板の下面に外部接続端子を形成する端子
形成工程と、を有することを特徴とする半導体装置の製
造方法。 - 【請求項11】 請求項11記載の半導体装置の製造方
法において、 前記保持手段として、前記リードフレームを前記多層配
線基板上に保持するダム部材を用いたことを特徴とする
半導体装置の製造方法。 - 【請求項12】 請求項11記載の半導体装置の製造方
法において、 前記保持手段として、前記リードフレームのリード部外
側に形成さたれ折り曲げ部を用いたことを特徴とする半
導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06901399A JP3685947B2 (ja) | 1999-03-15 | 1999-03-15 | 半導体装置及びその製造方法 |
US09/495,699 US6414381B1 (en) | 1999-03-15 | 2000-02-01 | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board |
DE10009733A DE10009733B4 (de) | 1999-03-15 | 2000-03-02 | Halbleitervorrichtung und Verfahren zum Herstellen derselben |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06901399A JP3685947B2 (ja) | 1999-03-15 | 1999-03-15 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000269408A true JP2000269408A (ja) | 2000-09-29 |
JP3685947B2 JP3685947B2 (ja) | 2005-08-24 |
Family
ID=13390296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06901399A Expired - Fee Related JP3685947B2 (ja) | 1999-03-15 | 1999-03-15 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6414381B1 (ja) |
JP (1) | JP3685947B2 (ja) |
DE (1) | DE10009733B4 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030018207A (ko) * | 2001-08-27 | 2003-03-06 | 삼성전자주식회사 | 반도체 칩 실장 밀도를 향상시킨 멀티 칩 패키지 및씨오비 패키지 |
KR20030018204A (ko) * | 2001-08-27 | 2003-03-06 | 삼성전자주식회사 | 스페이서를 갖는 멀티 칩 패키지 |
US6621156B2 (en) | 2001-01-24 | 2003-09-16 | Nec Electronics Corporation | Semiconductor device having stacked multi chip module structure |
KR100399724B1 (ko) * | 2000-12-29 | 2003-09-29 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
Families Citing this family (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001320014A (ja) * | 2000-05-11 | 2001-11-16 | Seiko Epson Corp | 半導体装置及びその製造方法 |
US6624005B1 (en) * | 2000-09-06 | 2003-09-23 | Amkor Technology, Inc. | Semiconductor memory cards and method of making same |
JP4571320B2 (ja) * | 2001-02-02 | 2010-10-27 | Okiセミコンダクタ株式会社 | 半導体チップパッケージ |
KR100401020B1 (ko) | 2001-03-09 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지 |
SG108245A1 (en) | 2001-03-30 | 2005-01-28 | Micron Technology Inc | Ball grid array interposer, packages and methods |
JP2002343899A (ja) | 2001-05-17 | 2002-11-29 | Sharp Corp | 半導体パッケージ用基板、半導体パッケージ |
DE10157361A1 (de) * | 2001-11-23 | 2003-03-13 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zu seiner Herstellung |
US6867500B2 (en) * | 2002-04-08 | 2005-03-15 | Micron Technology, Inc. | Multi-chip module and methods |
US6646356B1 (en) * | 2002-05-09 | 2003-11-11 | Bae Systems, Information And Electronic Systems Integration Inc. | Apparatus for providing mechanical support to a column grid array package |
US6906415B2 (en) * | 2002-06-27 | 2005-06-14 | Micron Technology, Inc. | Semiconductor device assemblies and packages including multiple semiconductor devices and methods |
US7573136B2 (en) * | 2002-06-27 | 2009-08-11 | Micron Technology, Inc. | Semiconductor device assemblies and packages including multiple semiconductor device components |
US7064426B2 (en) * | 2002-09-17 | 2006-06-20 | Chippac, Inc. | Semiconductor multi-package module having wire bond interconnect between stacked packages |
US7053476B2 (en) * | 2002-09-17 | 2006-05-30 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages |
US20040061213A1 (en) * | 2002-09-17 | 2004-04-01 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages |
US6972481B2 (en) * | 2002-09-17 | 2005-12-06 | Chippac, Inc. | Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages |
US7205647B2 (en) * | 2002-09-17 | 2007-04-17 | Chippac, Inc. | Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages |
US6838761B2 (en) * | 2002-09-17 | 2005-01-04 | Chippac, Inc. | Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield |
US7061088B2 (en) * | 2002-10-08 | 2006-06-13 | Chippac, Inc. | Semiconductor stacked multi-package module having inverted second package |
US7034387B2 (en) * | 2003-04-04 | 2006-04-25 | Chippac, Inc. | Semiconductor multipackage module including processor and memory package assemblies |
JP2004271464A (ja) * | 2003-03-12 | 2004-09-30 | Denso Corp | 半導体力学量センサ |
US8970049B2 (en) * | 2003-12-17 | 2015-03-03 | Chippac, Inc. | Multiple chip package module having inverted package stacked over die |
JP4103796B2 (ja) * | 2003-12-25 | 2008-06-18 | 沖電気工業株式会社 | 半導体チップパッケージ及びマルチチップパッケージ |
US7126829B1 (en) | 2004-02-09 | 2006-10-24 | Pericom Semiconductor Corp. | Adapter board for stacking Ball-Grid-Array (BGA) chips |
US20050269692A1 (en) * | 2004-05-24 | 2005-12-08 | Chippac, Inc | Stacked semiconductor package having adhesive/spacer structure and insulation |
US20050258527A1 (en) * | 2004-05-24 | 2005-11-24 | Chippac, Inc. | Adhesive/spacer island structure for multiple die package |
US8552551B2 (en) * | 2004-05-24 | 2013-10-08 | Chippac, Inc. | Adhesive/spacer island structure for stacking over wire bonded die |
US7253511B2 (en) * | 2004-07-13 | 2007-08-07 | Chippac, Inc. | Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package |
US20060091516A1 (en) * | 2004-11-01 | 2006-05-04 | Akira Matsunami | Flexible leaded stacked semiconductor package |
US7429787B2 (en) * | 2005-03-31 | 2008-09-30 | Stats Chippac Ltd. | Semiconductor assembly including chip scale package and second substrate with exposed surfaces on upper and lower sides |
US7364945B2 (en) | 2005-03-31 | 2008-04-29 | Stats Chippac Ltd. | Method of mounting an integrated circuit package in an encapsulant cavity |
TWI423401B (zh) * | 2005-03-31 | 2014-01-11 | Stats Chippac Ltd | 在上側及下側具有暴露基底表面之半導體推疊封裝組件 |
US7354800B2 (en) * | 2005-04-29 | 2008-04-08 | Stats Chippac Ltd. | Method of fabricating a stacked integrated circuit package system |
US7429786B2 (en) * | 2005-04-29 | 2008-09-30 | Stats Chippac Ltd. | Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides |
US7582960B2 (en) * | 2005-05-05 | 2009-09-01 | Stats Chippac Ltd. | Multiple chip package module including die stacked over encapsulated package |
US7394148B2 (en) * | 2005-06-20 | 2008-07-01 | Stats Chippac Ltd. | Module having stacked chip scale semiconductor packages |
US7456088B2 (en) | 2006-01-04 | 2008-11-25 | Stats Chippac Ltd. | Integrated circuit package system including stacked die |
US7768125B2 (en) | 2006-01-04 | 2010-08-03 | Stats Chippac Ltd. | Multi-chip package system |
US20070164428A1 (en) * | 2006-01-18 | 2007-07-19 | Alan Elbanhawy | High power module with open frame package |
US7750482B2 (en) | 2006-02-09 | 2010-07-06 | Stats Chippac Ltd. | Integrated circuit package system including zero fillet resin |
US8704349B2 (en) | 2006-02-14 | 2014-04-22 | Stats Chippac Ltd. | Integrated circuit package system with exposed interconnects |
US7675180B1 (en) | 2006-02-17 | 2010-03-09 | Amkor Technology, Inc. | Stacked electronic component package having film-on-wire spacer |
US20080237824A1 (en) * | 2006-02-17 | 2008-10-02 | Amkor Technology, Inc. | Stacked electronic component package having single-sided film spacer |
US7990727B1 (en) * | 2006-04-03 | 2011-08-02 | Aprolase Development Co., Llc | Ball grid array stack |
US7498667B2 (en) * | 2006-04-18 | 2009-03-03 | Stats Chippac Ltd. | Stacked integrated circuit package-in-package system |
US7633144B1 (en) | 2006-05-24 | 2009-12-15 | Amkor Technology, Inc. | Semiconductor package |
US7514773B2 (en) * | 2006-08-31 | 2009-04-07 | Intel Corporation | Systems and arrangements for interconnecting integrated circuit dies |
US7772708B2 (en) * | 2006-08-31 | 2010-08-10 | Intel Corporation | Stacking integrated circuit dies |
US20080087999A1 (en) * | 2006-10-16 | 2008-04-17 | Powertech Technology Inc. | Micro BGA package having multi-chip stack |
US20090001599A1 (en) * | 2007-06-28 | 2009-01-01 | Spansion Llc | Die attachment, die stacking, and wire embedding using film |
US7692946B2 (en) * | 2007-06-29 | 2010-04-06 | Intel Corporation | Memory array on more than one die |
US8014166B2 (en) * | 2008-09-06 | 2011-09-06 | Broadpak Corporation | Stacking integrated circuits containing serializer and deserializer blocks using through silicon via |
JP2012069764A (ja) | 2010-09-24 | 2012-04-05 | On Semiconductor Trading Ltd | 回路装置およびその製造方法 |
US8405207B1 (en) | 2011-10-03 | 2013-03-26 | Invensas Corporation | Stub minimization for wirebond assemblies without windows |
EP2766931B1 (en) * | 2011-10-03 | 2021-12-01 | Invensas Corporation | Stub minimization for wirebond assemblies without windows |
US8653646B2 (en) | 2011-10-03 | 2014-02-18 | Invensas Corporation | Stub minimization using duplicate sets of terminals for wirebond assemblies without windows |
KR20170014746A (ko) * | 2015-07-31 | 2017-02-08 | 에스케이하이닉스 주식회사 | 스택 패키지 및 그 제조방법 |
KR101787832B1 (ko) * | 2015-10-22 | 2017-10-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지 |
US9576942B1 (en) | 2015-12-18 | 2017-02-21 | Intel Corporation | Integrated circuit assembly that includes stacked dice |
US9704812B1 (en) * | 2016-05-06 | 2017-07-11 | Atmel Corporation | Double-sided electronic package |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5237204A (en) * | 1984-05-25 | 1993-08-17 | Compagnie D'informatique Militaire Spatiale Et Aeronautique | Electric potential distribution device and an electronic component case incorporating such a device |
JPS63261736A (ja) * | 1987-04-20 | 1988-10-28 | Matsushita Electric Ind Co Ltd | プリント配線板 |
JPH03268457A (ja) | 1990-03-19 | 1991-11-29 | Fujitsu Ltd | 半導体装置 |
JPH04144269A (ja) | 1990-10-05 | 1992-05-18 | Nec Corp | 混成集積回路装置 |
US5172303A (en) * | 1990-11-23 | 1992-12-15 | Motorola, Inc. | Electronic component assembly |
JPH05183103A (ja) * | 1992-01-07 | 1993-07-23 | Fujitsu Ltd | 半導体装置及び半導体装置ユニット |
JP2570637B2 (ja) * | 1994-11-28 | 1997-01-08 | 日本電気株式会社 | Mcmキャリア |
JPH1012810A (ja) | 1996-06-26 | 1998-01-16 | Hitachi Ltd | 半導体装置 |
US5748452A (en) * | 1996-07-23 | 1998-05-05 | International Business Machines Corporation | Multi-electronic device package |
JPH1084076A (ja) | 1996-09-05 | 1998-03-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP3278363B2 (ja) * | 1996-11-18 | 2002-04-30 | 三菱電機株式会社 | 半導体加速度センサ |
KR100214544B1 (ko) * | 1996-12-28 | 1999-08-02 | 구본준 | 볼 그리드 어레이 반도체 패키지 |
US6297548B1 (en) * | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Stackable ceramic FBGA for high thermal applications |
US6313522B1 (en) * | 1998-08-28 | 2001-11-06 | Micron Technology, Inc. | Semiconductor structure having stacked semiconductor devices |
US6316727B1 (en) * | 1999-10-07 | 2001-11-13 | United Microelectronics Corp. | Multi-chip semiconductor package |
-
1999
- 1999-03-15 JP JP06901399A patent/JP3685947B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-01 US US09/495,699 patent/US6414381B1/en not_active Expired - Fee Related
- 2000-03-02 DE DE10009733A patent/DE10009733B4/de not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100399724B1 (ko) * | 2000-12-29 | 2003-09-29 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
US6621156B2 (en) | 2001-01-24 | 2003-09-16 | Nec Electronics Corporation | Semiconductor device having stacked multi chip module structure |
KR20030018207A (ko) * | 2001-08-27 | 2003-03-06 | 삼성전자주식회사 | 반도체 칩 실장 밀도를 향상시킨 멀티 칩 패키지 및씨오비 패키지 |
KR20030018204A (ko) * | 2001-08-27 | 2003-03-06 | 삼성전자주식회사 | 스페이서를 갖는 멀티 칩 패키지 |
Also Published As
Publication number | Publication date |
---|---|
JP3685947B2 (ja) | 2005-08-24 |
DE10009733A1 (de) | 2000-10-12 |
US6414381B1 (en) | 2002-07-02 |
DE10009733B4 (de) | 2005-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3685947B2 (ja) | 半導体装置及びその製造方法 | |
TWI495082B (zh) | 多層半導體封裝 | |
US8952527B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2541487B2 (ja) | 半導体装置パッケ―ジ | |
US7915077B2 (en) | Methods of making metal core foldover package structures | |
US7579690B2 (en) | Semiconductor package structure | |
US8575763B2 (en) | Semiconductor device and method of manufacturing the same | |
US7309913B2 (en) | Stacked semiconductor packages | |
US7772687B2 (en) | Multiple electronic component containing substrate | |
US7122401B2 (en) | Area array type semiconductor package fabrication method | |
US20100038764A1 (en) | Package on Package Design a Combination of Laminate and Tape Substrate with Back-to-Back Die Combination | |
US20100258933A1 (en) | Semiconductor device, method of forming the same, and electronic device | |
JP2006049569A (ja) | スタック型半導体装置パッケージおよびその製造方法 | |
JP2002222889A (ja) | 半導体装置及びその製造方法 | |
US7615858B2 (en) | Stacked-type semiconductor device package | |
KR20090039411A (ko) | 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법 | |
JP2003078105A (ja) | スタックチップモジュール | |
TWI416700B (zh) | 晶片堆疊封裝結構及其製造方法 | |
JP2001077294A (ja) | 半導体装置 | |
JPWO2003012863A1 (ja) | 半導体装置及びその製造方法 | |
JP2010010269A (ja) | 半導体装置、半導体装置製造用中間体およびそれらの製造方法 | |
US20030180988A1 (en) | Semiconductor device and method of manufacturing the same | |
JPH0855875A (ja) | 半導体装置 | |
JP4602223B2 (ja) | 半導体装置とそれを用いた半導体パッケージ | |
KR100673379B1 (ko) | 적층 패키지와 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050601 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |