JPH05183103A - 半導体装置及び半導体装置ユニット - Google Patents

半導体装置及び半導体装置ユニット

Info

Publication number
JPH05183103A
JPH05183103A JP4000739A JP73992A JPH05183103A JP H05183103 A JPH05183103 A JP H05183103A JP 4000739 A JP4000739 A JP 4000739A JP 73992 A JP73992 A JP 73992A JP H05183103 A JPH05183103 A JP H05183103A
Authority
JP
Japan
Prior art keywords
semiconductor device
stacked
semiconductor
resin
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4000739A
Other languages
English (en)
Inventor
Katsuro Hiraiwa
克朗 平岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4000739A priority Critical patent/JPH05183103A/ja
Publication of JPH05183103A publication Critical patent/JPH05183103A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate

Abstract

(57)【要約】 【目的】 本発明は、ＬＣＣパッケージを技術を応用
し、複数のチップを多段積みにでき且つ量産コストが低
く、製造の安定性に優れた半導体装置及び半導体装置ユ
ニットを提供することを目的とする。 【構成】 プリント基板１上に所定数の電極リード６，
サイドノッチリード７，電極リード８を形成する。メモ
リチップ２とインナリード５をワイヤボンディングして
樹脂封止する。プリント基板１のメモリチップ搭載面の
反対側の面に封止樹脂３が収容される凹部９を形成して
多段積み可能な半導体装置１１を構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及び半導体装
置ユニットに係り、特に高密度実装される記憶装置に用
いて好適な半導体装置及び半導体装置ユニットに関す
る。
【０００２】近年の記憶装置は集積度が上がり４ＭＤＲ
ＡＭ（４メガビットダイナミックランダムアクセスメモ
リ）が主流になりつつある。
【０００３】従来これ等メモリチップは一チップごとに
パッケージングされ基板上に実装されているが、実装密
度をさらに上げるには、基板上に複数のメモリチップを
多段に積み上げた構造が必要である。
【０００４】よって積み上げ構造に適したメモリモジュ
ールが望まれている。
【０００５】
【従来の技術】高密度実装には、その時点で最も集積度
の高いメモリチップを多段積にし、一つのパッケージの
実装面積に複数チップが実装された構成とすることが最
良とされる。
【０００６】この様な、多段積を行ったパッケージとし
ては、ＴＣＰ（テープキャリアパッケージ）を使用した
例が知られており、ＩＣカードなどのような特殊な用途
に応用されている。
【０００７】一方、高密度実装用の小型のパッケージと
して、リードをなくし、はんだ付け用電極パッドのみを
形成したパッケージであるＬＣＣ（Leadless Chip Carr
ier）パッケージが実用化され使用されている。
【０００８】
【発明が解決しようとする課題】しかし、ＴＣＰを使用
して多段積みを行ったパッケージは未だ製造技術が完成
しておらず、製造上の問題点を有しており実用的ではな
い。
【０００９】そこで本発明は上記課題に鑑みなされたも
ので、複数のチップを多段積みにでき、且つ、量産コス
トが低く、製造の安定性に優れた半導体装置を提供する
ことを目的とする。
【００１０】
【課題を解決するための手段】請求項１の発明は、樹脂
封止された半導体チップが搭載された基板上に、半導体
チップと電気接続され、半導体チップの搭載面から反対
側の面にかけて連続して形成されたリード部を有し、積
み重ねた状態で実装される半導体装置であって、前記基
板に樹脂封止された前記半導体チップを収容する収納部
を設けた構成とする。
【００１１】請求項２の発明は、請求項１の半導体装置
を複数個積み重ねた半導体装置ユニットであって、各半
導体装置に択一的に信号を送ることのできる入力手段を
有する構成とする。
【００１２】請求項３の発明は、前記入力手段は所定の
数に分岐したリード部よりなり、該リード部の所定の位
置を切除することによって、積み重ねられた所定の半導
体装置に択一的に信号を送る構成とする。
【００１３】
【作用】請求項１の発明において、基板の樹脂封止部の
反対側に形成された凹部は、同様に製造された半導体装
置を重ね合わせた際に、樹脂封止部を収容し、樹脂封止
部が収容された方の基板の下面と樹脂封止部を収容した
方の基板の上面が接触するよう作用する。
【００１４】請求項２の発明において、積み重ねられた
各半導体装置に択一的に信号を送る手段を有した構成
は、各半導体装置を別々に動作可能とする。
【００１５】請求項３の発明において、リード部を分岐
して所定の分岐部を切除することは、簡単な方法によっ
て各段の半導体装置の夫々だけに導通する電気回路を構
成し、択一的に信号を送ることを可能とする。
【００１６】
【実施例】図１は本発明の一実施例の構成を説明する図
である。本実施例はメモリチップ、例えば６４Ｋビット
のＳＲＡＭ（スタティックランダムアクセスメモリ）、
を積み重ね得る構造の半導体装置である。
【００１７】厚さ約1.6 mmのプリント基板１には、メモ
リチップ２を搭載する側に、メモリチップ２の電極数に
相当する数の電極リード６がエッチング法等により形成
されている。そして電極リードが形成された面の反対側
には各々の電極リードに対応して電極リード８がやはり
エッチング法等により形成されている。
【００１８】基板１の側面には各々の対応する電極リー
ド６，８の間に半円状の切欠部１０（図２参照）が形成
され、その切欠部の内面にはサイドノッチリード７が形
成されており、電極リード６と８とを電気的に接続して
いる。
【００１９】この切欠部１０及びサイドノッチリード７
は、プリント基板１の所定位置にドリルで穴をあけ、そ
の穴にスルーホールメッキを施した後に、半円状の切欠
部１０を残して他の部分を金型打ち抜き等で除去するこ
とにより形成される。
【００２０】プリント基板１の電極リード８側、つまり
メモリチップ２を搭載する側の反対側の面には、凹部９
が形成されている。この凹部９はメモリチップ２が封止
された封止樹脂３が収容される位置及び大きさに形成さ
れている。
【００２１】以上のように形成されたプリント基板１上
にメモリチップ２が搭載され、接着剤（例えば銀ペース
ト）で固定された後、メモリチップ２の端子と電極リー
ド６の先端部のインナリード５はワイヤボンディングさ
れる。
【００２２】そして、メモリチップ２，ボンディングワ
イヤ４，インナリード５を覆うように封止樹脂（エポキ
シ樹脂）で封止し半導体装置１１ができあがる。
【００２３】このように、半導体装置１１のメモリチッ
プ２の樹脂封止部はプリント基板１から突出して形成さ
れており、このままでは半導体装置１１の多段積みはで
きない。ところが、プリント基板１には凹部９が形成さ
れているために、突出した樹脂封止部は凹部９に収納さ
れ、多段積みが可能となる。
【００２４】ここで、本実施例のメモリチップ２である
ＳＲＡＭは複数個のＳＲＡＭを使用する際に、外部から
信号を入力されたＳＲＡＭだけが作動し、信号が入力さ
れないＲＡＭは作動しない機能を有している。よってメ
モリチップ２はこの信号入力用の端子であるＣＳ（チッ
プセレクト）端子を有している。
【００２５】従って、半導体装置１１を複数個積み重ね
た状態（図３参照）においては、最下部に位置する半導
体装置１１の電極リード８から、択一的に作動させよう
とする半導体装置１１のＣＳ端子へ信号を送らなければ
ならないという問題が生じる。
【００２６】そこで、本実施例では、図２に示すよう
に、ＣＳ端子に接続されている電極リードを、積み重ね
る個数分だけ分岐させ（本実施例では３個とした）電極
リード６ａ，６ｂ，６ｃを形成することにより上記問題
を解決している。
【００２７】図３に示す、半導体装置１１が３個積み重
ねられて構成された半導体装置ユニット１２において各
半導体装置１１はそれぞれ分岐した電極リード６ａ1 〜
3 ，６ｂ1 〜3 ，６ｃ1 〜3 を有している。そして、あ
らかじめ１つの半導体装置１１上の３本の分岐した電極
リード６ａ，６ｂ，６ｃのうち所定の１本だけを残して
他は、導通しないように途中が切除されている。この切
除作業はレーザ光を照射する方法等により簡単に行うこ
とができる。
【００２８】ここで、図３のサイドノッチリード７ａに
電気信号が送られて来たとすると、１段目の電極リード
６ａ１及び２段目の電極リード６ａ２は途中が切除され
ているため、３段目の電極リード６ａ３を通じて３段目
の半導体装置１１のメモリチップ２のＣＳ端子に信号は
入力される。従って、この場合３段目のメモリチップ２
だけが作動することとなる。
【００２９】次にサイドノッチリード７ｂに信号が入力
された場合６ｂ１及び６ｂ３は切除されているため、６
ｂ2 を通じてのみ信号は入力され、２段目のメモリチッ
プ２だけが作動する。
【００３０】同様にサイドノッチリード７ｃに信号が入
力された場合は１段目のメモリチップ２だけが作動す
る。
【００３１】上記の構成によれば半導体装置１１をｎ段
積み重ねる場合はｎ個に分岐した電極リードを設ければ
択一的に信号を希望の段数の位置のメモリチップへ送る
ことができる。
【００３２】以上のように本実施例の半導体装置１１は
従来量産実績のあるＬＣＣタイプの半導体装置であるた
め製造原価が低く、安定した品質で且つ多段積が可能と
なり、実装密度を高めることができる。
【００３３】尚、半導体装置１１を重ね合わせた後は、
多段の電気的接続を行うためサイドノッチリード７を半
田浸漬する。これにより、各段の半導体装置１１は互い
に固定されることとなる。
【００３４】ところが、次にこの半導体装置１１を重ね
合わせた半導体装置ユニット１２を実装基板に搭載する
際に、加えられる熱によりサイドノッチリード７の半田
が再溶融し、各段の位置がずれるおそれがある。この場
合には半田浸漬後にサイドノッチリード７以外の部分に
各段にわたり接着剤を塗布することにより各段の半導体
装置１１は固定される。
【００３５】また、図１に示す半導体装置１１の変形例
として、プリント基板１のメモリチップ２の搭載部分に
凹部を形成し、メモリチップ２及びボンディングワイヤ
４を樹脂封止した半導体装置とすることもできる。この
場合、プリント基板１の凹部は封止樹脂によって埋めら
れ、この半導体装置は両面にリード端子が露出した平面
的な形状となり、積み重ねることができる。
【００３６】
【発明の効果】上述の如く、請求項１の発明によれば従
来のＬＣＣタイプの半導体装置を使用することにより、
安価で品質が安定しており、且つ多段積の可能な半導体
装置を製造することができる。よって高密度実装を実現
できる。
【００３７】また、請求項２及び３の発明によれば多段
積みされた半導体装置の各段に択一的に信号を送ること
ができ、各段の半導体を別々に作動させる機能を有した
半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を説明する図である。
【図２】図１の実施例の電極リード部を示す斜視図であ
る。
【図３】図１の半導体装置を積み重ねた斜視図である。
【符号の説明】
１ プリント基板 ２ メモリチップ ３ 封止樹脂 ４ ボンディングワイヤ ５ インナリード ６，６ａ，６ｂ，６ｃ，８ 電極リード ７，７ａ，７ｂ，７ｃ サイドノッチリード ９ 凹部 １０ 切欠部 １１ 半導体装置 １２ 半導体装置ユニット
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止された半導体チップ（２）が搭
    載された基板（１）上に、該半導体チップ（２）と電気
    接続され、該半導体チップ（２）の搭載面から反対側の
    面にかけて連続して形成されたリード部（５，６，７，
    ８）を有し、積み重ねた状態で実装される半導体装置で
    あって、 前記基板（１）に樹脂封止された前記半導体チップ
    （２）を収容する収納部（９）を設けたことを特徴とす
    る半導体装置。
  2. 【請求項２】 請求項１の半導体装置（１１）を複数個
    積み重ねた半導体装置ユニットであって、 各半導体装置（１１）に択一的に信号を送ることのでき
    る入力手段（６ａ，６ｂ，６ｃ）を有することを特徴と
    する半導体装置ユニット。
  3. 【請求項３】 前記入力手段（６ａ，６ｂ，６ｃ）は所
    定の数に分岐したリード部（６ａ，６ｂ，６ｃ）よりな
    り、該リード部（６ａ，６ｂ，６ｃ）の所定の位置を切
    除することによって、積み重ねられた所定の半導体装置
    （１１）に択一的に信号を送る構成としたことを特徴と
    する請求項２記載の半導体装置ユニット。
JP4000739A 1992-01-07 1992-01-07 半導体装置及び半導体装置ユニット Withdrawn JPH05183103A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4000739A JPH05183103A (ja) 1992-01-07 1992-01-07 半導体装置及び半導体装置ユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4000739A JPH05183103A (ja) 1992-01-07 1992-01-07 半導体装置及び半導体装置ユニット

Publications (1)

Publication Number Publication Date
JPH05183103A true JPH05183103A (ja) 1993-07-23

Family

ID=11482088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4000739A Withdrawn JPH05183103A (ja) 1992-01-07 1992-01-07 半導体装置及び半導体装置ユニット

Country Status (1)

Country Link
JP (1) JPH05183103A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748452A (en) * 1996-07-23 1998-05-05 International Business Machines Corporation Multi-electronic device package
US5821615A (en) * 1995-12-06 1998-10-13 Lg Semicon Co., Ltd. Semiconductor chip package having clip-type outlead and fabrication method of same
US6084780A (en) * 1996-02-06 2000-07-04 Kabushiki Kaisha Toshiba Printed circuit board with high electronic component density
KR20010058586A (ko) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 반도체패키지 및 이를 이용한 실장방법
US6414381B1 (en) * 1999-03-15 2002-07-02 Fujitsu Media Devices Limited Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US6953991B2 (en) 2000-07-19 2005-10-11 Shindo Company, Ltd. Semiconductor device
WO2006114986A1 (ja) * 2005-04-25 2006-11-02 Sony Corporation 電子部品搭載用基板及びそれを用いた電子装置
KR100671950B1 (ko) * 2005-06-17 2007-01-24 주식회사 유니세미콘 스택 패키지
KR100675728B1 (ko) * 2000-03-16 2007-02-01 삼성전자주식회사 적층 칩 패키지
KR100836663B1 (ko) * 2006-02-16 2008-06-10 삼성전기주식회사 캐비티가 형성된 패키지 온 패키지 및 그 제조 방법
US7964952B2 (en) * 2005-05-31 2011-06-21 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
KR101150489B1 (ko) * 2010-06-03 2012-05-31 삼성전기주식회사 반도체패키지 및 그 제조방법

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6516516B1 (en) 1995-06-12 2003-02-11 Hyundai Electronics Industries Co., Ltd. Semiconductor chip package having clip-type outlead and fabrication method of same
US5821615A (en) * 1995-12-06 1998-10-13 Lg Semicon Co., Ltd. Semiconductor chip package having clip-type outlead and fabrication method of same
US6084780A (en) * 1996-02-06 2000-07-04 Kabushiki Kaisha Toshiba Printed circuit board with high electronic component density
KR100259450B1 (ko) * 1996-07-23 2000-06-15 포만 제프리 엘 다중 전자 장치 패키지
US5748452A (en) * 1996-07-23 1998-05-05 International Business Machines Corporation Multi-electronic device package
US6101100A (en) * 1996-07-23 2000-08-08 International Business Machines Corporation Multi-electronic device package
US5963430A (en) * 1996-07-23 1999-10-05 International Business Machines Corporation Multi-electronic device package comprising at least two substrates and at least four layers of electrically conductive circuitry
US6414381B1 (en) * 1999-03-15 2002-07-02 Fujitsu Media Devices Limited Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
KR20010058586A (ko) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 반도체패키지 및 이를 이용한 실장방법
KR100675728B1 (ko) * 2000-03-16 2007-02-01 삼성전자주식회사 적층 칩 패키지
US6953991B2 (en) 2000-07-19 2005-10-11 Shindo Company, Ltd. Semiconductor device
WO2006114986A1 (ja) * 2005-04-25 2006-11-02 Sony Corporation 電子部品搭載用基板及びそれを用いた電子装置
US7808104B2 (en) 2005-04-25 2010-10-05 Sony Corporation Substrate for mounting electronic component and electronic apparatus including the substrate
US7964952B2 (en) * 2005-05-31 2011-06-21 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
KR101076598B1 (ko) * 2005-05-31 2011-10-24 스태츠 칩팩, 엘티디. 속이 빈 기판을 포함하는 적층 반도체 패키지 어셈블리
KR100671950B1 (ko) * 2005-06-17 2007-01-24 주식회사 유니세미콘 스택 패키지
KR100836663B1 (ko) * 2006-02-16 2008-06-10 삼성전기주식회사 캐비티가 형성된 패키지 온 패키지 및 그 제조 방법
KR101150489B1 (ko) * 2010-06-03 2012-05-31 삼성전기주식회사 반도체패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
US5483024A (en) High density semiconductor package
US5780925A (en) Lead frame package for electronic devices
US5360992A (en) Two piece assembly for the selection of pinouts and bond options on a semiconductor device
KR100260997B1 (ko) 반도체패키지
KR0147259B1 (ko) 적층형 패키지 및 그 제조방법
KR100621991B1 (ko) 칩 스케일 적층 패키지
US6080931A (en) Semiconductor package
US6897553B2 (en) Apparatus for forming a stack of packaged memory dice
US5260601A (en) Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US5227995A (en) High density semiconductor memory module using split finger lead frame
KR20020066483A (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
JPH05183103A (ja) 半導体装置及び半導体装置ユニット
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
JPH0730059A (ja) マルチチップモジュール
JPS62109333A (ja) 半導体パツケ−ジ
US5506448A (en) Semiconductor integrated circuit device having an improved packaging structure
JPH02172266A (ja) リード、パッケージ及び電気回路装置
KR100520409B1 (ko) 볼 그리드 어레이 타입의 멀티 칩 패키지
KR100788340B1 (ko) 반도체 패키지
KR940010298A (ko) 반도체 패키지 및 그의 제조방법
KR100643016B1 (ko) 패키지 몸체에 접속 구멍을 갖는 적층형 멀티 칩 패키지및 이에 사용되는 리드프레임
JP2822990B2 (ja) Ｃｓｐ型半導体装置
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
JPH06216492A (ja) 電子装置
KR100352115B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990408