CN111863716A - 一种芯片互连方法 - Google Patents

一种芯片互连方法 Download PDF

Info

Publication number
CN111863716A
CN111863716A CN202010739159.0A CN202010739159A CN111863716A CN 111863716 A CN111863716 A CN 111863716A CN 202010739159 A CN202010739159 A CN 202010739159A CN 111863716 A CN111863716 A CN 111863716A
Authority
CN
China
Prior art keywords
chip
conductive
main
electrical connection
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010739159.0A
Other languages
English (en)
Other versions
CN111863716B (zh
Inventor
陈子国
缪小勇
刘培生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Tongfu Microelectronics Co ltd
Original Assignee
Nantong Tongfu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Tongfu Microelectronics Co ltd filed Critical Nantong Tongfu Microelectronics Co ltd
Priority to CN202010739159.0A priority Critical patent/CN111863716B/zh
Publication of CN111863716A publication Critical patent/CN111863716A/zh
Application granted granted Critical
Publication of CN111863716B publication Critical patent/CN111863716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本申请公开了一种芯片互连方法，属于半导体技术领域。本申请公开的芯片互连方法将需要与感光芯片互连的主芯片设置于第一封装体中，并在第一封装体表面露出与主芯片电连接的电连接点；然后使用可弯折的电连接件将第一封装体表面的部分电连接点与感光芯片电连接，并弯折电连接件使感光芯片与第一封装体堆叠设置；进一步将封装基板设置于堆叠方向上，并与第一封装体表面的其余部分电连接点电连接；因此节约了横向空间，减小了感光芯片与第一封装体互连形成的器件的整体体积，提高了器件的集成度。

Description

一种芯片互连方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种芯片互连方法。
背景技术
随着电子产品的更新换代，愈发要求电子产品的功能更多元化而体积更精小化，因此对于能够实现不同功能的芯片的集成方式需要尽可能减小其集成后的体积。现有技术中，将感光芯片与其他功能芯片集成时，通常采用横向排布的方式将其他功能芯片排布在感光芯片两侧，通过打线的方式互连，再与封装基板等其他器件连接。如此设置的器件往往横向尺寸较大，不利于提高器件的集成度，因此需要一种新的芯片互连方法实现感光芯片与其他功能芯片的互连。
发明内容
本申请主要解决的技术问题是提供一种芯片互连方法，能够提高感光芯片与其他功能芯片组成的器件的集成度。
为解决上述技术问题，本申请采用的一个技术方案是：
提供一种芯片互连方法，包括：利用可弯折的电连接件将位于感光芯片的感光区外围的焊盘分别与从邻近的第一封装体表面露出的部分电连接点电连接；其中，所述第一封装体包括主芯片和第一电连接结构，所述第一电连接结构与所述主芯片的功能面上的焊盘电连接，所述第一电连接结构具有从所述第一封装体的表面外露的所述电连接点，且所述感光芯片的所述感光区和所述焊盘所在的功能面与所述主芯片的功能面同侧设置；弯折所述电连接件以使得所述感光芯片的非功能面与所述主芯片的非功能面相对并固定设置；在所述第一封装体远离所述感光芯片的一侧表面形成第一导电柱，并将所述第一导电柱与封装基板电连接，其中，所述第一导电柱与从所述第一封装体表面露出的其余部分电连接点电连接。
其中，所述电连接件为柔性的导电基带，所述导电基带的第一表面设置有外露的导电部，所述导电部与从所述第一封装体的表面露出的所述部分电连接点以及所述感光芯片的所述焊盘电连接。
其中，所述弯折所述电连接件以使得所述感光芯片的非功能面与所述主芯片的非功能面相对并固定设置的步骤之前，还包括：在所述感光芯片的非功能面以及所述主芯片的非功能面所在的所述第一封装体的一侧表面涂覆非导电胶。
其中，所述在所述第一封装体远离所述感光芯片的一侧表面形成第一导电柱的步骤包括：在所述第一封装体远离所述感光芯片的一侧表面形成图案化的光阻涂层，所述光阻涂层对应于从所述第一封装体表面露出的所述其余部分电连接点设置有第一通孔；在所述第一通孔内形成第一导电柱；去除所述光阻涂层。
其中，所述将所述第一导电柱与封装基板电连接的步骤之后，还包括：在所述感光芯片和所述封装基板之间形成底填胶，所述底填胶填充所述第一封装体之间的空间以及所述第一封装体与所述封装基板之间的空间。
其中，所述在所述第一封装体远离所述感光芯片的一侧表面形成图案化的光阻涂层的步骤之前，还包括：在所述感光芯片的非功能面一侧形成第一塑封层，所述第一塑封层填充所述第一封装体之间的空间，且从所述第一封装体表面露出的所述其余部分电连接点未被所述第一塑封层覆盖。
其中，所述将所述第一导电柱与封装基板电连接的步骤之后，还包括：在所述电连接件与所述感光芯片的所述焊盘电连接的一端涂覆非导电胶；将透明盖板的边缘区域通过所述非导电胶与所述电连接件粘合。
其中，所述将所述第一导电柱与封装基板电连接的步骤之前，还包括：利用所述第一导电柱将所述第一封装体与逻辑芯片的功能面上的部分焊盘电连接，其中，所述逻辑芯片的所述功能面上还设置有其他芯片，所述其他芯片包括动态随机存取存储器芯片DRAM；所述将所述第一导电柱与封装基板电连接的步骤包括：将所述逻辑芯片的功能面上的其余部分焊盘通过键合线与所述封装基板电连接；其中，所述逻辑芯片设置于所述第一封装体与所述封装基板之间。
其中，所述利用可弯折的电连接件将位于感光芯片的感光区外围的焊盘分别与从邻近的第一封装体表面露出的部分电连接点电连接的步骤之前，还包括：在多个所述主芯片的侧面和功能面一侧形成第二塑封层，且所述主芯片的功能面上的焊盘从所述第二塑封层中露出；在所述第二塑封层上形成第一电连接层，所述第一电连接层与所述主芯片的所述焊盘电连接；在所述第一电连接层上对应相邻所述主芯片之间的位置以及边缘位置形成第二导电柱，所述第二导电柱通过所述第一电连接层与所述主芯片的所述焊盘电连接；切割掉相邻所述主芯片之间的部分所述第二塑封层、部分所述第一电连接层和部分所述第二导电柱，以获得包含单颗所述主芯片的所述第一封装体，其中，所述第二导电柱具有从所述第一封装体靠近所述主芯片的功能面的上表面露出的所述电连接点；其中，所述第二导电柱和所述第一电连接层形成所述第一电连接结构。
或者，所述利用可弯折的电连接件将位于感光芯片的感光区外围的焊盘分别与从邻近的第一封装体表面露出的部分电连接点电连接的步骤之前，还包括：将多个所述主芯片的非功能面一侧间隔黏贴于载板上；在所述载板黏贴有所述主芯片的一侧表面形成多个第三导电柱，所述第三导电柱分布在相邻所述主芯片的间隔区域以及所述载板的边缘区域；在所述载板黏贴有所述主芯片的一侧形成第三塑封层，所述第三导电柱远离所述载板的一侧表面以及位于所述主芯片的功能面上的焊盘从所述第三塑封层中露出；在所述第三塑封层远离所述载板的一侧形成第二电连接层，所述第三导电柱、所述主芯片的所述焊盘和所述第二电连接层形成电连接；移除所述载板并切割掉相邻所述主芯片之间的部分所述第三导电柱，以获得包含单颗所述主芯片的所述第一封装体，其中，所述第三导电柱具有从所述第一封装体的侧面露出的所述电连接点；其中，所述第三导电柱和所述第二电连接层形成所述第一电连接结构。
本申请的有益效果是：区别于现有技术的情况，本申请将需要与感光芯片互连的主芯片设置于第一封装体中，并在第一封装体表面露出与主芯片电连接的电连接点；然后使用可弯折的电连接件将第一封装体表面的部分电连接点与感光芯片电连接，并弯折电连接件使感光芯片与第一封装体堆叠设置；进一步将封装基板设置于堆叠方向上，并与第一封装体表面的其余部分电连接点电连接；因此节约了横向空间，减小了感光芯片与第一封装体互连形成的器件的整体体积，提高了器件的集成度。
附图说明
为了更清楚地说明本申请实施方式中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请芯片互连方法一实施方式的流程示意图；
图2a为图1中步骤S11对应的一实施方式的结构示意图；
图2b为图1中步骤S12对应的一实施方式的结构示意图；
图2c为图1中步骤S13对应的一实施方式的结构示意图；
图3为图1中步骤S13包括的步骤一实施方式的流程示意图；
图4a为图3中步骤S21对应的一实施方式的结构示意图；
图4b为图3中步骤S21对应的另一实施方式的结构示意图；
图4c为图3中步骤S22对应的一实施方式的结构示意图；
图5为图1中步骤S13之后包括的步骤对应的一实施方式的结构示意图；
图6为图1中步骤S13之后包括的步骤对应的另一实施方式的结构示意图；
图7为形成第一导电柱的步骤之后包括的步骤一实施方式的流程示意图；
图8a为图7中步骤S31对应的一实施方式的结构示意图；
图8b为图7中步骤S32对应的一实施方式的结构示意图；
图9为形成第一封装体包括的步骤一实施方式的流程示意图；
图10a为图9中步骤S41对应的一实施方式的结构示意图；
图10b为图9中步骤S42对应的一实施方式的结构示意图；
图10c为图9中步骤S43对应的一实施方式的结构示意图；
图10d为图9中步骤S44对应的一实施方式的结构示意图；
图11为形成第一封装体包括的步骤另一实施方式的流程示意图；
图12a为图11中步骤S51对应的一实施方式的结构示意图；
图12b为图11中步骤S52对应的一实施方式的结构示意图；
图12c为图11中步骤S53对应的一实施方式的结构示意图；
图12d为图11中步骤S54对应的一实施方式的结构示意图；
图12e为图11中步骤S55对应的一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
本申请芯片互连方法是将感光芯片与其他功能芯片进行互连，其中，其他功能芯片可以是例如DSP芯片(Digital Signal Processor，数字信号处理器、MCU芯片(MicroControl Unit，微控制器单元)、MPU芯片(Micro Processor Unit，微处理器单元)等主芯片，与感光芯片互连之前，将其设置在第一封装体中。为了提高感光芯片与上述第一封装体互连形成的器件的集成度，本申请提出了以下解决方案。
请参阅图1，图1为本申请芯片互连方法一实施方式的流程示意图，该方法包括：
S11，利用可弯折的电连接件将位于感光芯片的感光区外围的焊盘分别与从邻近的第一封装体表面露出的部分电连接点电连接；其中，第一封装体包括主芯片和第一电连接结构，第一电连接结构与主芯片的功能面上的焊盘电连接，第一电连接结构具有从第一封装体的表面外露的电连接点，且感光芯片的感光区和焊盘所在的功能面与主芯片的功能面同侧设置。
具体地，请参阅图2a，图2a为图1中步骤S11对应的一实施方式的结构示意图，利用可弯折的电连接件11将位于感光芯片12的感光区外围的焊盘121分别与从邻近的第一封装体13表面露出的部分电连接点(未标示)电连接。例如在电连接件11的两端分别涂覆导电胶，利用导电胶将其一端与感光芯片12的焊盘121电连接，另一端与第一封装体13的部分电连接点电连接。其中，第一封装体13包括主芯片131和第一电连接结构132，第一电连接结构132为图案化的，分别与主芯片131的功能面上对应的的焊盘1311电连接，第一电连接结构132具有从第一封装体13的表面外露的电连接点(未标示)，且感光芯片12的感光区和焊盘121所在的功能面与主芯片131的功能面同侧设置，如图2a中所示的感光芯片12的功能面和主芯片131的功能面均朝上。图2a中示意性画出感光芯片12设置有两个焊盘121，以及两个焊盘121分别与一个第一封装体13的上表面外露的电连接点电连接的情况。
第一电连接结构132具有的从第一封装体13的表面外露的电连接点可以是从第一封装体13靠近主芯片131的功能面的上表面露出，如图2a所示。在其他实施方式中，也可以是从第一封装体13的侧面露出。
其中，电连接件11为柔性的导电基带，可以任意弯折，如软质硅基带，导电基带的第一表面(图2a中电连接件11朝下的表面)设置有外露的导电部(图未示)，导电部与从第一封装体13的表面露出的部分电连接点以及感光芯片12的焊盘121电连接。
S12，弯折电连接件以使得感光芯片的非功能面与主芯片的非功能面相对并固定设置。
具体地，请结合图2a参阅图2b，图2b为图1中步骤S12对应的一实施方式的结构示意图。将电连接件11的两端分别与感光芯片12和第一封装体13连接之后，弯折电连接件11以使得感光芯片12的非功能面与主芯片131的非功能面相对并固定设置，即将感光芯片12与第一封装体13堆叠设置。优选地，感光芯片12与第一封装体13的一个侧面齐平，即图2b所示的感光芯片12的两个侧面分别与一个第一封装体13的一个侧面齐平，器件的横向尺寸约等于感光芯片12的横向尺寸，从而能够最大程度减小器件的横向尺寸。
为了使电连接件11与感光芯片12及第一封装体13连接稳固，可以先在电连接件11的两端之间的区域涂覆非导电胶，以及在感光芯片12的非功能面和主芯片131的非功能面所在的第一封装体13的一侧表面也涂覆非导电胶。弯折电连接件11之后，将电连接件11、感光芯片12、第一封装体13相互接触的区域压紧贴合，使形成的器件结构更加稳固。
S13，在第一封装体远离感光芯片的一侧表面形成第一导电柱，并将第一导电柱与封装基板电连接，其中，第一导电柱与从第一封装体表面露出的其余部分电连接点电连接。
具体地，请结合图2b参阅图2c，图2c为图1中步骤S13对应的一实施方式的结构示意图。先将图2b所示的结构整体翻转，然后在第一封装体13远离感光芯片12的一侧表面形成第一导电柱14，再整体翻转，并将第一导电柱14与封装基板15电连接，其中，第一导电柱14与从第一封装体13表面露出的其余部分电连接点(未标示)电连接。即图2c中第一导电柱14朝下的一端与封装基板15电连接，朝上的一端与从第一封装体13表面露出的其余部分电连接点电连接。第一导电柱14可以为铜、镍、金等材质。
本实施方式中，使用可弯折的电连接件将第一封装体表面的部分电连接点与感光芯片电连接，并弯折电连接件使感光芯片与第一封装体堆叠设置；进一步将封装基板设置于堆叠方向上，并与第一封装体表面的其余部分电连接点电连接；从而节约了横向空间，减小了感光芯片与第一封装体互连形成的器件的整体体积，提高了器件的集成度。
在一个实施方式中，请参阅图3，图3为图1中步骤S13包括的步骤一实施方式的流程示意图，即采用如下步骤在第一封装体表面形成第一导电柱，并将第一导电柱与封装基板电连接：
S21，在第一封装体远离感光芯片的一侧表面形成图案化的光阻涂层，光阻涂层对应于从第一封装体表面露出的其余部分电连接点设置有第一通孔。
具体地，请结合图2b参阅图4a，图4a为图3中步骤S21对应的一实施方式的结构示意图，将图2b所示结构整体翻转之后，首先在第一封装体13远离感光芯片12的一侧表面形成图案化的光阻涂层16，该光阻涂层16对应于从第一封装体13表面露出的其余部分电连接点(未标示)设置有第一通孔(未标示)。第一通孔暴露出从第一封装体13表面露出的其余部分电连接点。
在不同的实施方式中，当感光芯片12与多个第一封装体13互连时(如图4a中感光芯片12与两个第一封装体13互连)，第一封装体13之间可能存在空隙，此时，在形成图案化的光阻涂层16之前，还可以在感光芯片12的非功能面一侧形成第一塑封层16a，该第一塑封层16a填充第一封装体13之间的空间，且从第一封装体13表面露出的其余部分电连接点未被第一塑封层16a覆盖，如图4b所示，图4b为图3中步骤S21对应的另一实施方式的结构示意图。
S22，在第一通孔内形成第一导电柱。
具体地，请结合图4a参阅图4c，图4c为图3中步骤S22对应的一实施方式的结构示意图，形成图案化的光阻涂层16之后，在第一通孔内形成第一导电柱14，例如通过电镀的工艺形成第一导电柱14，其一端与第一通孔暴露出的从第一封装体13表面露出的其余部分电连接点电连接。
S23，去除光阻涂层并将第一导电柱与封装基板电连接。
具体地，请结合图4c继续参阅图2c，形成第一导电柱14之后，先去除光阻涂层16，然后将形成的结构整体翻转并将第一导电柱14与封装基板15电连接，即将第一导电柱14的另一端与封装基板15电连接，例如使用焊料将两者连接，得到图2c所示的结构。
本实施方式使用光刻工艺以及电镀工艺形成第一导电柱将利用第一导电柱实现第一封装体与封装基板之间的电连接，工艺成熟，操作简单，器件良率更高。
进一步地，请参阅图5，图5为图1中步骤S13之后包括的步骤对应的一实施方式的结构示意图。形成第一导电柱14并将其与封装基板15电连接之后，在感光芯片12和封装基板15之间形成底填胶17，底填胶17填充第一封装体13之间的空间以及第一封装体13与封装基板15之间的空间。也就是说，底填胶17包裹第一导电柱14和电连接件11与第一封装体13连接的一端，从而使得第一封装体13与封装基板15及电连接件11之间的连接更加稳固，使得形成的器件稳定性更高，且减少了横向导通的几率，器件的可靠性也更高。
进一步地，请结合图5参阅图6，图6为图1中步骤S13之后包括的步骤对应的另一实施方式的结构示意图。形成底填胶17之后，先在电连接件11与感光芯片12电连接的一端涂覆非导电胶(图未示)，然后将透明盖板18的边缘区域通过非导电胶与电连接件11粘合，得到如图6所示的结构。要使器件正常工作，需要使光线能够进入感光芯片12的感光区，同时还要对该感光区进行保护，因此可以使用绝缘的透明盖板(例如蓝宝石盖板)盖设在感光芯片12的功能面一侧，使光线可以透过蓝宝石盖板的中心区域进入感光芯片12的感光区。
在另一实施方式中，请参阅图7，图7为形成第一导电柱的步骤之后包括的步骤一实施方式的流程示意图。与上述实施方式类似，先利用电连接件21将感光芯片22与第一封装体23电连接，再在第一封装体23远离感光芯片22的一侧表面形成第一导电柱24。与上述实施方式不同之处在于，第一封装体23中的第一电连接结构232在第一封装体23的一侧表面具有外露的电连接点(未标示)，电连接件21的一端与感光芯片22电连接之后，另一端与从第一封装体23的侧面外露的电连接点电连接。在形成第一导电柱24时，需要先在第一封装体23靠近主芯片231的功能面的表面开孔，暴露出第一电连接结构232，再形成第一导电柱24。之后还包括如下步骤：
S31，利用第一导电柱将第一封装体与逻辑芯片的功能面上的部分焊盘电连接，其中，逻辑芯片的功能面上还设置有其他芯片，其他芯片包括动态随机存取存储器芯片DRAM。
具体地，请参阅图8a，图8a为图7中步骤S31对应的一实施方式的结构示意图。形成第一导电柱24之后，利用第一导电柱24将第一封装体23与逻辑芯片26的功能面上的部分焊盘261电连接，其中，逻辑芯片26的功能面上还设置有其他芯片29，其他芯片29包括动态随机存取存储器芯片DRAM。
另外，为使图8a中所示结构更加稳固，可以进一步在感光芯片22与逻辑芯片26之间形成底填胶27，底填胶27包裹第一导电柱24并填充感光芯片22与逻辑芯片26之间的空间，从而使得第一封装体23与逻辑芯片26之间的连接更加稳固，使得形成的器件稳定性更高，且减少了横向导通的几率，器件的可靠性也更高。
S32，将逻辑芯片的功能面上的其余部分焊盘通过键合线与封装基板电连接；其中，逻辑芯片设置于第一封装体与封装基板之间。
具体地，请结合图8a参阅图8b，图8b为图7中步骤S32对应的一实施方式的结构示意图。将逻辑芯片26的功能面上的其余部分焊盘261通过键合线L与封装基板25电连接；其中，逻辑芯片26设置于第一封装体23与封装基板25之间。在逻辑芯片26与封装基板25接触的区域可以设置粘合层，使形成的器件的结构更加稳固。以及在电连接件21与感光芯片22电连接的一端涂覆非导电胶(图未示)，然后将透明盖板28的边缘区域通过非导电胶与电连接件21粘合，得到如图8b所示的结构。
本实施方式中，感光芯片22除了与第一封装体23内的主芯片231电连接之外，还需要与逻辑芯片26电连接，本实施方式采用继续堆叠的方式将逻辑芯片26设置在第一封装体23与封装基板25之间，利用第一导电柱24实现主芯片231与逻辑芯片26之间的电连接，再利用健合线L实现逻辑芯片26与封装基板25之间的电连接，在形成的器件内形成电的通路，而且器件采用层层堆叠的方式形成，有效减少了横向尺寸，提高了器件的集成度。
在一个实施方式中，请参阅图9，图9为形成第一封装体包括的步骤一实施方式的流程示意图，即通过如下步骤形成第一封装体：
S41，在多个主芯片的侧面和功能面一侧形成第二塑封层，且主芯片的功能面上的焊盘从第二塑封层中露出。
具体地，请参阅图10a，图10a为图9中步骤S41对应的一实施方式的结构示意图。在多个主芯片131的侧面和功能面一侧形成第二塑封层133，且主芯片131的功能面上的焊盘1311从第二塑封层133中露出。这多个主芯片131可以是未切割的晶圆上的多个主芯片，也可以是重新排布在载板上的多个主芯片，图10a示意性画出2个主芯片131间隔排布在载板100上的情况。
S42，在第二塑封层上形成第一电连接层，第一电连接层与主芯片的焊盘电连接。
具体地，请结合图10a参阅图10b，图10b为图9中步骤S42对应的一实施方式的结构示意图。形成第二塑封层133之后，在第二塑封层133上形成第一电连接层1321，第一电连接层1321为图案化的，其不同部分与主芯片131对应的焊盘1311电连接。具体地，可以先形成图案化的第一钝化层134，其对应主芯片131的焊盘1311设置有通孔，再形成形成第一电连接层1321，随后刻蚀掉相邻主芯片131的焊盘1311之间的第一电连接层1321，使得第一电连接层1321的不同部分与对应的焊盘1311电连接。
S43，在第一电连接层上对应相邻主芯片之间的位置以及边缘位置形成第二导电柱，第二导电柱通过第一电连接层与主芯片的焊盘电连接。
具体地，请结合图10b参阅图10c，图10c为图9中步骤S43对应的一实施方式的结构示意图。形成第一电连接层1321之后，在第一电连接层1321上对应相邻主芯片131之间的位置以及边缘位置形成第二导电柱1322，第二导电柱1322通过第一电连接层1321与主芯片131的焊盘1311电连接。
S44，切割掉相邻主芯片之间的部分第二塑封层、部分第一电连接层和部分第二导电柱，以获得包含单颗主芯片的第一封装体，其中，第二导电柱具有从第一封装体靠近主芯片的功能面的上表面露出的电连接点；其中，第二导电柱和第一电连接层形成第一电连接结构。
具体地，请结合图10c和图2a参阅图10d，图10d为图9中步骤S44对应的一实施方式的结构示意图。形成第二导电柱1322之后，移除载板100并切割掉相邻主芯片131之间的部分第二塑封层133、部分第一电连接层1321和部分第二导电柱1322(沿图10c中虚线A切割)，以获得包含单颗主芯片131的第一封装体13，其中，第二导电柱1322具有从第一封装体13靠近主芯片131的功能面的上表面露出的电连接点(未标示)；其中，第二导电柱1322和第一电连接层1321形成第一电连接结构132。在其他实施方式中，第二导电柱1322也可以具有从第一封装体13的侧面露出的电连接点。
为了提高器件的可靠性，避免第一电连接结构132与其他器件出现横向导通，还可以在第一电连接结构132表面形成保护层135，该保护层135覆盖第一电连接结构132的侧面和大部分表面，仅暴露第二导电柱1322远离主芯片131的一侧表面作为第一封装体13外露的电连接点，从而得到如图10d所示的第一封装体13，后续通过电连接件11将其与感光芯片12电连接，即图2a中所示的结构。
在另一实施方式中，请参阅图11，图11为形成第一封装体包括的步骤另一实施方式的流程示意图，即通过如下步骤形成第一封装体：
S51，将多个主芯片的非功能面一侧间隔黏贴于载板上。
具体地，请参阅图12a，图12a为图11中步骤S51对应的一实施方式的结构示意图。首先将多个主芯片231的非功能面一侧间隔黏贴于载板200上，主芯片231的功能面一侧设置有焊盘2311。
S52，在载板黏贴有主芯片的一侧表面形成多个第三导电柱，第三导电柱分布在相邻主芯片的间隔区域以及载板的边缘区域。
具体地，请结合图12a参阅图12b，图12b为图11中步骤S52对应的一实施方式的结构示意图。将多个主芯片231的非功能面一侧间隔黏贴于载板200上之后，在载板200黏贴有主芯片231的一侧表面形成多个第三导电柱2321，第三导电柱2321分布在相邻主芯片231的间隔区域以及载板200的边缘区域。
S53，在载板黏贴有主芯片的一侧形成第三塑封层，第三导电柱远离载板的一侧表面以及位于主芯片的功能面上的焊盘从第三塑封层中露出。
具体地，请结合图12b参阅图12c，图12c为图11中步骤S53对应的一实施方式的结构示意图。形成第三导电柱2321之后，在载板200黏贴有主芯片231的一侧形成第三塑封层233，第三导电柱2321远离载板200的一侧表面以及位于主芯片231的功能面上的焊盘2311从第三塑封层233中露出。
S54，在第三塑封层远离载板的一侧形成第二电连接层，第三导电柱、主芯片的焊盘和第二电连接层形成电连接。
具体地，请结合图12c参阅图12d，图12d为图11中步骤S54对应的一实施方式的结构示意图。形成第三塑封层233之后，在第三塑封层233远离载板200的一侧形成第二电连接层2322，该第二电连接层2322为图案化的，其不同部分与对应的第三导电柱2321和主芯片231的焊盘2311形成电连接。
S55，移除载板并切割掉相邻主芯片之间的部分第三导电柱，以获得包含单颗主芯片的第一封装体，其中，第三导电柱具有从第一封装体的侧面露出的电连接点；其中，第三导电柱和第二电连接层形成第一电连接结构。
具体地，请结合图12d和图8a参阅图12e，图12e为图11中步骤S55对应的一实施方式的结构示意图。形成第二电连接层2322之后，移除载板200并切割掉相邻主芯片231之间的部分第三导电柱2321(沿图12d中虚线B切割)，以获得包含单颗主芯片231的第一封装体23，其中，第三导电柱2321和第二电连接层2322具有从第一封装体23的一个侧面露出的电连接点(未标示)；其中，第三导电柱2321和第二电连接层2322形成第一电连接结构232。在其他实施方式中，第一电连接结构232也可以具有从第一封装体23靠近主芯片231的功能面的上表面露出的电连接点。
为了提高器件的可靠性，避免第一电连接结构232与其他器件出现横向导通，还可以在第一电连接结构232表面形成保护层235，该保护层235覆盖第一电连接结构232的上表面，使得切割之后的第一封装体23仅暴露第一电连接结构232的一个侧面作为第一封装体23外露的电连接点，从而得到如图12e所示的第一封装体23，后续通过电连接件21将其与感光芯片22电连接，即图8a中所示的结构。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种芯片互连方法，其特征在于，包括：
利用可弯折的电连接件将位于感光芯片的感光区外围的焊盘分别与从邻近的第一封装体表面露出的部分电连接点电连接；其中，所述第一封装体包括主芯片和第一电连接结构，所述第一电连接结构与所述主芯片的功能面上的焊盘电连接，所述第一电连接结构具有从所述第一封装体的表面外露的所述电连接点，且所述感光芯片的所述感光区和所述焊盘所在的功能面与所述主芯片的功能面同侧设置；
弯折所述电连接件以使得所述感光芯片的非功能面与所述主芯片的非功能面相对并固定设置；
在所述第一封装体远离所述感光芯片的一侧表面形成第一导电柱，并将所述第一导电柱与封装基板电连接，其中，所述第一导电柱与从所述第一封装体表面露出的其余部分电连接点电连接。
2.根据权利要求1所述的芯片互连方法，其特征在于，
所述电连接件为柔性的导电基带，所述导电基带的第一表面设置有外露的导电部，所述导电部与从所述第一封装体的表面露出的所述部分电连接点以及所述感光芯片的所述焊盘电连接。
3.根据权利要求2所述的芯片互连方法，其特征在于，所述弯折所述电连接件以使得所述感光芯片的非功能面与所述主芯片的非功能面相对并固定设置的步骤之前，还包括：
在所述感光芯片的非功能面以及所述主芯片的非功能面所在的所述第一封装体的一侧表面涂覆非导电胶。
4.根据权利要求1所述的芯片互连方法，其特征在于，所述在所述第一封装体远离所述感光芯片的一侧表面形成第一导电柱的步骤包括：
在所述第一封装体远离所述感光芯片的一侧表面形成图案化的光阻涂层，所述光阻涂层对应于从所述第一封装体表面露出的所述其余部分电连接点设置有第一通孔；
在所述第一通孔内形成第一导电柱；
去除所述光阻涂层。
5.根据权利要求4所述的芯片互连方法，其特征在于，所述将所述第一导电柱与封装基板电连接的步骤之后，还包括：
在所述感光芯片和所述封装基板之间形成底填胶，所述底填胶填充所述第一封装体之间的空间以及所述第一封装体与所述封装基板之间的空间。
6.根据权利要求4所述的芯片互连方法，其特征在于，所述在所述第一封装体远离所述感光芯片的一侧表面形成图案化的光阻涂层的步骤之前，还包括：
在所述感光芯片的非功能面一侧形成第一塑封层，所述第一塑封层填充所述第一封装体之间的空间，且从所述第一封装体表面露出的所述其余部分电连接点未被所述第一塑封层覆盖。
7.根据权利要求1所述的芯片互连方法，其特征在于，所述将所述第一导电柱与封装基板电连接的步骤之后，还包括：
在所述电连接件与所述感光芯片的所述焊盘电连接的一端涂覆非导电胶；
将透明盖板的边缘区域通过所述非导电胶与所述电连接件粘合。
8.根据权利要求1所述的芯片互连方法，其特征在于，所述将所述第一导电柱与封装基板电连接的步骤之前，还包括：
利用所述第一导电柱将所述第一封装体与逻辑芯片的功能面上的部分焊盘电连接，其中，所述逻辑芯片的所述功能面上还设置有其他芯片，所述其他芯片包括动态随机存取存储器芯片DRAM；
所述将所述第一导电柱与封装基板电连接的步骤包括：
将所述逻辑芯片的功能面上的其余部分焊盘通过键合线与所述封装基板电连接；其中，所述逻辑芯片设置于所述第一封装体与所述封装基板之间。
9.根据权利要求1所述的芯片互连方法，其特征在于，所述利用可弯折的电连接件将位于感光芯片的感光区外围的焊盘分别与从邻近的第一封装体表面露出的部分电连接点电连接的步骤之前，还包括：
在多个所述主芯片的侧面和功能面一侧形成第二塑封层，且所述主芯片的功能面上的焊盘从所述第二塑封层中露出；
在所述第二塑封层上形成第一电连接层，所述第一电连接层与所述主芯片的所述焊盘电连接；
在所述第一电连接层上对应相邻所述主芯片之间的位置以及边缘位置形成第二导电柱，所述第二导电柱通过所述第一电连接层与所述主芯片的所述焊盘电连接；
切割掉相邻所述主芯片之间的部分所述第二塑封层、部分所述第一电连接层和部分所述第二导电柱，以获得包含单颗所述主芯片的所述第一封装体，其中，所述第二导电柱具有从所述第一封装体靠近所述主芯片的功能面的上表面露出的所述电连接点；其中，所述第二导电柱和所述第一电连接层形成所述第一电连接结构。
10.根据权利要求1所述的芯片互连方法，其特征在于，所述利用可弯折的电连接件将位于感光芯片的感光区外围的焊盘分别与从邻近的第一封装体表面露出的部分电连接点电连接的步骤之前，还包括：
将多个所述主芯片的非功能面一侧间隔黏贴于载板上；
在所述载板黏贴有所述主芯片的一侧表面形成多个第三导电柱，所述第三导电柱分布在相邻所述主芯片的间隔区域以及所述载板的边缘区域；
在所述载板黏贴有所述主芯片的一侧形成第三塑封层，所述第三导电柱远离所述载板的一侧表面以及位于所述主芯片的功能面上的焊盘从所述第三塑封层中露出；
在所述第三塑封层远离所述载板的一侧形成第二电连接层，所述第三导电柱、所述主芯片的所述焊盘和所述第二电连接层形成电连接；
移除所述载板并切割掉相邻所述主芯片之间的部分所述第三导电柱，以获得包含单颗所述主芯片的所述第一封装体，其中，所述第三导电柱具有从所述第一封装体的侧面露出的所述电连接点；其中，所述第三导电柱和所述第二电连接层形成所述第一电连接结构。
CN202010739159.0A 2020-07-28 2020-07-28 一种芯片互连方法 Active CN111863716B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010739159.0A CN111863716B (zh) 2020-07-28 2020-07-28 一种芯片互连方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010739159.0A CN111863716B (zh) 2020-07-28 2020-07-28 一种芯片互连方法

Publications (2)

Publication Number Publication Date
CN111863716A true CN111863716A (zh) 2020-10-30
CN111863716B CN111863716B (zh) 2024-04-12

Family

ID=72948259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010739159.0A Active CN111863716B (zh) 2020-07-28 2020-07-28 一种芯片互连方法

Country Status (1)

Country Link
CN (1) CN111863716B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
KR100726892B1 (ko) * 2006-03-17 2007-06-14 한국과학기술원 3차원 칩 적층 패키지 모듈 및 이의 제조방법
CN101090080A (zh) * 2006-06-13 2007-12-19 日月光半导体制造股份有限公司 多芯片堆叠的封装方法及其封装结构
US20090090541A1 (en) * 2007-10-04 2009-04-09 Phoenix Precision Technology Corporation Stacked semiconductor device and fabricating method thereof
CN107204333A (zh) * 2017-05-23 2017-09-26 华进半导体封装先导技术研发中心有限公司 一种柔性基板封装结构及其封装方法
CN111146194A (zh) * 2019-12-30 2020-05-12 华进半导体封装先导技术研发中心有限公司 一种系统级封装结构及制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
KR100726892B1 (ko) * 2006-03-17 2007-06-14 한국과학기술원 3차원 칩 적층 패키지 모듈 및 이의 제조방법
CN101090080A (zh) * 2006-06-13 2007-12-19 日月光半导体制造股份有限公司 多芯片堆叠的封装方法及其封装结构
US20090090541A1 (en) * 2007-10-04 2009-04-09 Phoenix Precision Technology Corporation Stacked semiconductor device and fabricating method thereof
CN107204333A (zh) * 2017-05-23 2017-09-26 华进半导体封装先导技术研发中心有限公司 一种柔性基板封装结构及其封装方法
CN111146194A (zh) * 2019-12-30 2020-05-12 华进半导体封装先导技术研发中心有限公司 一种系统级封装结构及制造方法

Also Published As

Publication number Publication date
CN111863716B (zh) 2024-04-12

Similar Documents

Publication Publication Date Title
US10170412B2 (en) Substrate-less stackable package with wire-bond interconnect
CN104851842B (zh) 包括嵌入式表面安装器件的半导体器件及其形成方法
US9595453B2 (en) Chip package method and package assembly
TWI646607B (zh) 無芯積體電路封裝系統及其製造方法
CN1983533A (zh) 用于封装半导体器件的方法
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
JP5784280B2 (ja) 電子デバイスパッケージ及び製造方法
US20100029046A1 (en) Integrated circuit package system with concave terminal
US7417309B2 (en) Circuit device and portable device with symmetrical arrangement
JP3972183B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US9177898B2 (en) Integrated circuit package system with locking terminal
US9576873B2 (en) Integrated circuit packaging system with routable trace and method of manufacture thereof
JPH1092865A (ja) 半導体装置およびその製造方法
CN111863794B (zh) 一种半导体封装器件
CN111863716B (zh) 一种芯片互连方法
US10115704B2 (en) Semiconductor device
CN111863717B (zh) 一种芯片互连方法
CN111863719B (zh) 一种芯片互连方法
JP2004207278A (ja) 回路装置およびその製造方法
CN111883439B (zh) 一种芯片封装方法
JPH06268151A (ja) 半導体装置
JP2002237567A (ja) 半導体装置
JPH0897243A (ja) 樹脂封止型半導体装置
CN111640675A (zh) 一种系统级封装方法
CN111627870A (zh) 一种半导体封装器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant