CN111863717B - 一种芯片互连方法 - Google Patents

一种芯片互连方法 Download PDF

Info

Publication number
CN111863717B
CN111863717B CN202010740323.XA CN202010740323A CN111863717B CN 111863717 B CN111863717 B CN 111863717B CN 202010740323 A CN202010740323 A CN 202010740323A CN 111863717 B CN111863717 B CN 111863717B
Authority
CN
China
Prior art keywords
chip
layer
connection structure
electrical connection
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010740323.XA
Other languages
English (en)
Other versions
CN111863717A (zh
Inventor
吴品忠
缪小勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Tongfu Microelectronics Co ltd
Original Assignee
Nantong Tongfu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Tongfu Microelectronics Co ltd filed Critical Nantong Tongfu Microelectronics Co ltd
Priority to CN202010740323.XA priority Critical patent/CN111863717B/zh
Publication of CN111863717A publication Critical patent/CN111863717A/zh
Application granted granted Critical
Publication of CN111863717B publication Critical patent/CN111863717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Abstract

本申请公开了一种芯片互连方法，属于半导体技术领域。本申请公开的芯片互连方法将需要与第一芯片互连的主芯片设置于第一封装体中，并在第一封装体侧面露出与主芯片电连接的部分第一电连接结构；然后使用可弯折的电连接件将从第一封装体侧面露出的部分第一电连接结构与第一芯片的部分焊盘电连接，并弯折电连接件使第一芯片与第一封装体堆叠设置；进一步将封装基板设置于堆叠方向上，并通过第二电连接结构与第一芯片的其余部分焊盘电连接。从而节约了横向空间，减小了第一芯片与第一封装体互连形成的器件的整体体积，提高半导体封装器件的集成度和可靠性。

Description

一种芯片互连方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种芯片互连方法。
背景技术
随着电子产品的更新换代，愈发要求电子产品的功能更多元化而体积更精小化，因此对于能够实现不同功能的芯片的堆叠方式需要尽可能压缩其堆叠后的体积。
现有技术中，在3D堆叠时，通常采用硅通孔技术(TSV，Through Silicon Via)在堆叠后的多个芯片上打一个贯穿的通孔，在通孔内填充导电材料以使多个芯片之间以及基板实现互连；或者，采用交错层叠的方式，将多个芯片正面的焊盘露出，进而通过打线的方式使多个芯片之间以及封装基板实现互连。
但是，硅通孔技术的对于工艺的精度要求极高，且会降低芯片的良品率，减小芯片的强度，而交错层叠再打线的方式，芯片交错层叠后所占的体积较大，并且打线连接存在不牢固的问题，因此需要一种新的芯片互连方法。
发明内容
本申请主要解决的技术问题是提供一种芯片互连方法，能够减小多个芯片堆叠后所占用的空间，提高半导体封装器件的集成度和可靠性。
为解决上述技术问题，本申请采用的一个技术方案是：
提供一种芯片互连方法，包括：利用可弯折的电连接件将从第一封装体的侧面外露的第一电连接结构与邻近的第一芯片的功能面上的部分焊盘电连接，其中，所述第一封装体包括主芯片和所述第一电连接结构，且所述主芯片的功能面与所述第一芯片的功能面同侧设置，所述第一电连接结构与所述主芯片的功能面上的焊盘电连接，所述第一电连接结构具有从所述第一封装体的侧面外露的部分；弯折所述电连接件以使得所述第一芯片的非功能面与所述主芯片的非功能面相对并固定设置；在所述第一芯片的功能面上形成第二电连接结构，并将所述第二电连接结构与封装基板电连接，其中，所述第二电连接结构与所述第一芯片的其余部分焊盘电连接。
其中，所述电连接件为柔性的导电基带，所述导电基带的第一表面设置有外露的导电部，所述导电部与所述从所述第一封装体的侧面外露的所述第一电连接结构以及所述第一芯片的所述部分焊盘电连接。
其中，所述弯折所述电连接件以使得所述第一芯片的非功能面与所述主芯片的非功能面相对并固定设置的步骤之前，还包括：在所述第一芯片的非功能面以及所述主芯片的非功能面所在的所述第一封装体的一侧表面涂覆非导电胶。
其中，所述在所述第一芯片的功能面上形成第二电连接结构的步骤包括：在所述第一芯片的功能面上形成图案化的光阻涂层，所述光阻涂层对应于所述第一芯片的所述其余部分焊盘设置有第一通孔；在所述第一通孔内形成第一导电柱，所述第一导电柱与所述第一芯片的所述其余部分焊盘电连接，所述第二电连接结构包括所述第一导电柱；去除所述光阻涂层。
其中，所述将所述第二电连接结构与封装基板电连接的步骤之后，还包括：在所述第一芯片和所述封装基板之间形成第一底填胶，所述第一底填胶包裹所述第一导电柱和所述电连接件的所述另一端。
其中，所述在所述第一芯片的功能面上形成第二电连接结构的步骤包括：在所述第一芯片的功能面上形成图案化的第一钝化层，所述第一钝化层对应所述第一芯片的所述其余部分焊盘设置有第二通孔；在所述第一钝化层远离所述第一芯片的一侧表面以及所述第二通孔内依次形成第一溅射金属层和第一再布线层，所述第一溅射金属层和所述第一再布线层与所述第一芯片的所述其余部分焊盘电连接，所述第二电连接结构包括所述第一溅射金属层和所述第一再布线层。
其中，所述在所述第一芯片的功能面上形成第二电连接结构的步骤之前，包括：在所述第一封装体设置有所述第一芯片的一侧形成第一塑封层，所述第一芯片的所述其余部分焊盘从所述第一塑封层中露出。
其中，所述利用可弯折的电连接件将从第一封装体的侧面外露的第一电连接结构与邻近的第一芯片的功能面上的部分焊盘电连接的步骤之前，还包括：将多个所述主芯片的非功能面一侧间隔黏贴于载板上；在所述载板黏贴有所述主芯片的一侧表面形成多个第二导电柱，所述第二导电柱分布在相邻所述主芯片的间隔区域以及所述载板的边缘区域；在所述载板黏贴有所述主芯片的一侧形成第二塑封层，所述第二导电柱远离所述载板的一侧表面以及位于所述主芯片的功能面上的焊盘从所述第二塑封层中露出；在所述第二塑封层远离所述载板的一侧形成第一电连接层，所述第二导电柱、所述主芯片的所述焊盘和所述第一电连接层形成电连接；移除所述载板并切割掉相邻所述主芯片之间的部分所述第二导电柱，以获得包含单颗所述主芯片的所述第一封装体，其中，所述第一封装体的侧面保留有所述第二导电柱；其中，所述第二导电柱和所述第一电连接层形成所述第一电连接结构。
其中，所述利用可弯折的电连接件将从第一封装体的侧面外露的第一电连接结构与邻近的第一芯片的功能面上的部分焊盘电连接的步骤之前，还包括：在多个所述主芯片的侧面和功能面一侧形成第三塑封层，其中，所述主芯片的功能面上的焊盘从所述第三塑封层中露出，且相邻所述主芯片之间的所述第三塑封层上形成有第一开口；在所述第三塑封层上形成所述第一电连接结构，所述第一电连接结构与所述主芯片的所述焊盘电连接且覆盖所述第一开口表面；切割掉相邻所述主芯片之间的部分所述第三塑封层和部分所述第一电连接结构，以获得包含单颗所述主芯片的所述第一封装体，其中，所述第一封装体的侧面保留有与所述主芯片的所述焊盘电连接的所述第一电连接结构。
其中，所述利用可弯折的电连接件将从第一封装体的侧面外露的第一电连接结构与邻近的第一芯片的功能面上的部分焊盘电连接的步骤之前，还包括：在多个所述主芯片的侧面和功能面一侧形成第四塑封层，且所述主芯片的功能面上的焊盘从所述第四塑封层中露出；在所述第四塑封层上形成第二电连接层，所述第二电连接层与所述主芯片的所述焊盘电连接；在所述第二电连接层上对应相邻所述主芯片之间的位置以及边缘位置形成第三导电柱，所述第三导电柱通过所述第二电连接层与所述主芯片的所述焊盘电连接；切割掉相邻所述主芯片之间的部分所述第四塑封层、部分所述第二电连接层和部分所述第三导电柱，以获得包含单颗所述主芯片的所述第一封装体，其中，所述第一封装体的侧面保留有所述第三导电柱；其中，所述第三导电柱和所述第二电连接层形成所述第一电连接结构。
本申请的有益效果是：区别于现有技术的情况，本申请将需要与第一芯片互连的主芯片设置于第一封装体中，并在第一封装体侧面露出与主芯片电连接的部分第一电连接结构；然后使用可弯折的电连接件将从第一封装体侧面露出的部分第一电连接结构与第一芯片的部分焊盘电连接，并弯折电连接件使第一芯片与第一封装体堆叠设置；进一步将封装基板设置于堆叠方向上，并通过第二电连接结构与第一芯片的其余部分焊盘电连接。从而节约了横向空间，减小了第一芯片与第一封装体互连形成的器件的整体体积，提高半导体封装器件的集成度和可靠性。
附图说明
为了更清楚地说明本申请实施方式中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请芯片互连方法一实施方式的流程示意图；
图2a为图1中步骤S11对应的一实施方式的结构示意图；
图2b为图1中步骤S12对应的一实施方式的结构示意图；
图2c为图1中步骤S13对应的一实施方式的结构示意图；
图3为图1中步骤S13包括的步骤一实施方式的流程示意图；
图4a为图3中步骤S21对应的一实施方式的结构示意图；
图4b为图3中步骤S22对应的一实施方式的结构示意图；
图5为图1中步骤S13之后包括的步骤对应的一实施方式的结构示意图；
图6为图1中步骤S13包括的步骤另一实施方式的流程示意图；
图7a为图6中步骤S31对应的一实施方式的结构示意图；
图7b为图6中步骤S32对应的一实施方式的结构示意图；
图8为图1中步骤S13对应的另一实施方式的结构示意图；
图9为形成第一封装体包括的步骤一实施方式的流程示意图；
图10a为图9中步骤S41对应的一实施方式的结构示意图；
图10b为图9中步骤S42对应的一实施方式的结构示意图；
图10c为图9中步骤S43对应的一实施方式的结构示意图；
图10d为图9中步骤S44对应的一实施方式的结构示意图；
图10e为图9中步骤S45对应的一实施方式的结构示意图；
图11为形成第一封装体包括的步骤另一实施方式的流程示意图；
图12a为图11中步骤S51对应的一实施方式的结构示意图；
图12b为图11中步骤S52对应的一实施方式的结构示意图；
图12c为图11中步骤S53对应的一实施方式的结构示意图；
图13为形成第一封装体包括的步骤另一实施方式的流程示意图；
图14a为图13中步骤S61对应的一实施方式的结构示意图；
图14b为图13中步骤S62对应的一实施方式的结构示意图；
图14c为图13中步骤S63对应的一实施方式的结构示意图；
图14d为图13中步骤S64对应的一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
请参阅图1，图1为本申请芯片互连方法一实施方式的流程示意图，该芯片互连方法包括如下步骤：
S11，利用可弯折的电连接件将从第一封装体的侧面外露的第一电连接结构与邻近的第一芯片的功能面上的部分焊盘电连接，其中，第一封装体包括主芯片和第一电连接结构，且主芯片的功能面与第一芯片的功能面同侧设置，第一电连接结构与主芯片的功能面上的焊盘电连接，第一电连接结构具有从第一封装体的侧面外露的部分。
具体地，请参阅图2a，图2a为图1中步骤S11对应的一实施方式的结构示意图，利用可弯折的电连接件11将从第一封装体13的侧面外露的第一电连接结构132与邻近的第一芯片12的功能面上的部分焊盘121电连接。例如在电连接件11的两端分别涂覆导电胶，利用导电胶将其一端与第一芯片12的焊盘121电连接，另一端与从第一封装体13的侧面外露的部分第一电连接结构132电连接。其中，第一封装体13包括主芯片131和第一电连接结构132，且主芯片131的功能面与第一芯片12的功能面同侧设置，如图2a中所示的第一芯片12的功能面和主芯片131的功能面均朝上。第一电连接结构132为图案化的，分别与主芯片131的功能面上对应的焊盘1311电连接，第一电连接结构132具有从第一封装体13的侧面外露的部分。图2a中示意性画出一个第一封装体13通过两个电连接件11分别与两个邻近的第一芯片12电连接的情况。
其中，电连接件11为柔性的导电基带，可以任意弯折，导电基带的第一表面设置有外露的导电部，导电部与从第一封装体13的侧面外露的第一电连接结构132以及第一芯片12的部分焊盘121电连接。
S12，弯折电连接件以使得第一芯片的非功能面与主芯片的非功能面相对并固定设置。
具体地，请结合图2a参阅图2b，图2b为图1中步骤S12对应的一实施方式的结构示意图。将电连接件11的两端分别与第一芯片12和第一封装体13连接之后，弯折电连接件11以使得第一芯片12的非功能面与主芯片131的非功能面相对并固定设置，即将第一封装体13与第一芯片12堆叠设置。优选地，第一封装体13的一个侧面与第一芯片12的一个侧面齐平，即图2b所示的第一封装体13的两个侧面分别与一个第一芯片12的一个侧面齐平，则形成的封装器件的横向尺寸约等于第一封装体13的横向尺寸，从而能够最大程度减小封装器件的横向尺寸。
为了使电连接件11与第一芯片12及第一封装体13连接稳固，可以先在电连接件11的两端之间的区域涂覆非导电胶，以及在第一芯片12的非功能面和主芯片131的非功能面所在的第一封装体13的一侧表面也涂覆非导电胶。弯折电连接件11之后，将电连接件11、第一芯片12、第一封装体13相互接触的区域压紧贴合，使形成的封装器件结构更加稳固。
S13，在第一芯片的功能面上形成第二电连接结构，并将第二电连接结构与封装基板电连接，其中，第二电连接结构与第一芯片的其余部分焊盘电连接。
具体地，请结合图2b参阅图2c，图2c为图1中步骤S13对应的一实施方式的结构示意图。先将图2b所示的结构整体翻转，然后在第一芯片12的功能面上形成第二电连接结构14，再整体翻转，并将第二电连接结构14与封装基板15电连接，其中，第二电连接结构14与第一芯片12的其余部分焊盘121(未与电连接件11电连接的焊盘)电连接。第二电连接结构14可以为铜、镍、金等材质。
此外，请继续参阅图2b和图2c，当第一封装体13与多个第一芯片12电连接时，第一芯片12之间可能存在空隙，则在第一芯片12的功能面上形成第二电连接结构14之前，可以在第一封装体13设置有第一芯片12的一侧形成第一塑封层16，该第一塑封层16填充第一芯片12之间的空隙，且第一芯片12的其余部分焊盘121从第一塑封层16中露出。
本实施方式中，使用可弯折的电连接件将从第一封装体侧面露出的部分第一电连接结构与第一芯片的部分焊盘电连接，并弯折电连接件使第一芯片与第一封装体堆叠设置；进一步将封装基板设置于堆叠方向上，并通过第二电连接结构与第一芯片的其余部分焊盘电连接。从而节约了横向空间，减小了第一芯片与第一封装体互连形成的器件的整体体积，提高半导体封装器件的集成度。而且通过第二电连接结构实现第一芯片和封装基板之间的互连，能够提高半导体封装器件的可靠性。
在一个实施方式中，请参阅图3，图3为图1中步骤S13包括的步骤一实施方式的流程示意图，即采用如下步骤在第一芯片的功能面上形成第二电连接结构，并将第二电连接结构与封装基板电连接：
S21，在第一芯片的功能面上形成图案化的光阻涂层，光阻涂层对应于第一芯片的其余部分焊盘设置有第一通孔。
具体地，请结合图2b参阅图4a，图4a为图3中步骤S21对应的一实施方式的结构示意图，将图2b所示结构整体翻转之后，首先在第一芯片12的功能面上形成图案化的光阻涂层17，该光阻涂层17对应于第一芯片12的其余部分焊盘121设置有第一通孔(未标示)。第一通孔暴露出第一芯片12的未与电连接件11电连接的其余部分焊盘121。
S22，在第一通孔内形成第一导电柱，第一导电柱与第一芯片的其余部分焊盘电连接，第二电连接结构包括第一导电柱。
具体地，请结合图4a参阅图4b，图4b为图3中步骤S22对应的一实施方式的结构示意图，形成图案化的光阻涂层17之后，在第一通孔内形成第一导电柱141，例如通过电镀的工艺形成第一导电柱141。第一导电柱141的一端与第一芯片12的其余部分焊盘121电连接，第二电连接结构14包括第一导电柱141。
S23，去除光阻涂层并将第二电连接结构与封装基板电连接。
具体地，请结合图4b继续参阅图2c，形成第一导电柱141之后，先去除光阻涂层17，然后将形成的结构整体翻转并将第一导电柱141的与封装基板15电连接，即将第一导电柱141的另一端与封装基板15电连接，例如使用焊料将两者连接，得到图2c所示的结构。
本实施方式使用光刻工艺以及电镀工艺形成第一导电柱，并利用第一导电柱实现第一芯片与封装基板之间的电连接，工艺成熟，操作简单，器件良率更高。
进一步地，请参阅图5，图5为图1中步骤S13之后包括的步骤对应的一实施方式的结构示意图。形成第一导电柱141并将其与封装基板15电连接之后，在第一芯片12和封装基板之间形成第一底填胶181，第一底填胶181包裹第一导电柱141和电连接件11与第一芯片12电连接的另一端。也就是说，第一底填胶181填充第一芯片12和封装基板15之间的空间，从而使得第一芯片12与封装基板15及电连接件11之间的连接更加稳固，使得形成的封装器件稳定性更高，且减少了横向导通的几率，器件的可靠性也更高。
另一实施方式中，请参阅图6，图6为图1中步骤S13包括的步骤另一实施方式的流程示意图，即还可以采用如下步骤在第一芯片的功能面上形成第二电连接结构，并将第二电连接结构与封装基板电连接：
S31，在第一芯片的功能面上形成图案化的第一钝化层，第一钝化层对应第一芯片的其余部分焊盘设置有第二通孔。
具体地，请结合图2b参阅图7a，图7a为图6中步骤S31对应的一实施方式的结构示意图。将图2b所示结构整体翻转之后，在第一芯片12的功能面上形成图案化的第一钝化层191，第一钝化层191对应第一芯片12的其余部分焊盘121设置有第二通孔(未标示)。具体地利用沉积工艺、光刻工艺配合刻蚀工艺形成图案化的第一钝化层191，其材质为氧化硅、氮化硅等绝缘材料。
S32，在第一钝化层远离第一芯片的一侧表面以及第二通孔内依次形成第一溅射金属层和第一再布线层，第一溅射金属层和第一再布线层与第一芯片的其余部分焊盘电连接，第二电连接结构包括第一溅射金属层和第一再布线层，以及将第二电连接结构与封装基板电连接。
具体地，请结合图7a参阅图7b，图7b为图6中步骤S32对应的一实施方式的结构示意图。形成图案化的第一钝化层191之后，在第一钝化层191远离第一芯片12的一侧表面以及第二通孔内依次形成第一溅射金属层142和第一再布线层143。其中，第一溅射金属层142和第一再布线层143与第一芯片12的其余部分焊盘121电连接，第二电连接结构14包括第一溅射金属层142和第一再布线层143，其中，形成第一溅射金属层142之后，刻蚀掉相邻第一芯片12的焊盘121之间的第一溅射金属层142，使之成为图案化的，避免内部短路，随后再对应第一溅射金属层142的不同部分形成图案化的第一再布线层143。在形成第一再布线层143之前可以先在第一溅射金属层142上形成图案化的第二钝化层192，该第二钝化层192对应封装基板15的电连接位置设置有第三通孔(未标示)，然后在第三通孔位置处形成第一再布线层143。进一步可整体翻转再在第一再布线层143位置处通过焊料将第二电连接结构14与封装基板15电连接，形成图7b所示的半导体封装器件。
进一步还可以在第二钝化层192和封装基板15之间形成第二底填胶182，得到如图8所示的半导体封装器件，图8为图1中步骤S13之后包括的步骤对应的另一实施方式的结构示意图。
本实施方式使用溅射工艺和再布线工艺形成第二电连接结构，并利用第二电连接结构实现第一芯片与封装基板之间的电连接，工艺成熟，操作简单，器件良率更高。
在一个实施方式中，上述步骤S11之前，即利用可弯折的电连接件将从第一封装体的侧面外露的第一电连接结构与邻近的第一芯片的功能面上的部分焊盘电连接的步骤之前，先形成第一封装体，具体请参阅图9，图9为形成第一封装体包括的步骤一实施方式的流程示意图，即通过如下步骤形成第一封装体：
S41，将多个主芯片的非功能面一侧间隔黏贴于载板上。
具体地，请参阅图10a，图10a为图9中步骤S41对应的一实施方式的结构示意图。首先将多个主芯片131的非功能面一侧间隔黏贴于载板100上，主芯片131的功能面一侧设置有焊盘1311。
S42，在载板黏贴有主芯片的一侧表面形成多个第二导电柱，第二导电柱分布在相邻主芯片的间隔区域以及载板的边缘区域。
具体地，请结合图10a参阅图10b，图10b为图9中步骤S42对应的一实施方式的结构示意图。将多个主芯片131的非功能面一侧间隔黏贴于载板100上之后，在载板100黏贴有主芯片131的一侧表面形成多个第二导电柱1321，第二导电柱1321分布在相邻主芯片131的间隔区域以及载板100的边缘区域。
S43，在载板黏贴有主芯片的一侧形成第二塑封层，第二导电柱远离载板的一侧表面以及位于主芯片的功能面上的焊盘从第二塑封层中露出。
具体地，请结合图10b参阅图10c，图10c为图9中步骤S43对应的一实施方式的结构示意图。形成第二导电柱1321之后，在载板100黏贴有主芯片131的一侧形成第二塑封层133，第二导电柱1321远离载板100的一侧表面以及位于主芯片131的功能面上的焊盘1311从第二塑封层133中露出，第二导电柱1321的侧面也露出，未被第二塑封层133覆盖。
S44，在第二塑封层远离载板的一侧形成第一电连接层，第二导电柱、主芯片的焊盘和第一电连接层形成电连接。
具体地，请结合图10c参阅图10d，图10d为图9中步骤S44对应的一实施方式的结构示意图。形成第二塑封层133之后，在第二塑封层133远离载板100的一侧形成第一电连接层1322，该第一电连接层1322是图案化的，其不同部分与对应的第二导电柱1321和主芯片131的焊盘1311形成电连接。
S45，移除载板并切割掉相邻主芯片之间的部分第二导电柱，以获得包含单颗主芯片的第一封装体，其中，第一封装体的侧面保留有第二导电柱；其中，第二导电柱和第一电连接层形成第一电连接结构。
具体地，请结合图10d和图2a参阅图10e，图10e为图9中步骤S45对应的一实施方式的结构示意图。形成第一电连接层1322之后，移除载板100并切割掉相邻主芯片131之间的部分第二导电柱1321(沿图10d中虚线A切割)，以获得包含单颗主芯片131的第一封装体13，其中，第一封装体13的侧面保留有第二导电柱1321；其中，第二导电柱1321和第一电连接层1322形成第一电连接结构132。
为了提高器件的可靠性，避免第一电连接结构132与其他器件出现导通，还可以在第一电连接结构132的上表面形成保护层135，该保护层135覆盖第一电连接结构132的上表面，使得切割之后的第一封装体13仅暴露第一电连接结构132的侧面，从而得到如图10e所示的第一封装体13，后续通过电连接件11将其与第一芯片12电连接，即图2a中所示的结构。
在其他的实施方式中，还可以形成不同结构的第一封装体，例如通过下述实施方式所述的步骤形成第一封装体，这些第一封装体的侧面均具有外露的第一电连接结构，可通过电连接件与第一芯片的部分焊盘电连接。即可以利用下述实施方式得到的第一封装体替换上述各实施方式中的第一封装体，得到利用本申请芯片互连方法形成的其他封装器件。
在另一实施方式中，请参阅图11，图11为形成第一封装体包括的步骤另一实施方式的流程示意图，即通过如下步骤形成第一封装体：
S51，在多个主芯片的侧面和功能面一侧形成第三塑封层，其中，主芯片的功能面上的焊盘从第三塑封层中露出，且相邻主芯片之间的第三塑封层上形成有第一开口。
具体地，请参阅图12a，图12a为图11中步骤S51对应的一实施方式的结构示意图。借助载板200在多个主芯片231的侧面和功能面一侧形成第三塑封层233，其中，主芯片231的功能面上的焊盘2311从第三塑封层233中露出，且相邻主芯片231之间的第三塑封层233上形成有第一开口(未标示)。
S52，在第三塑封层上形成第一电连接结构，第一电连接结构与主芯片的焊盘电连接且覆盖第一开口表面。
具体地，请结合图12a参阅图12b，图12b为图11中步骤S52对应的一实施方式的结构示意图。形成第三塑封层233并在其上形成第一开口之后，在第三塑封层233上形成第一电连接结构232，第一电连接结构232与主芯片231的焊盘2311电连接且覆盖第一开口表面。其中，第一电连接结构232包括第一溅射金属层2321和导电柱2322，第一溅射金属层2321是图案化的，分布在第三塑封层233表面和第一开口表面，其不同部分与对应的焊盘2311电连接，导电柱2322分布在第一开口内。
S53，切割掉相邻主芯片之间的部分第三塑封层和部分第一电连接结构，以获得包含单颗主芯片的第一封装体，其中，第一封装体的侧面保留有与主芯片的焊盘电连接的第一电连接结构。
具体地，请结合图12b参阅图12c，图12c为图11中步骤S53对应的一实施方式的结构示意图。形成第一电连接结构232之后，移除载板200并切割掉相邻主芯片231之间的部分第三塑封层233和部分第一电连接结构232(沿图12b中虚线B切割)，以获得包含单颗主芯片231的第一封装体23，其中，第一封装体23的侧面保留有与主芯片231的焊盘2311电连接的第一电连接结构232。
为了提高器件的可靠性，避免第一电连接结构232与其他器件出现导通，还可以在第一电连接结构232的上表面形成保护层235，该保护层235覆盖第一电连接结构232的上表面，使得切割之后的第一封装体23仅暴露第一电连接结构232的侧面，得到如图12c所示的第一封装体23。
在另一实施方式中，请参阅图13，图13为形成第一封装体包括的步骤另一实施方式的流程示意图，即通过如下步骤形成第一封装体：
S61，在多个主芯片的侧面和功能面一侧形成第四塑封层，且主芯片的功能面上的焊盘从第四塑封层中露出。
具体地，请参阅图14a，图14a为图13中步骤S61对应的一实施方式的结构示意图。借助载板300在多个主芯片331的侧面和功能面一侧形成第四塑封层333，且主芯片331的功能面上的焊盘3311从第四塑封层333中露出。
S62，在第四塑封层上形成第二电连接层，第二电连接层与主芯片的焊盘电连接。
具体地，请结合图14a参阅图14b，图14b为图13中步骤S62对应的一实施方式的结构示意图。形成第四塑封层333之后，在第四塑封层333上形成第二电连接层3321，第二电连接层3321与主芯片331的焊盘3331电连接。具体地，可以先形成图案化的第三钝化层334，其对应主芯片331的焊盘3311设置有通孔，再形成第二电连接层3321，随后刻蚀掉主芯片331的相邻焊盘3311之间的第二电连接层3321，使之成为图案化的，避免内部短路，不同部分的第二电连接层3321与对应的焊盘3311电连接。
S63，在第二电连接层上对应相邻主芯片之间的位置以及边缘位置形成第三导电柱，第三导电柱通过第二电连接层与主芯片的焊盘电连接。
具体地，请结合图14b参阅图14c，图14c为图13中步骤S63对应的一实施方式的结构示意图。形成第二电连接层3321之后，在第二电连接层3321上对应相邻主芯片331之间的位置以及边缘位置形成第三导电柱3322，第三导电柱3322通过第二电连接层3321与主芯片331的焊盘3311电连接。
S64，切割掉相邻主芯片之间的部分第四塑封层、部分第二电连接层和部分第三导电柱，以获得包含单颗主芯片的第一封装体，其中，第一封装体的侧面保留有第三导电柱；其中，第三导电柱和第二电连接层形成第一电连接结构。
具体地，请结合图14c参阅图14d，图14d为图13中步骤S64对应的一实施方式的结构示意图。形成第三导电柱3322之后，切割掉相邻主芯片331之间的部分第四塑封层333、部分第二电连接层3321和部分第三导电柱3322(沿图14c中虚线C切割)，以获得包含单颗主芯片331的第一封装体33，其中，第一封装体33的侧面保留有第三导电柱3322；其中，第三导电柱3322和第二电连接层3321形成第一电连接结构332。
为了提高器件的可靠性，避免第一电连接结构332与其他器件出现导通，还可以在第一电连接结构332的上表面形成保护层335，该保护层335覆盖第一电连接结构332的上表面，使得切割之后的第一封装体33仅暴露第一电连接结构332的侧面，从而得到如图14d所示的第一封装体33。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (7)

1.一种芯片互连方法，其特征在于，包括：
利用可弯折的电连接件将从第一封装体的侧面外露的第一电连接结构与邻近的第一芯片的功能面上的部分焊盘电连接，包括：在所述电连接件的两端分别涂覆导电胶，利用所述导电胶将所述电连接件的一端与所述第一芯片的所述焊盘电连接，另一端与从所述第一封装体侧面外露的第一电连接结构电连接；其中，所述第一封装体包括主芯片和所述第一电连接结构，且所述主芯片的功能面与所述第一芯片的功能面同侧设置，所述第一电连接结构与所述主芯片的功能面上的焊盘电连接，所述第一电连接结构具有从所述第一封装体的侧面外露的部分；
弯折所述电连接件以使得所述第一芯片的非功能面与所述主芯片的非功能面相对并固定设置；
在所述第一芯片的功能面上形成第二电连接结构，并将所述第二电连接结构与封装基板电连接，其中，所述第二电连接结构与所述第一芯片的其余部分焊盘电连接；
所述利用可弯折的电连接件将从第一封装体的侧面外露的第一电连接结构与邻近的第一芯片的功能面上的部分焊盘电连接的步骤之前，包括：将多个所述主芯片的非功能面一侧间隔黏贴于载板上；在所述载板黏贴有所述主芯片的一侧表面形成多个第二导电柱，所述第二导电柱分布在相邻所述主芯片的间隔区域以及所述载板的边缘区域；在所述载板黏贴有所述主芯片的一侧形成第二塑封层，所述第二导电柱远离所述载板的一侧表面以及位于所述主芯片的功能面上的焊盘从所述第二塑封层中露出；在所述第二塑封层远离所述载板的一侧形成第一电连接层，所述第二导电柱、所述主芯片的所述焊盘和所述第一电连接层形成电连接；移除所述载板并切割掉相邻所述主芯片之间的部分所述第二导电柱，以获得包含单颗所述主芯片的所述第一封装体，其中，所述第一封装体的侧面保留有所述第二导电柱；其中，所述第二导电柱和所述第一电连接层形成所述第一电连接结构；
或者，所述利用可弯折的电连接件将从第一封装体的侧面外露的第一电连接结构与邻近的第一芯片的功能面上的部分焊盘电连接的步骤之前，包括：在多个所述主芯片的侧面和功能面一侧形成第四塑封层，且所述主芯片的功能面上的焊盘从所述第四塑封层中露出；在所述第四塑封层上形成第二电连接层，所述第二电连接层与所述主芯片的所述焊盘电连接；在所述第二电连接层上对应相邻所述主芯片之间的位置以及边缘位置形成第三导电柱，所述第三导电柱通过所述第二电连接层与所述主芯片的所述焊盘电连接；切割掉相邻所述主芯片之间的部分所述第四塑封层、部分所述第二电连接层和部分所述第三导电柱，以获得包含单颗所述主芯片的所述第一封装体，其中，所述第一封装体的侧面保留有所述第三导电柱；其中，所述第三导电柱和所述第二电连接层形成所述第一电连接结构。
2.根据权利要求1所述的芯片互连方法，其特征在于，
所述电连接件为柔性的导电基带，所述导电基带的第一表面设置有外露的导电部，所述导电部与所述从所述第一封装体的侧面外露的所述第一电连接结构以及所述第一芯片的所述部分焊盘电连接。
3.根据权利要求1或者2所述的芯片互连方法，其特征在于，所述弯折所述电连接件以使得所述第一芯片的非功能面与所述主芯片的非功能面相对并固定设置的步骤之前，还包括：
在所述第一芯片的非功能面以及所述主芯片的非功能面所在的所述第一封装体的一侧表面涂覆非导电胶。
4.根据权利要求1所述的芯片互连方法，其特征在于，所述在所述第一芯片的功能面上形成第二电连接结构的步骤包括：
在所述第一芯片的功能面上形成图案化的光阻涂层，所述光阻涂层对应于所述第一芯片的所述其余部分焊盘设置有第一通孔；
在所述第一通孔内形成第一导电柱，所述第一导电柱与所述第一芯片的所述其余部分焊盘电连接，所述第二电连接结构包括所述第一导电柱；
去除所述光阻涂层。
5.根据权利要求4所述的芯片互连方法，其特征在于，所述将所述第二电连接结构与封装基板电连接的步骤之后，还包括：
在所述第一芯片和所述封装基板之间形成第一底填胶，所述第一底填胶包裹所述第一导电柱和所述电连接件的另一端。
6.根据权利要求1所述的芯片互连方法，其特征在于，所述在所述第一芯片的功能面上形成第二电连接结构的步骤包括：
在所述第一芯片的功能面上形成图案化的第一钝化层，所述第一钝化层对应所述第一芯片的所述其余部分焊盘设置有第二通孔；
在所述第一钝化层远离所述第一芯片的一侧表面以及所述第二通孔内依次形成第一溅射金属层和第一再布线层，所述第一溅射金属层和所述第一再布线层与所述第一芯片的所述其余部分焊盘电连接，所述第二电连接结构包括所述第一溅射金属层和所述第一再布线层。
7.根据权利要求1所述的芯片互连方法，其特征在于，所述在所述第一芯片的功能面上形成第二电连接结构的步骤之前，包括：
在所述第一封装体设置有所述第一芯片的一侧形成第一塑封层，所述第一芯片的所述其余部分焊盘从所述第一塑封层中露出。
CN202010740323.XA 2020-07-28 2020-07-28 一种芯片互连方法 Active CN111863717B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010740323.XA CN111863717B (zh) 2020-07-28 2020-07-28 一种芯片互连方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010740323.XA CN111863717B (zh) 2020-07-28 2020-07-28 一种芯片互连方法

Publications (2)

Publication Number Publication Date
CN111863717A CN111863717A (zh) 2020-10-30
CN111863717B true CN111863717B (zh) 2022-07-15

Family

ID=72948604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010740323.XA Active CN111863717B (zh) 2020-07-28 2020-07-28 一种芯片互连方法

Country Status (1)

Country Link
CN (1) CN111863717B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130004833A (ko) * 2011-07-04 2013-01-14 삼성전자주식회사 칩 적층 반도체 패키지
CN103413798A (zh) * 2013-08-02 2013-11-27 南通富士通微电子股份有限公司 芯片结构、芯片封装结构
CN103523739A (zh) * 2013-11-05 2014-01-22 华进半导体封装先导技术研发中心有限公司 环境mems传感器三维柔性基板封装结构及制作方法
CN103594433A (zh) * 2013-10-31 2014-02-19 中国科学院微电子研究所 一种制作刚柔结合板的三维封装散热结构的方法
CN103745936A (zh) * 2014-02-08 2014-04-23 华进半导体封装先导技术研发中心有限公司 扇出型方片级封装的制作方法
TW201606947A (zh) * 2014-08-01 2016-02-16 Mao Bang Electronic Co Ltd 晶片之正、背面間電性連接結構及其製造方法
CN106206332A (zh) * 2016-07-17 2016-12-07 王培培 一种集成电路封装结构的制造方法
CN110010482A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种基于柔性电路板的密闭型射频芯片封装工艺

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI322492B (en) * 2006-05-30 2010-03-21 Advanced Semiconductor Eng Stacked semiconductor package having flexible circuit board therein
CN101211897B (zh) * 2006-12-28 2011-12-07 中芯国际集成电路制造(上海)有限公司 多芯片半导体封装结构及封装方法
US9245868B2 (en) * 2012-06-27 2016-01-26 Infineon Technologies Ag Method for manufacturing a chip package
US9490195B1 (en) * 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130004833A (ko) * 2011-07-04 2013-01-14 삼성전자주식회사 칩 적층 반도체 패키지
CN103413798A (zh) * 2013-08-02 2013-11-27 南通富士通微电子股份有限公司 芯片结构、芯片封装结构
CN103594433A (zh) * 2013-10-31 2014-02-19 中国科学院微电子研究所 一种制作刚柔结合板的三维封装散热结构的方法
CN103523739A (zh) * 2013-11-05 2014-01-22 华进半导体封装先导技术研发中心有限公司 环境mems传感器三维柔性基板封装结构及制作方法
CN103745936A (zh) * 2014-02-08 2014-04-23 华进半导体封装先导技术研发中心有限公司 扇出型方片级封装的制作方法
TW201606947A (zh) * 2014-08-01 2016-02-16 Mao Bang Electronic Co Ltd 晶片之正、背面間電性連接結構及其製造方法
CN106206332A (zh) * 2016-07-17 2016-12-07 王培培 一种集成电路封装结构的制造方法
CN110010482A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种基于柔性电路板的密闭型射频芯片封装工艺

Also Published As

Publication number Publication date
CN111863717A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
EP2852974B1 (en) Method of making a substrate-less stackable package with wire-bond interconnect
US7902676B2 (en) Stacked semiconductor device and fabricating method thereof
US9553076B2 (en) Stackable molded microelectronic packages with area array unit connectors
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US6441475B2 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
CN104851842A (zh) 包括嵌入式表面安装器件的半导体器件及其形成方法
KR20110084444A (ko) 유연하고 적층 가능한 반도체 다이 패키지들, 이를 사용한 시스템들 및 이를 제조하는 방법들
CN107424973B (zh) 封装基板及其制法
JP2003522401A (ja) 積層型集積回路パッケージ
CN114267598B (zh) 一种射频前端集成电路的封装结构以及封装方法
EP3547364B1 (en) Semiconductor chip and semiconductor package including the same
JP3972183B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
JP3972182B2 (ja) 半導体装置の製造方法
JP4047819B2 (ja) Ｂｇａハンダ・ボールによる相互接続部およびその作製方法
CN112420641A (zh) 一种功率元件封装结构及其制备方法
CN111863717B (zh) 一种芯片互连方法
CN111863719B (zh) 一种芯片互连方法
CN111883480B (zh) 一种芯片互连方法
KR100752665B1 (ko) 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법
JP2006202997A (ja) 半導体装置およびその製造方法
CN114512456A (zh) 线路基板结构及其制造方法
CN111883439B (zh) 一种芯片封装方法
CN111863716B (zh) 一种芯片互连方法
CN111863738B (zh) 一种半导体封装器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant