JP4047819B2 - Ｂｇａハンダ・ボールによる相互接続部およびその作製方法 - Google Patents

Ｂｇａハンダ・ボールによる相互接続部およびその作製方法 Download PDF

Info

Publication number
JP4047819B2
JP4047819B2 JP2004008547A JP2004008547A JP4047819B2 JP 4047819 B2 JP4047819 B2 JP 4047819B2 JP 2004008547 A JP2004008547 A JP 2004008547A JP 2004008547 A JP2004008547 A JP 2004008547A JP 4047819 B2 JP4047819 B2 JP 4047819B2
Authority
JP
Japan
Prior art keywords
solder ball
bga solder
protruding
bga
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004008547A
Other languages
English (en)
Other versions
JP2004221600A (ja
Inventor
ポール・マーラン・ハーベイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004221600A publication Critical patent/JP2004221600A/ja
Application granted granted Critical
Publication of JP4047819B2 publication Critical patent/JP4047819B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、一般に、集積回路のパッケージ方法（packaging）の分野に関する。
本発明は、米国出願番号１０／３４６，２８６（米国特許番号６，８７６，０８８ Ｂ２）の出願に関連する。
集積回路の製造では、極めて微細な回路を、フォトリソグラフィによって、ダイとも呼ばれるチップ上に配置する。チップ上の回路は、チップ面上の導電端子で終端し、この導電端子は、電源、その他のチップに電気的に接続しなければならない。チップを保護し、かつ取り扱いを容易にするために、チップを基板（substrate）に接合し、最終的に従来型のプリント回路ボード（board）に至る電気的な相互接続部を有するパッケージ内に配置する。チップ上の導電端子を基板に接続するための１つの興味深い手段は、「Ｃ４」接続部のパターンでチップ面上の端子をチップ面全体にわたって分布させる技術である。一般に、このような端子は、導電ペーストまたはハンダによって積層回路アセンブリに接続する。
いくつかの集積回路パッケージ方法では、チップは積層回路アセンブリに面したＣ４接続部によって積層回路アセンブリの裏面に搭載する。また、いくつかの集積回路パッケージ方法の応用例では、少なくとも２つの集積回路チップがあり、それらの間の通信帯域すなわちビットレートが極めて高い。たとえば、高速プロセッサでは、しばしば、関連するメモリ・チップとの通信帯域が極めて高いことが求められる。２つ（またはそれ以上）のデバイス間のコスト効果が大きく帯域が高い相互接続部は、対向するＣ４パターンによってチップを積み重ね、極めて短いチップ間接続部を用いてそれらを垂直に電気的に相互接続することによって得られる。この手法により、長さが極めて短く安定したチップ間相互接続部が確実に得られ、それによって、２つのチップ間で、極めて広帯域かつ高速で低スキュー（skew）のバスが可能になる。
２つのチップを対向して積み重ねる場合、それらのデバイスに電力を効率的に分配し、組立ておよびテストの歩留まりを上げるのを容易にするために、一般に、デバイス間にインターポーザ（interposer）、たとえば中間回路層が必要である。理想的には、このインターポーザは、デバイスに電力を十分に分配するのに必要な厚さ以上に厚くするべきではない。というのは、インターポーザが厚くなると、デバイス間のバスの相互接続長を長くし、相互接続部の電気的な性能を事実上劣化させるからである。有利なインターポーザは、絶縁粘着物の介在層によって外部導電層を上に重ねて接合させた２ＭＬ（２つの金属層）バンプ回路層（bumpedcircuit layer）を有する積層物として製作することができる。
インターポーザの裏面上にチップを取り付けると、隙間を設ける上で難点が生じることがある。典型的なＢＧＡハンダ・ボール・アレイでは、直径４００〜８００ミクロン、より一般には、４００〜６００ミクロンの範囲のハンダ・ボールを使用することができる。たとえば、インターポーザの下側の面上で、チップのＣ４接続部を、厚さ約１００ミクロンのハンダ・ボールまたはペーストで取り付けることができるが、チップ自体の厚さは、約３５０ミクロンの範囲内の値をとり得る。チップとパッケージの底部基板との間の隙間を約２００ミクロンとすることが望まれる場合、チップの非活動面を薄くすることなく、パッケージの底部基板に接続した直径４００〜６００ミクロンの範囲のハンダ・ボールを有する典型的なＢＧＡハンダ・ボール・アレイを使用して必要な隙間を得るのは難しいか、あるいは不可能であろう。
米国出願番号１０／３４６，２８６（米国特許番号６，８７６，０８８ Ｂ２）
この隙間の問題を軽減するために、大型のＣＢＧＡ（セラミックＢＧＡ）パッケージの応用例における、より背の高い、複数コンポーネント用のハンダ・コラムを使用することができるはずである。ＣＢＧＡとそれを搭載するボードの熱膨張の不整合が大きく、それによって、接続点においてハンダ・コラムと接続パッドの間に応力が生じるため、いくつかの応用例では、ボード・レベルの信頼性を確実にするのに、より背の高いコラムが必要である。ハンダ・コラムが高くなるにつれ、相互接続部の応力は小さくなる。上記で述べたように、ハンダ・コラムを使用して、積層回路アセンブリの裏面上に搭載したチップに必要な隙間を設けることができるはずであるが、この方法は、積層回路アセンブリのコストを上げ、さらに、所望のボード・レベルの組立てプロセスに適合しないことがある。
したがって、本発明の実施形態によれば、内部回路層（underlyingcircuit layer）、絶縁層および外部導電層を有する積層回路アセンブリの外部導電層へのＢＧＡハンダ・ボールによる相互接続部が提供される。この相互接続部は、外部導電層とほぼ同じ平面にあり、突出部および７５ミクロンよりも高い垂直導電壁を有する突出ＢＧＡハンダ・ボール・パッドと、突出部に粘着したＢＧＡハンダ・ボールとを備える。
この実施形態の別の態様によれば、ＢＧＡハンダ・ボールの平均直径は、突出部の幅よりも大きい。
この実施形態の別の態様によれば、ＢＧＡハンダ・ボールの平均直径は、突出部の幅の２倍よりも大きい。
この実施形態の別の態様によれば、ＢＧＡハンダ・ボールは、さらに、少なくとも１つの垂直壁に粘着する。
この実施形態の別の態様によれば、突出ＢＧＡハンダ・ボール・パッドは、外部導電層の一部をフォトリソグラフィでエッチング除去することによって形成する。
この実施形態の別の態様によれば、突出ＢＧＡハンダ・ボール・パッドは、チップ用の電力面として働く外部導電層の一部に隣接する。
この実施形態の別の態様によれば、突出ＢＧＡハンダ・ボール・パッドは、水平方向に延びるオフセット部分を有する。
この実施形態の別の態様によれば、突出ＢＧＡハンダ・ボール・パッドは、チップ用の電力面として働く外部導電層の一部に隣接しない。
この実施形態の別の態様によれば、突出ＢＧＡハンダ・ボール・パッドは、広がったベース部分を有し、オフセット部分は、この広がったベース部分から水平方向に延びる。
この実施形態の別の態様によれば、ベース部分は、その中に画定された開口を有し、この開口は、内部回路層に突ＢＧＡハンダ・ボール・出パッドを電気的に接続するハンダまたは導電ペーストを含む。
この実施形態の別の態様によれば、内部回路層は直立したバンプを含み、ウィンドウの幅はバンプの幅よりも大きく、ハンダまたは導電ペーストはバンプに電気的に接続される。
この実施形態の別の態様によれば、下にある外部導電層の上にハンダ・マスク層をさらに備え、このハンダ・マスク層は、その中に画定され、突出ＢＧＡハンダ・ボール・パッドの突出部の少なくとも一部を露出させるウィンドウを有し、突出ＢＧＡハンダ・ボールは突出部に粘着する。
この実施形態の別の態様によれば、突出ＢＧＡハンダ・ボール・パッドの垂直導電壁の少なくとも一部が露出し、ＢＧＡハンダ・ボールが、さらに、少なくとも１つの垂直導電壁に粘着する。
本発明の別の実施形態によれば、アンダーハング型フリップ・チップ（underhungflipchip）用の集積回路パッケージ構造が提供される。このパッケージ構造は、内部回路層、絶縁層および外部導電層を有する積層回路アセンブリと、外部導電層内のウィンドウ内に配設された集積回路チップと、集積回路チップを内部回路層の裏面に接続する第１の直径の複数のハンダ・ボールとを備える。突出ＢＧＡハンダ・ボール・パッドとして画定され、接続を意図しない導電材料から離間した複数の垂直導電壁を有する、上に重なる導電トレース（trace）層の少なくとも１つの領域がある。平均して第１の直径よりも大きい第２の直径を有するＢＧＡハンダ・ボールが設けられ、このＢＧＡハンダ・ボールの一方の面は、突出部に粘着し、ＢＧＡハンダ・ボールの他方の面は、底部基板の導電部分に粘着する。垂直導電壁の高さは、ＢＧＡハンダ・ボールの直径とあいまって、集積回路チップと底部基板の間の隙間を画定するのに十分である。
この実施形態の別の態様によれば、ＢＧＡハンダ・ボールの平均直径は、突出部の幅よりも大きい。
この実施形態の別の態様によれば、ＢＧＡハンダ・ボールは、さらに、少なくとも１つの垂直導電壁に粘着する。
この実施形態の別の態様によれば、垂直導電壁の高さは、少なくとも２５ミクロンである。
この実施形態の別の態様によれば、垂直導電壁の高さは、少なくとも７５ミクロンである。
この実施形態の別の態様によれば、ＢＧＡハンダ・ボールの平均直径は、突出部の幅の２倍よりも大きい。
この実施形態の別の態様によれば、突出ＢＧＡハンダ・ボール・パッドは、外部導電層の一部をフォトリソグラフィでエッチング除去することによって形成する。
この実施形態の別の態様によれば、突出ＢＧＡハンダ・ボール・パッドは、チップ用の電力面として働く外部導電層の一部に隣接する。
この実施形態の別の態様によれば、突出ＢＧＡハンダ・ボール・パッドは、水平方向に延びるオフセット部分を有する。
この実施形態の別の態様によれば、突出ＢＧＡハンダ・ボール・パッドは、チップ用の電力面として働く外部導電層の一部に隣接しない。
この実施形態の別の態様によれば、突出ＢＧＡハンダ・ボール・パッドは、水平方向に延びるオフセット部分を有する。
この実施形態の別の態様によれば、突出ＢＧＡハンダ・ボール・パッドは、広がったベース部分を有し、オフセット部分は、この広がったベース部分から水平方向に延びる。
この実施形態の別の態様によれば、ベース部分は、その中に画定された開口を有し、この開口は、内部回路層に電気的に接続されるハンダまたは導電ペーストを含む。
この実施形態の別の態様によれば、内部回路層は直立したバンプを含み、ウィンドウの幅はバンプの幅よりも大きく、ハンダまたは導電ペーストはバンプに電気的に接続される。
この実施形態の別の態様によれば、下にある外部導電層の上にハンダ・マスク層を備え、このハンダ・マスク層は、その中に画定され、突出ＢＧＡハンダ・ボール・パッドの突出部の少なくとも一部を露出させるウィンドウを有し、ハンダ・ボールは突出部に粘着する。
この実施形態の別の態様によれば、ＢＧＡハンダ・ボールは、さらに、少なくとも１つの垂直導電壁に粘着する。
本発明の別の実施形態によれば、積層回路アセンブリの外部導電層へのＢＧＡハンダ・ボールによる相互接続部を作製する方法が提供される。この方法は、内部回路層を覆う絶縁層の上で少なくとも７５ミクロンの厚さを有する外部導電層を積層化するステップと、外部導電層のある領域の周りで外部導電層の一部を選択的に除去して、少なくとも７５ミクロンの高さで、接続を意図しない導電材料から離間した複数の垂直導電壁を有する突出ＢＧＡハンダ・ボール・パッドを画定するステップと、突出部に突出部の幅よりも大きい平均直径を有するＢＧＡハンダ・ボールを粘着するステップとを含む。
この実施形態の別の態様によれば、ＢＧＡハンダ・ボールは、さらに、少なくとも１つの垂直導電壁に粘着する。
この実施形態の別の態様によれば、ＢＧＡハンダ・ボールの平均直径は、突出部の幅の２倍よりも大きい。
この実施形態の別の態様によれば、突出ＢＧＡハンダ・ボール・パッドは、絶縁層の上で外部導電層の一部をフォトリソグラフィでエッチング除去することによって形成する。
この実施形態の別の態様によれば、突出ＢＧＡハンダ・ボール・パッドは、集積回路チップ用の電力面として働く外部導電層の一部に隣接する。
この実施形態の別の態様によれば、突出ＢＧＡハンダ・ボール・パッドは、水平方向に延びるオフセット部分を有するように形成する。
この実施形態の別の態様によれば、突出ＢＧＡハンダ・ボール・パッドは、集積回路チップ用の電力面として働く外部導電層の一部と隣接せずに形成する。
この実施形態の別の態様によれば、突出ＢＧＡハンダ・ボール・パッドは、水平方向に延びるオフセット部分を有するように形成する。
この実施形態の別の態様によれば、突出ＢＧＡハンダ・ボール・パッドは、広がったベース部分を有するように形成し、オフセット部分は、この広がったベース部分から水平方向に延びる。
この実施形態の別の態様によれば、ＢＧＡハンダ・ボールによる相互接続部を作製する方法は、外部導電層の一部を選択的に除去して、その中にウィンドウを形成するステップと、ハンダまたは導電ペーストを被着させて、ハンダ・マスク層を内部回路層に電気的に接続するステップとをさらに含む。
この実施形態の別の態様によれば、内部回路層は直立したバンプを含み、ウィンドウの幅はバンプの幅より大きく、ハンダまたは導電ペーストはバンプに電気的に接続される。
この実施形態の別の態様によれば、ＢＧＡハンダ・ボールによる相互接続部は、上に重ねる外部導電層の上にハンダ・マスク層をさらに備え、このハンダ・マスク層は、その中に画定され、突出ＢＧＡハンダ・ボール・パッドの突出部の少なくとも一部および突出ＢＧＡハンダ・ボール・パッドの垂直導電壁の少なくとも一部を露出させるウィンドウを有し、ＢＧＡハンダ・ボールは突出部に粘着する。
この実施形態の別の態様によれば、ＢＧＡハンダ・ボールは、さらに、少なくとも１つの垂直導電壁に粘着する。
本発明およびその利点をより完全に理解するために、次に、以下の「最良の形態」を添付の図面と併せ参照する。
本発明の上記その他の目的、特徴および利点は、同じ参照番号が同じ部品を表す添付の図面に示す本発明の好ましい実施形態についての以下のより詳細な説明から明らかであろう。
次に、図面を詳細に参照する。最初に、図６を参照すると、ＢＧＡハンダ・ボール３９を含む典型的な従来技術の相互接続部の断面図が示されている。底部基板（図示せず）に接続するところでＢＧＡハンダ・ボールが幾分平らになることを考慮に入れると、６００ミクロンのハンダ・ボールを使用する場合、（ハンダ・マスク層を計算に入れない）内部回路層１の下面とＢＧＡハンダ・ボール３９の底面の間の距離「ｃ」は、約５００ミクロンになるであろう。
次に、図２を参照すると、本発明によるＢＧＡハンダ・ボール３９用の突出ＢＧＡハンダ・ボール・パッド３２ａが示されている。突出ハンダ・ボール・パッド３２ａは、積層回路アセンブリ１００の外部導電層１３ｂから、外部導電層１３ｂの一部を選択的に除去することによって製作するのが好ましい。積層回路アセンブリ１００は、中間絶縁層２と、複数のＣ４バンプ６を有するバンプ回路層３ａおよび３ｂとを含む、２ＭＬ（２つの金属層）内部回路層１を備えることが好ましい。この内部回路層１の外面上には、２つの外部導電層１３ａおよび１３ｂがあることが好ましい。一実施形態では、外部導電層１３ａおよび１３ｂの厚さはそれぞれ、２５〜３００ミクロンである。別の実施形態では、外部導電層１３ａおよび１３ｂの厚さはそれぞれ、５０〜１５０ミクロンである。別の実施形態では、外部導電層１３ａおよび１３ｂの厚さはそれぞれ、７５〜１２５ミクロンである。１３ａおよび１３ｂの各層は、層１４ａおよび１４ｂを用いて適当な方式で、好ましくは絶縁性の粘着によって、内部回路層１の各面に接合する。外部導電層１３ａおよび１３ｂの好ましい材料は銅であるが、適当な熱伝導度を有する他の導電材料を使用してもよい。
好ましい実施形態の突出ＢＧＡハンダ・ボール・パッド３２ａを製作するために、所望のパッド位置を取り囲む領域が絶縁粘着層１４ｂまでエッチング除去されるようにフォトリソグラフィで下側外部導電層１３ｂを画定して、下側外部導電層１３ｂの残りの部分により突出ＢＧＡハンダ・ボール・パッド３２ａが形成される。突出ＢＧＡハンダ・ボール・パッド３２ａは、外部導電層１３ｂから形成することが好ましいので、その高さ、すなわち厚さは、外部導電層１３ｂの元の厚さと同じになることが好ましい。ただし、必要に応じて、外部導電層１３ｂの元の厚さおよびパッドの最終的な厚さをともに変えることもできる。
突出ＢＧＡハンダ・ボール・パッド３２ａはそれぞれ、相互接続部４０に電気的に接続され、内部回路層１上の所望のバンプ６に至る。図２〜５および７に示すように、相互接続部４０を実現する１つの有利な手段は、ベース部分３１から延び、導電材料の半島状突起物（peninsula）である突出部３３を有する突出ＢＧＡハンダ・ボール・パッド３２ａ
を構成することである。ベース部分３１は、その中に画定され、導電ペーストまたはハンダ３８を含む開口３７を備えることが好ましく、それによって、内部回路層１の下側バンプ回路層３ｂ上のＣ４バンプ６上に相互接続部４０が形成される。これにより、ベース部分３１の位置から水平にオフセットされ、下側バンプ回路層３ｂのＣ４搭載面とかなり異なる垂直方向に高い位置にある上面７を有する突出ＢＧＡハンダ・ボール・パッド３２ａが生成される。図からわかるように、各突出ハンダ・ボール・パッド３２ａは、互いに、かつ、外部導電層１３ｂの主要電力面部分から分離することができる。あるいは、突出ＢＧＡハンダ・ボール・パッド３２ａは、外部導電層１３ｂの主要な平面部分に隣接して延びる半島状突起物である突出部３３を有することもできる。突出ハンダ・ボール・パッド３２ａは、突出ＢＧＡハンダ・ボール・パッド３２ａへの接続点において、ＢＧＡハンダ・ボール３９の占有面積よりも狭い幅を有する。これにより、ＢＧＡハンダ・ボール３９を、突出ＢＧＡハンダ・ボール・パッド３２ａの垂直導電壁３６ならびに上面７にリフローさせることができ、それによって、相互接続部４０の強度が増加し、パッケージ・ボード間のＢＧＡハンダ・ボール３９による相互接続部４０の信頼性が高くなる。当然、上記で述べた突出部３３の構成では、突出部３３の側面および端部の周りに垂直導電壁３６が存在する。６００ミクロンのＢＧＡハンダ・ボール３９の場合、ＢＧＡハンダ・ボール３９の部位で、突出部３３の幅を１００〜４００ミクロンの範囲にすると有利である。
もちろん、本発明では、突出ＢＧＡハンダ・ボール・パッド３２ｂのように、２つのベース部分を接続する峡部状の構成など他の構成も企図する。
次に、図１〜５および７に移ると、パッケージされた集積回路チップ２５ｂとともに使用する、本発明の突出ＢＧＡハンダ・ボール・パッド３２ａによる相互接続部４０の実施形態が示されている。この実施形態の例では、ＢＧＡハンダ・ボール３９の直径は６００ミクロンであり、集積回路チップ２５ｂが搭載される内部回路層１と、ＢＧＡハンダ・ボール３９の他方の面が搭載される底部基板６１の間の距離は６００ミクロンである。これに対して、図６に示すように、直径６００ミクロンのＢＧＡハンダ・ボール３９および従来技術によるパッド構成を用いると、直径６００ミクロンのハンダ・ボール３９の他方の面が装着される底部基板（図示せず）上のパッドとの間の距離ｃは、５００ミクロンになるであろう。本発明を用いて高さの差異を大きくすることによって、必要とされる集積回路チップ２５ｂの薄片化が最小な状態で、チップ２５ｂと底部基板６１の間の隙間をそのままにしながら、内部回路層１の裏面に集積回路チップ２５ｂを搭載することができる。これにより、パッケージを装着するボードに開口を切断して開けることなく、２つ以上の集積回路チップ２５ａ、２５ｂ間の垂直相互接続が容易になる。これは本発明の突出ＢＧＡハンダ・ボール・パッド３２ａによる相互接続部４０が、内部回路層１の上に重ねて積層した外部導電層１３ａおよび１３ｂを有する積層回路アセンブリ１００とともに用いられる場合に、特に有利である。
図５からもわかるように、本発明で提案される突出ＢＧＡハンダ・ボール・パッド３２ａまたは３２ｂにより、フリップ・チップ（集積回路チップ）２５ｂを取り付けたシングル・チップ・パッケージも可能になる。フリップ・チップ２５ｂの界面は極めて熱効率がよいので、デバイスからの大部分の熱は、相互接続部４０および薄いパッケージ基板（図示せず）を通じて、銅製の外部導電層１３ａおよび１３ｂに放散させることができる。次いで、この熱は、底部基板６１を通して、または上側外部導電層１３ａの上でパッケージ基板の上面全体に直接取り付けられた（図示しない）ヒートシンクを通して極めて効率的に、あるいはその両方を通して放散させることができる。この応用例では、ヒートシンクを取り付ける面積を増加させると、ヒートシンクの熱的な性能が大きく向上する。内部回路層１の裏面に集積回路チップ２５ｂを取り付けるとき、集積回路チップ２５ｂの非活動面と、対向する底部基板６１の間で、熱伝導性の界面注封材料（interface
potting material）を使用することによって、底部基板６１に集積回路チップを熱的に接触させることもできる。これにより、熱伝導経路を追加することができ、それによって、集積回路チップ２５ｂを冷却する上での難点が軽減される。
有効隙間を増加することが望まれる場合、ハンダまたは導電ペーストを付ける前に、導電層１３ｂの上にハンダ・マスク層６５を配置することができる。図５および７に示すこの構成では、突出ＢＧＡハンダ・ボール・パッド３２ａを製作した後で、導電層１３ｂの上にハンダ・マスク層６５を追加する。次いで、突出ＢＧＡハンダ・ボール・パッド３２ａの取付け端部３３の上のハンダ・マスク層６５の領域を、好ましくは、化学エッチングまたはプラズマ・エッチングを用いて選択的にエッチング除去し、それによって、突出ＢＧＡハンダ・ボール・パッド３２ａの突出部３３の上面７の少なくとも一部を露出させ、かつ、垂直導電壁３６を多くも少なくも所望どおりに露出させるウィンドウ６６が作製される。こうすると、突出ＢＧＡハンダ・ボール・パッド３２ａの突出部３３にハンダを付ける際に、ハンダ・マスク層６５のウィンドウ６６が、ＢＧＡハンダ・ボール３９の形状を画定し、突出ＢＧＡハンダ・ボール・パッド３２ａの突出部３３上でＢＧＡハンダ・ボール３９を所望の程度だけ高く保持することになり、また、ＢＧＡハンダ・ボール３９は、垂直導電壁３６の露出した部分に粘着することになる。ウィンドウ６６のサイズを制御することによって、バンプ回路層３ｂから距離ｄだけ離してＢＧＡハンダ・ボール３９を保持することができ、それによって、集積回路チップ２５ｂと底部基板６１の間の隙間が大きくなる。
突出パッド３２ａまたは３２ｂあるいはその両方を同時に製作することができるので、パッケージのコストを全くあるいはほとんど上げずに、性能および設計上の利点が得られる。すなわち、開口３７とチップ・ウィンドウ３４ａおよび３４ｂと同時に、下
側外部導電層１３ｂをフォトリソグラフィによりエッチングすることによって、突出ＢＧＡハンダ・ボール・パッド３２ａおよび３２ｂを製作することができる。もちろん、粘着物をプラズマ・エッチングしてバンプ６の上面１６を露出させる際に、エッチングで除去されることが望まれない絶縁粘着層１４ａおよび１４ｂの領域（たとえば、各突出ＢＧＡハンダ・ボール・パッド３２ａまたは３２ｂ間の領域）を保護するために、フォトレジストおよび画像形成ステップを追加して用いることが好ましいであろう。しかし、このステップに必要な重ね合わせの精度は、比較的厳しくない。したがって、この追加のステップは、歩留まりを大きく減少させないはずである。
本発明の真の趣旨から逸脱することなく、本発明の好ましい実施形態に様々な改変および変更を加えられることが、上記の説明から理解されよう。この説明は、単なる例であり、限定的な意味に解釈すべきではない。本発明の範囲は、添付の特許請求の範囲の表現によってのみ限定される。
本発明の好ましい実施形態による突出ＢＧＡボールによる相互接続部を使用する積層回路アセンブリの上面を示す平面図である。 本発明の好ましい実施形態による突出ＢＧＡボールによる相互接続部を使用する積層回路アセンブリの底面を示す平面図である。 突出ＢＧＡハンダ・ボール・パッドおよび底部基板上のＢＧＡボールの位置を示す、図１および２に示す積層回路アセンブリの一部の拡大図である。 突出ＢＧＡハンダ・ボール・パッドおよび底部基板上のＢＧＡボールの位置を示す、図１および２に示す積層回路アセンブリの一部を集積回路のもう一方の面から見た拡大図である。 突出ＢＧＡハンダ・ボール・パッドおよび底部基板上のＢＧＡボールの１つの位置を示す、単一のアンダーハング搭載型チップを有する積層回路アセンブリの一部の拡大断面図である。 ＢＧＡハンダ・ボールと回路基板上の接続パッドの間の従来技術による相互接続部を示す断面図である。 好ましい突出部の形態の突出ＢＧＡハンダ・ボール・パッドの端面を図５の矢印６に従う断面で示す図である。
符号の説明
１ 内部回路層
２ 中間絶縁層
３ａ、３ｂ バンプ回路層
６ バンプ
７ 上面
１３ａ、１３ｂ 外部導電層
１４ａ、１４ｂ 絶縁粘着層
１６ 上面
２５ａ、２５ｂ 集積回路チップ
３１ ベース部分
３２ａ、３２ｂ ＢＧＡハンダ・ボール・パッド
３３ 突出部
３４ａ、３４ｂ チップ・ウィンドウ
３６ 垂直導電壁
３７ 開口
３８ ハンダ、導電ペースト
３９ ＢＧＡハンダ・ボール
４０ 相互接続部
６５ ハンダ・マスク層
６６ ウィンドウ
１００ 積層回路アセンブリ

Claims (6)

  1. 内部回路層、絶縁層および外部導電層を有する積層回路アセンブリの外部導電層へのＢＧＡハンダ・ボールによる相互接続部であって、
    前記外部導電層とほぼ同じ平面にあり、７５ミクロンよりも高い垂直導電壁を有する突出部を有する、突出ＢＧＡハンダ・ボール・パッドと、
    前記突出部に粘着するＢＧＡハンダ・ボールとを備え、
    前記ＢＧＡハンダ・ボールの平均直径が、前記突出部の幅よりも大きい、
    ＢＧＡハンダ・ボールによる相互接続部。
  2. 前記外部導電層の一部をフォトリソグラフィでエッチング除去することによって前記突出ＢＧＡハンダ・ボール・パッドを形成する、請求項１に記載のＢＧＡハンダ・ボールによる相互接続部。
  3. 前記突出ＢＧＡハンダ・ボール・パッドが広がったベース部分を有し、前記突出部が前記広がったベース部分から水平方向に延びる、請求項１に記載のＢＧＡハンダ・ボールによる相互接続部。
  4. 前記ベース部分が、その中に画定された開口を有し、前記開口が、前記内部回路層に前記突出ＢＧＡハンダ・ボール・パッドを電気的に接続するハンダまたは導電ペーストを含む、請求項３に記載のＢＧＡハンダ・ボールによる相互接続部。
  5. 前記外部導電層の上にハンダ・マスク層をさらに備え、前記ハンダ・マスク層が、その中に画定され、前記突出ＢＧＡハンダ・ボール・パッドの前記突出部の少なくとも一部を露出させるウィンドウを有し、前記ＢＧＡハンダ・ボールが前記突出部に粘着する、請求項１に記載のＢＧＡハンダ・ボールによる相互接続部。
  6. 内部回路層を覆う絶縁層の上で少なくとも７５ミクロンの厚さを有する外部導電層を積層化して積層回路アセンブリを形成するステップと、
    前記外部導電層のある領域の周りで前記外部導電層の一部を選択的に除去して、少なくとも７５ミクロンの高さで、複数の垂直導電壁を有する突出ＢＧＡハンダ・ボール・パッドを画定するステップと、
    前記突出ＢＧＡハンダ・ボール・パッドの前記垂直導電壁を含む部分に前記突出ＢＧＡハンダ・ボール・パッドの幅よりも大きい平均直径を有するＢＧＡハンダ・ボールを粘着させるステップとを含む、積層回路アセンブリの外部導電層へのＢＧＡハンダ・ボールによる相互接続部を作製する方法。
JP2004008547A 2003-01-16 2004-01-15 Ｂｇａハンダ・ボールによる相互接続部およびその作製方法 Expired - Fee Related JP4047819B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/346,277 US7253510B2 (en) 2003-01-16 2003-01-16 Ball grid array package construction with raised solder ball pads

Publications (2)

Publication Number Publication Date
JP2004221600A JP2004221600A (ja) 2004-08-05
JP4047819B2 true JP4047819B2 (ja) 2008-02-13

Family

ID=32712109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004008547A Expired - Fee Related JP4047819B2 (ja) 2003-01-16 2004-01-15 Ｂｇａハンダ・ボールによる相互接続部およびその作製方法

Country Status (2)

Country Link
US (3) US7253510B2 (ja)
JP (1) JP4047819B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7043830B2 (en) * 2003-02-20 2006-05-16 Micron Technology, Inc. Method of forming conductive bumps
TWI233677B (en) * 2003-10-28 2005-06-01 Advanced Semiconductor Eng Ball grid array package and method thereof
KR100722635B1 (ko) 2005-09-27 2007-05-28 삼성전기주식회사 와이어 본딩 패드면과 볼패드면의 회로층이 다른 두께를갖는 반도체 패키지 기판 및 그 제조방법
KR101198411B1 (ko) * 2008-11-17 2012-11-07 삼성전기주식회사 패키지 온 패키지 기판
US9386725B2 (en) 2011-09-01 2016-07-05 Hewlett-Packard Development Company, L.P. Heat sinking
US9449933B2 (en) 2012-03-29 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Packaging device and method of making the same
CN105448861B (zh) * 2014-06-30 2018-10-23 中芯国际集成电路制造(上海)有限公司 芯片、其制作方法及层叠芯片的制作方法
WO2017031027A1 (en) * 2015-08-20 2017-02-23 Adesto Technologies Corporation Offset test pads for wlcsp final test
US9871007B2 (en) * 2015-09-25 2018-01-16 Intel Corporation Packaged integrated circuit device with cantilever structure
US20190067232A1 (en) 2017-08-31 2019-02-28 Micron Technology, Inc. Method for Solder Bridging Elimination for Bulk Solder C2S Interconnects

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642889A (en) * 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
US5108553A (en) * 1989-04-04 1992-04-28 Olin Corporation G-tab manufacturing process and the product produced thereby
US5097393A (en) * 1989-05-15 1992-03-17 Rogers Corporation Multilayer interconnect device and method of manufacture thereof
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5357403A (en) * 1990-06-29 1994-10-18 General Electric Company Adaptive lithography in a high density interconnect structure whose signal layers have fixed patterns
JP2875076B2 (ja) * 1990-11-29 1999-03-24 三井化学株式会社 フレキシブル配線基板
US5252857A (en) * 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips
JPH06204288A (ja) * 1992-03-18 1994-07-22 Nec Corp 半導体装置
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
US5474458A (en) * 1993-07-13 1995-12-12 Fujitsu Limited Interconnect carriers having high-density vertical connectors and methods for making the same
US5642261A (en) * 1993-12-20 1997-06-24 Sgs-Thomson Microelectronics, Inc. Ball-grid-array integrated circuit package with solder-connected thermal conductor
US5523920A (en) * 1994-01-03 1996-06-04 Motorola, Inc. Printed circuit board comprising elevated bond pads
JP3008768B2 (ja) * 1994-01-11 2000-02-14 松下電器産業株式会社 バンプの形成方法
US5632631A (en) * 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
US5476818A (en) * 1994-08-19 1995-12-19 Motorola, Inc. Semiconductor structure and method of manufacture
JP3138159B2 (ja) * 1994-11-22 2001-02-26 シャープ株式会社 半導体装置、半導体装置実装体、及び半導体装置の交換方法
US5542175A (en) * 1994-12-20 1996-08-06 International Business Machines Corporation Method of laminating and circuitizing substrates having openings therein
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
US5765279A (en) * 1995-05-22 1998-06-16 Fujitsu Limited Methods of manufacturing power supply distribution structures for multichip modules
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US5814393A (en) * 1995-10-19 1998-09-29 Nitto Denko Corporation Flexible printed circuit
US5736679A (en) * 1995-12-26 1998-04-07 International Business Machines Corporation Deformable interconnect structure for connecting an internal plane to a through-hole in a multilayer circuit board
US5829124A (en) * 1995-12-29 1998-11-03 International Business Machines Corporation Method for forming metallized patterns on the top surface of a printed circuit board
US5639696A (en) * 1996-01-31 1997-06-17 Lsi Logic Corporation Microelectronic integrated circuit mounted on circuit board with solder column grid array interconnection, and method of fabricating the solder column grid array
US5814847A (en) * 1996-02-02 1998-09-29 National Semiconductor Corp. General purpose assembly programmable multi-chip package substrate
US5660321A (en) * 1996-03-29 1997-08-26 Intel Corporation Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts
US5753976A (en) * 1996-06-14 1998-05-19 Minnesota Mining And Manufacturing Company Multi-layer circuit having a via matrix interlayer connection
JP2825083B2 (ja) * 1996-08-20 1998-11-18 日本電気株式会社 半導体素子の実装構造
JP2825085B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置の実装構造、実装用基板および実装状態の検査方法
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure
EP1802186B1 (en) * 1996-11-20 2011-05-11 Ibiden Co., Ltd. Printed circuit board
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5891753A (en) * 1997-01-24 1999-04-06 Micron Technology, Inc. Method and apparatus for packaging flip chip bare die on printed circuit boards
TW392262B (en) * 1997-03-10 2000-06-01 Seiko Epson Corp Electric parts and semiconductor device and the manufacturing method thereof, and the assembled circuit board, and the electric device using the same
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
JP3545200B2 (ja) * 1997-04-17 2004-07-21 シャープ株式会社 半導体装置
JPH10294418A (ja) * 1997-04-21 1998-11-04 Oki Electric Ind Co Ltd 半導体装置
US6175161B1 (en) * 1998-05-22 2001-01-16 Alpine Microsystems, Inc. System and method for packaging integrated circuits
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP3065010B2 (ja) * 1997-12-26 2000-07-12 日本電気株式会社 半導体装置
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
US6137164A (en) * 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
US6324754B1 (en) * 1998-03-25 2001-12-04 Tessera, Inc. Method for fabricating microelectronic assemblies
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6104082A (en) * 1998-04-24 2000-08-15 International Business Machines Corporation Metallization structure for altering connections
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US5939783A (en) * 1998-05-05 1999-08-17 International Business Machines Corporation Electronic package
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6050832A (en) * 1998-08-07 2000-04-18 Fujitsu Limited Chip and board stress relief interposer
DE19839760A1 (de) * 1998-09-01 2000-03-02 Bosch Gmbh Robert Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat sowie Verfahren zur Überprüfung einer derartigen Verbindung
US6175158B1 (en) * 1998-09-08 2001-01-16 Lucent Technologies Inc. Interposer for recessed flip-chip package
US6194250B1 (en) * 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
EP1942523A1 (en) * 1998-09-30 2008-07-09 Ibiden Co., Ltd. Semiconductor chip and semiconductor chip manufacturing method
US6927491B1 (en) * 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
JP3019851B1 (ja) * 1998-12-22 2000-03-13 日本電気株式会社 半導体装置実装構造
KR100470386B1 (ko) * 1998-12-26 2005-05-19 주식회사 하이닉스반도체 멀티-칩패키지
US6222246B1 (en) * 1999-01-08 2001-04-24 Intel Corporation Flip-chip having an on-chip decoupling capacitor
JP3399518B2 (ja) * 1999-03-03 2003-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体構造およびその製造方法
JP3627565B2 (ja) * 1999-03-30 2005-03-09 セイコーエプソン株式会社 半導体装置およびその製造方法
US6239484B1 (en) * 1999-06-09 2001-05-29 International Business Machines Corporation Underfill of chip-under-chip semiconductor modules
US6492600B1 (en) * 1999-06-28 2002-12-10 International Business Machines Corporation Laminate having plated microvia interconnects and method for forming the same
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
TW429492B (en) * 1999-10-21 2001-04-11 Siliconware Precision Industries Co Ltd Ball grid array package and its fabricating method
JP4429435B2 (ja) 1999-11-26 2010-03-10 古河電気工業株式会社 バンプ付き二層回路テープキャリアおよびその製造方法
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP3585796B2 (ja) * 1999-12-17 2004-11-04 新光電気工業株式会社 多層配線基板の製造方法、及び半導体装置
US6362435B1 (en) * 1999-12-20 2002-03-26 Delphi Technologies, Inc. Multi-layer conductor pad for reducing solder voiding
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP3865989B2 (ja) * 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
US6300161B1 (en) * 2000-02-15 2001-10-09 Alpine Microsystems, Inc. Module and method for interconnecting integrated circuits that facilitates high speed signal propagation with reduced noise
TW434856B (en) * 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
US6333563B1 (en) * 2000-06-06 2001-12-25 International Business Machines Corporation Electrical interconnection package and method thereof
JP2001358442A (ja) * 2000-06-14 2001-12-26 Nec Corp 半導体パッケージの実装構造
US6525413B1 (en) * 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
US6310403B1 (en) * 2000-08-31 2001-10-30 Motorola, Inc. Method of manufacturing components and component thereof
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP2003017521A (ja) * 2001-06-28 2003-01-17 Sanyo Electric Co Ltd 半導体装置とその製造方法
US20030006494A1 (en) * 2001-07-03 2003-01-09 Lee Sang Ho Thin profile stackable semiconductor package and method for manufacturing
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP2003051568A (ja) * 2001-08-08 2003-02-21 Nec Corp 半導体装置
US20030047348A1 (en) * 2001-09-10 2003-03-13 Rebecca Jessep Grid array mounting arrangements
TWI255532B (en) * 2002-02-05 2006-05-21 Siliconware Precision Industries Co Ltd Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
JP4280460B2 (ja) * 2002-05-16 2009-06-17 シャープ株式会社 画像形成装置
TW540823U (en) * 2002-06-21 2003-07-01 Via Tech Inc Flip-chip package substrate
US6696757B2 (en) * 2002-06-24 2004-02-24 Texas Instruments Incorporated Contact structure for reliable metallic interconnection
US6762503B2 (en) * 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
US6825541B2 (en) * 2002-10-09 2004-11-30 Taiwan Semiconductor Manufacturing Co., Ltd Bump pad design for flip chip bumping
TW586199B (en) * 2002-12-30 2004-05-01 Advanced Semiconductor Eng Flip-chip package
US20040129453A1 (en) * 2003-01-07 2004-07-08 Boggs David W. Electronic substrate with direct inner layer component interconnection
JP4908750B2 (ja) * 2004-11-25 2012-04-04 ローム株式会社 半導体装置
US20060192280A1 (en) * 2005-02-28 2006-08-31 General Electric Company Method of forming electronic devices

Also Published As

Publication number Publication date
US20070228566A1 (en) 2007-10-04
JP2004221600A (ja) 2004-08-05
US7816754B2 (en) 2010-10-19
US7253510B2 (en) 2007-08-07
US20100308460A1 (en) 2010-12-09
US20040141298A1 (en) 2004-07-22
US8153516B2 (en) 2012-04-10

Similar Documents

Publication Publication Date Title
US8012808B2 (en) Integrated micro-channels for 3D through silicon architectures
US8786070B2 (en) Microelectronic package with stacked microelectronic elements and method for manufacture thereof
JP6033843B2 (ja) ２つ以上のダイのためのマルチダイフェイスダウン積層
US6590282B1 (en) Stacked semiconductor package formed on a substrate and method for fabrication
US6628527B2 (en) Mounting structure for electronic parts and manufacturing method thereof
US8153516B2 (en) Method of ball grid array package construction with raised solder ball pads
US7071569B2 (en) Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection
KR20140028015A (ko) 플립-칩, 페이스-업 및 페이스-다운 와이어본드 조합 패키지
JP2001217337A (ja) 半導体装置及びその製造方法
KR20010104217A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US7626260B2 (en) Stack-type semiconductor device having cooling path on its bottom surface
TWI538118B (zh) 重組式晶圓級封裝動態隨機存取記憶體
US9263376B2 (en) Chip interposer, semiconductor device, and method for manufacturing a semiconductor device
US10403510B2 (en) Method of fabricating a carrier-less silicon interposer using photo patterned polymer as substrate
JP2001094033A (ja) 半導体チップモジュール及びその製造方法
JP2004146728A (ja) 半導体装置とその製造方法
KR20180036947A (ko) 반도체 패키지용 상호 연결 구조체 및 상호 연결 구조체의 제조 방법
JP2006202997A (ja) 半導体装置およびその製造方法
JP2002033443A (ja) 半導体モジュール
JP2001156248A (ja) 半導体装置
TW201814851A (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法
JP2946361B2 (ja) 電子部品搭載用基板
JP2006108130A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070316

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees