JP3346263B2 - プリント配線板及びその製造方法 - Google Patents
プリント配線板及びその製造方法Info
- Publication number
- JP3346263B2 JP3346263B2 JP04124198A JP4124198A JP3346263B2 JP 3346263 B2 JP3346263 B2 JP 3346263B2 JP 04124198 A JP04124198 A JP 04124198A JP 4124198 A JP4124198 A JP 4124198A JP 3346263 B2 JP3346263 B2 JP 3346263B2
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- wiring board
- printed wiring
- layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0104—Zirconium [Zr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0209—Inorganic, non-metallic particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0594—Insulating resist or coating with special shaped edges
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/285—Permanent coating compositions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Description
またはボールパッド等を設けたプリント配線板及びその
製造方法に関する。
記絶縁基板及び上記導体回路の表面に設けたソルダーレ
ジスト層あるいはガラスクロス樹脂層よりなる表面絶縁
層を有するプリント配線板が知られている。
プまたはボールパッドを設け,該バンプまたはボールパ
ッドに配置した半田ボールを介して電子部品,他のプリ
ント配線板等を接続することが一般的に行われている。
なお,このバンプまたはボールパッドは上記表面絶縁層
を部分的に除去し,該表面絶縁層の下部に存在する導体
回路を露出させることにより作製する。
配線板には以下に示す問題がある。上記プリント配線板
においては,上述するバンプまたはボールパッドを形成
する際に表面絶縁層を除去するが,該除去により導体回
路の側面が露出することとなる。このため,導体回路と
絶縁基板との間の接着強度が低下するおそれがある。
ドに対し半田ボールを設ける場合,導体回路の側面が露
出しており,また,上記側面に対する半田ボールの密着
性が高いことから,バンプまたはボールパッドに設けた
半田ボールがつぶれてしまうことがある。半田ボールが
つぶれてしまった場合には該半田ボールを用いてプリン
ト配線板に接合した電子部品,他のプリント配線板等と
絶縁基板との間の距離を適切に維持できないことから,
両者の接続信頼性が低下するおそれがある。
の発熱量が多くなる傾向に対応して,空冷,放熱用の半
田ボールの接合,サーマルビアホールの形成などの放熱
手段が施されている。しかしながら,上記従来のプリン
ト配線板では,依然として放熱性の改良が不十分であっ
た。
と絶縁基板との接着強度が高く,導体回路及び絶縁基板
上に設けたバンプまたはボールパッド等に半田ボールを
設けて他の電子部品,他のプリント配線板等の実装部品
を接続する場合,両者の間に高い接続信頼性を得ること
ができるプリント配線板及びその製造方法を提供しよう
とするものである。
回路を有し,上記絶縁基板及び上記導体回路の表面に設
けたソルダーレジスト層あるいはガラスクロス樹脂層よ
りなる表面絶縁層を有してなり,上記導体回路の一部
は,その表面が露出した露出導体部を有しており,また
上記露出導体部の周囲の表面絶縁層は,上記露出導体部
の表面と同じ高さかまたはそれよりも低く,かつ上記絶
縁基板の表面より高い凹部を形成しており,また該凹部
における表面絶縁層は上記露出導体部の側面に接触して
おり, かつ上記露出導体部の周囲の表面絶縁層は,上記
露出導体部の側面の露出面積を減じていることを特徴と
するプリント配線板である。
バンプまたはボールパッド等として使用することができ
る。即ち,上記露出導体部には半田ボール等を配置し,
この半田ボールを介して他の電子部品,他のプリント配
線板等の実装部品を上記導体回路に対する導通を確保し
つつ接続することができる。
ップ,BGA(ボールグリッドアレイ),チップスケー
ルパッケージ,チップサイズパッケージ,あるいはTC
P(テープキャリアパッケージ),リードレスチップキ
ャリア等の電子部品のパッドあるいはそれらを実装する
プリント配線板が挙げられる。
る。第1の発明にかかるプリント配線板においては,上
記導体回路の一部は,その表面が露出した露出導体部を
有している。また,上記露出導体部の周囲の表面絶縁層
は,上記露出導体部の表面と同じ高さまたは低く,上記
絶縁基板の表面より高い凹部を形成しており,かつ該凹
部の表面絶縁層は上記露出導体部の側面に接触してい
る。
面絶縁層が覆うこととなり,該側面の露出量を減らすこ
とができる。よって,上記導体回路と上記絶縁基板との
接着強度を高めることができる。更に,両者の接着強度
が高いことから上記導体回路の絶縁基板からの剥がれを
防止することができる。
した場合,該半田ボールは上記表面絶縁層によって弾か
れ,つぶれ難くなる。即ち,上記導体回路の側面に対し
半田ボールはよく密着する。よって,半田ボールを構成
する半田はこの側面を覆うように容易に移動し,この移
動分だけ露出導体部の表面に残る半田の量は減少してし
まう。しかし,第1の発明のプリント配線板は導体回路
の側面の露出量が少ないことから,多くの半田が露出導
体部の上に留まることができる。
品,プリント配線板等の実装部品を接合する際にこれら
の実装部品と露出導体部との距離を維持することができ
る。このため,上記実装部品と露出導体部(導体回路)
との接続信頼性を高めることができる。
回路と絶縁基板との接着強度が高く,導体回路及び絶縁
基板上に設けたバンプまたはボールパッド等に半田ボー
ルを設けて他の電子部品,他のプリント配線板等の実装
部品を接続する場合,両者の間に高い接続信頼性を得る
ことができるプリント配線板を提供することができる。
ト配線板は,接続信頼性を高く要求される,例えば,メ
モリーモジュール,マルチチップモジュール,マザーボ
ード,ドーターボード,プラスチックパッケージ等に使
用することができる。
なることが好ましい。これにより,チップあるいはパッ
ケージと基板との間に発生する熱膨張差による応力に耐
える構造となるものである。また,熱膨張差も少なくな
り,さらに良い結果をもたらすことができる。
にその表面に設けたガラスクロス樹脂層とよりなる二層
構造であることが好ましい。ソルダーレジストは,半田
をより効果的にはじくため,これにより,半田の横への
広がりを抑え,チップあるいはパッケージがプリント配
線板との距離を遠ざける効果があり熱応力をより回避で
きる効果がある。
の表面よりも0〜15μm低い位置に存在することが好
ましい。これにより,高い半田ボール強度と優れた位置
精度を実現することができ,また,狭ピッチでの半田ボ
ールを用いた実装部品の接続においてショート不良が発
生し難くなる。
体部よりも高くなる場合には,半田ボールの位置精度は
高く,該半田ボールのネック部分にある樹脂によって温
度の変化などで生じる熱膨張差で半田ボールに応力を受
け,長期の使用によって該半田ボールが疲労し,強度が
低下するおそれがある。
は,半田ボールがバンプまたはボールパッド側面を濡ら
すように移動してしまい,半田ボールが横方向に拡大す
るおそれがある。このため,狭ピッチでの半田ボールを
配置する場合,隣の半田ボールと接触(ショート)して
しまうおそれがある。また,実装部品と基板との間隔が
近づく傾向を帯びるため,熱膨張率の異なる部品同士の
接続では接続部に応力が集中し,隣の半田ボールと接触
(ショート)してしまうおそれがある。
面上端部を囲むように金属めっき膜により被覆されてお
り,かつ,上記露出導体部に半田ボールが接合されてい
るとともに該半田ボールは上記金属めっき膜の周縁部と
露出導体部の側面との間に形成される窪みの中に食い込
んでいることが好ましい。これにより,半田ボールが,
上記窪み内へ食い込み,そのアンカー効果によって,優
れた接合効果を発揮する。
は,絶縁基板の上に導体回路を有し,上記絶縁基板及び
上記導体回路の表面に設けたソルダーレジスト層あるい
はガラスクロス樹脂層よりなる表面絶縁層を有してな
り,上記導体回路の一部は,その表面が露出した露出導
体部を有しており,また上記露出導体部の周囲の表面絶
縁層は,上記露出導体部の表面と同じ高さかまたはそれ
よりも低く,かつ上記絶縁基板の表面より高い凹部を形
成しており,また該凹部における表面絶縁層は上記露出
導体部の側面に接触しており, かつ上記露出導体部の周
囲の表面絶縁層は,上記露出導体部の側面の露出面積を
減じているプリント配線板を製造するに当たり,上記絶
縁基板の上に導体回路を形成し,上記絶縁基板及び上記
導体回路の表面に上記表面絶縁層を形成し,かつ上記表
面絶縁層にレーザー光を照射して,上記導体回路の一部
を露出させた露出導体部を形成すると共に,上記導体回
路の周囲の表面絶縁層を上記露出導体部の表面よりも低
くして凹部を形成することを特徴とするプリント配線板
の製造方法がある。
は,導体回路を露出すべき部分にかかる表面絶縁層に対
してレーザー光を照射することにより行う。このレーザ
ー光としては,エネルギーの大きい炭酸ガスレーザー,
熱影響のないエキシマレーザを用いることが好ましい。
体部の形成は,上記表面絶縁層を該レーザー光の有する
高いエネルギーによって,気化除去させていくことによ
り行う。この時,上記レーザー光の照射される部分は絶
縁基板の上に導体回路,表面絶縁層とが積層された部分
と,絶縁基板の上に表面絶縁層が直接積層された部分と
よりなる。
たレーザー光は導体回路を露出させ,露出導体部を形成
する。しかし,導体回路の無い部分に当てられたレーザ
ー光は露出導体部の表面よりも更に低い位置にある表面
絶縁層を気化蒸発させることができる。これは,上記レ
ーザー光は導体回路のような金属部分では反射されてし
まうので,金属部分(及びこれの下方に存在する物質)
を除去し難い。
体回路の上に設けられた表面絶縁層を除去可能な出力と
同じまたは若干高くすることにより,上記導体回路が存
在する部分には露出導体部が形成され,これの周囲の導
体回路のない部分に広がる表面絶縁層の表面を上記露出
導体部の表面と同じ高さまたは低くして,凹部を形成す
ることができる。なお,レーザー光を当てなかった部分
は,そのまま表面絶縁層が残留する。以上により後述の
図1〜図4に示すごとき,その中央に露出導体部を有す
る凹部を形成することができる。
ば,第1の発明に示すごときプリント配線板にかかる露
出導体部及び凹部を容易に製造することができる。そし
て,このプリント配線板は上述したごとき優れた性質を
有する。
路と絶縁基板との接着強度が高く,導体回路及び絶縁基
板上に設けたバンプまたはボールパッド等に半田ボール
を設けて他の電子部品,他のプリント配線板を接続する
場合,両者の間に高い接続信頼性を得ることができるプ
リント配線板の製造方法を提供することができる。
なることが好ましい。これにより上記したように,チッ
プあるいはパッケージと基板との間に発生する熱膨張差
による応力に耐える構造となるものである。また,熱膨
張差も少なくなり,さらに良い結果をもたらすことがで
きる。
にその表面に設けたガラスクロス樹脂層とよりなる二層
構造であることが好ましい。これにより上記したよう
に,ソルダーレジストは,半田をより効果的にはじくた
め,これにより,半田の横への広がりを抑え,チップあ
るいはパッケージがプリント配線板との距離を遠ざける
効果があり熱応力をより回避できる効果がある。
ルダーレジスト,光硬化型ソルダーレジスト等を用いて
形成することができる。また,その他は,黒,白,緑の
いずれでもよい。
めのパッドと,表面に該パッドを設けた絶縁基板とを有
するプリント配線板において,上記絶縁基板の表面は,
上記パッドの外周縁を含めて,黒色のソルダーレジスト
層により被覆されているプリント配線板がある(参考発
明1)。
いて説明する。上記ソルダーレジスト層は,黒色である
ため,熱を吸収しやすい。そのため,ソルダーレジスト
層は,電子部品が発する熱を積極的に吸収した後に,表
面から大気中に放散する。それ故,ソルダーレジスト層
から大気中への熱の移動速度が加速する。従って,黒色
のソルダーレジスト層によれば,電子部品から発する熱
を,大気中に速やかに放出することができる。
接合するためのパッドの外周縁を被覆している。接続端
子は,プリント配線板と他の部材との電気の授受を行う
ための端子である。そのため,ソルダーレジスト層に吸
収された熱は,上記接続端子に効率よく伝達されて,接
続端子と接続している他の部材を介して,効率よく放熱
することができる。
スト層により被覆されており,該外周縁よりも中心部分
はソルダーレジスト層により被覆されていない。ここ
に,上記パッドの外周縁とは,パッドの形状を表す輪郭
線から中心方向に向けて一定の幅を有する部分である。
上記のパッドの外周縁の幅は,0.02〜0.2mmで
あることが好ましい。0.02mm未満の場合には,ソ
ルダーレジスト層に吸収された熱が接続端子に効率良く
伝達されないおそれがある。また,0.2mmを超える
場合には,ソルダーレジスト層が,パッドに接続端子を
接続する際に障害になるおそれがある。
ドにおける中心部分に開口穴を有する。開口穴は,例え
ば,絶縁基板の全面にソルダーレジスト層を形成し,そ
の後開口穴形成部分を炭酸ガスレーザー,YAGレーザ
ー,又はエキシマレーザー等を照射してソルダーレジス
ト層を焼失させることにより,形成することができる。
したパッドの中心部分には,他の部材との電気の授受を
行うための接続端子が接続されている。上記接続端子
は,例えば,半田ボール,半田バンプ等を用いることが
できる。接続端子が接続する他の部材は,例えば,メモ
リーモジュール,マルチチップモジュール,マザーボー
ド,ドーターボード等である。上記パッドは,例えば,
導体回路,スルーホール等の導電部材と接続することが
できるが,これらと非接続状態とすることもできる。
合成樹脂及び無機フィラー又は無機クロスからなる複合
樹脂材等を用いることができる。絶縁基板は,その表面
又は内部に導体回路,スルーホール等を設けることがで
きる。また,絶縁基板には,電子部品を搭載するための
搭載部を設けることができる。
鉄,又は二酸化マンガンからなる無機フィラーを含有し
ていることが好ましい。これにより,熱移動速度の速い
ソルダーレジスト層を形成することができる。特に,酸
化鉄は,熱伝導性が高く,黒色になりやすい。
下の粉末であることが好ましい。これにより,ソルダー
レジスト層を黒色にするための無機フィラーの添加量を
少なくすることができる。無機フィラーの形状は,粒子
のほか,針状,ウィスカーでもよい。
ト層の中に10容積%以上含有していることが好まし
い。これにより,ソルダーレジスト層の色を確実に黒色
にすることができる。無機フィラーが導電性である場合
は,ソルダーレジスト層の絶縁性を確保するため,無機
フィラーは,ソルダーレジスト層の中に70容積%以下
含有していることが好ましい。
0%以上であることが好ましい。これにより,熱の吸収
効率が更に向上し,ソルダーレジスト層の放熱性が更に
高くなる。
ルダーレジスト,光硬化型ソルダーレジスト等を用いて
形成することができる。
子部品を搭載するための搭載部を有するとともに,該搭
載部の表面はソルダーレジスト層により被覆されている
ことが好ましい。これにより,ソルダーレジスト層は,
搭載部に搭載した電子部品から発する熱を直接吸収する
ことができ,ソルダーレジスト層の熱吸収効率を更に高
めることができる。
と,表面に該パッドを設けた絶縁基板とを有するプリン
ト配線板において,上記絶縁基板の表面は,上記パッド
の外周縁を含めて,白色のソルダーレジスト層により被
覆されており,かつ該ソルダーレジスト層は,少なくと
も酸化チタニウムを含む無機フィラーを含有しているプ
リント配線板がある(参考発明2)。
る。上記ソルダーレジスト層は,酸化チタニウムを含む
無機フィラーを含有しているため,熱を吸収しやすい。
そのため,ソルダーレジスト層は,電子部品が発する熱
を積極的に吸収した後に,遠赤外線を発生し,熱を大気
中に速やかに放出する。遠赤外線の発生量は,電子部品
の発熱量が大きいほど多くなり,効率よく熱が放出され
る。
ムを含むことによって白色となる。白色のソルダーレジ
スト層は吸収した熱をその表面から迅速に放出するた
め,放熱性に優れている。以上のようなソルダーレジス
ト層の放熱作用は,結果的に電子部品の表面温度を下
げ,電子部品を正常に作動させる。
子を接合するためのパッドの外周縁を被覆している。接
続端子は,プリント配線板と他の部材との電気の授受を
行うための端子である。そのため,上記ソルダーレジス
ト層に吸収された熱は,上記接続端子に効率よく伝達さ
れて,接続端子と接続している他の部材を介して,効率
よく放出される。従って,このプリント配線板は,優れ
た放熱性を発揮することができる。
レジスト層により被覆されており,該外周縁よりも内部
の中心部分は上記ソルダーレジスト層により被覆されて
いない。ここに,上記パッドの外周縁とは,パッドの形
状を表す輪郭線から中心方向に向けて一定の幅を有する
部分である。上記ソルダーレジスト層により被覆されて
いるパッドの外周縁の幅は,0.010〜0.15mm
であることが好ましい。0.010mm未満の場合に
は,ソルダーレジスト層に吸収された熱が接続端子に効
率良く伝達されないおそれがある。また,0.15mm
を超える場合には,ソルダーレジスト層が,パッドに接
続端子を接続する際に障害になるおそれがある。
記パッドにおける中心部分に開口穴を有する。開口穴
は,例えば,絶縁基板の全面に上記ソルダーレジスト層
を形成し,その後開口穴形成部分に炭酸ガスレーザー,
YAGレーザー,又はエキシマレーザー等を照射して上
記ソルダーレジスト層を焼失させることにより,形成す
ることができる。また,スクリーン印刷により,開口穴
を有するソルダーレジスト層を形成することもできる。
したパッドの中心部分には,他の部材との電気の授受を
行うための接続端子が接続されている。上記接続端子
は,例えば,半田ボール,半田バンプ,導電性樹脂等を
用いることができる。接続端子が接続する他の部材は,
例えば,メモリーモジュール,マルチチップモジュー
ル,マザーボード,ドーターボード等である。上記パッ
ドは,例えば,導体回路,スルーホール等の導電部材と
接続することができるが,これらと非接続状態とするこ
ともできる。
合成樹脂及び無機フィラー又は無機クロスからなる複合
樹脂材等を用いることができる。絶縁基板は,その表面
又は内部に導体回路,スルーホール等を設けることがで
きる。また,絶縁基板には,電子部品を搭載するための
搭載部を設けることができる。
下の粉末であることが好ましい。これにより,ソルダー
レジスト層の放熱効果を更に向上させることができる。
また,粉末状の無機フィラーの平均粒径は0.05μm
以上であることが好ましい。微細粒子であればある程遠
赤外等の放熱の効率が良好であるからである。
若しくはウィスカー,又はそれらの混合物でもよい。ま
た,無機フィラーの材質としては,酸化チタニウムのほ
かに,例えばZrO2 (酸化ジルコニウム),Fe2 O
3 (酸化鉄),Y2 O3 (酸化イットリウム)などを含
むことがある。
ムを10〜80重量%含有していることが好ましい。こ
れにより,ソルダーレジスト層の放熱効果が更に向上す
る。一方,10重量%未満の場合には,ソルダーレジス
ト層の放熱効果が低下するおそれがある。また,80重
量%を超える場合には,絶縁被覆としての密着強度が低
下するおそれがある。
ト層の中に10重量%以上含有していることが好まし
い。これにより,ソルダーレジスト層の放熱効果を更に
高めることができる。なお,その上限はソルダーレジス
ト膜の密着性の点より,80重量%であることが好まし
い。
ルダーレジスト,光硬化型ソルダーレジスト等を用いて
形成することができる。
子部品を搭載するための搭載部を有するとともに,該搭
載部の表面は白色のソルダーレジスト層により被覆され
ていることが好ましい。これにより,ソルダーレジスト
層は,搭載部に搭載した電子部品から発する熱を直接吸
収することができ,ソルダーレジスト層の熱吸収効率を
更に高めることができる。
と,表面に該パッドを設けた絶縁基板とを有するプリン
ト配線板において,上記絶縁基板の表面は,上記パッド
の外周縁を含めて,緑色のソルダーレジスト層により被
覆されているプリント配線板がある(参考発明3)。
スト層は,熱放散性が高い。そのため,絶縁基板が緑色
のソルダーレジスト層により被覆されることにより,絶
縁基板に蓄積された熱を効率よく外部に放散させること
ができる。また,外部との電気の授受を行う接続端子を
接合するためのパッドは,比較的熱が蓄積されやすい部
分である。そのため,パッドの外周縁をも緑色のソルダ
ーレジスト層により被覆することにより,パッドの外周
縁の熱を効率よく放散させることができる。
から,特にアルミナ,シリカゲル等の無機フィラーを含
むことが好ましい。また,その材料は,ソルダーレジス
ト層の中に10〜80重量%含まれていることが好まし
い。ソルダーレジストは,例えば,熱硬化型ソルダーレ
ジスト,光硬化型ソルダーレジスト等を用いて形成する
ことができる。また,参考発明3においても,参考発明
1,2と同様に,緑色のソルダーレジスト層は搭載部表
面を被覆していることが好ましい。
造方法につき,図1〜図7を用いて説明する。本例のプ
リント配線板1は,図1,図2に示すごとく,絶縁基板
10の上に導体回路12を有し,上記絶縁基板10及び
上記導体回路12の表面にはソルダーレジスト層あるい
はガラスクロス樹脂層よりなる表面絶縁層14を有す
る。
出した露出導体部120を有しており,また上記露出導
体部120の周囲の表面絶縁層140は,上記露出導体
部120の表面よりも低く,上記絶縁基板10の表面よ
り高い凹部を形成している。かつ上記凹部の表面絶縁層
は上記露出導体部120の側面に接触している。
0,b部は露出導体部120の周囲に広がる表面絶縁層
140,c部は後述するレーザー光の当てられなかった
表面絶縁層14である。なお,上記a部とb部とにより
後述する半田ボール13のバンプ130が形成されるこ
ととなる。このバンプ130が上述した凹部である。
導体部120の表面と,上記表面絶縁層140の表面と
の間の距離d1は5μmである。また,上記露出導体部
120の表面と上記絶縁基板10の表面との間の距離d
3は35μm,上記表面絶縁層140と上記絶縁基板1
0の表面との間の距離d2は20μmである。
は内層導体回路191を設けた内層板19と,上記内層
導体回路191の表面に設けた絶縁層18と,該絶縁層
18の表面に設けた導体回路12とよりなる。そして上
記導体回路12の表面には表面絶縁層14が設けてあ
る。
には半田ボール13を配置するための円形のバンプ13
0が設けてある。上記半田ボール13は上記導体回路1
2に対する電気的な導通を確保しつつ電子部品15を接
続する。
露出した露出導体部120及びその周囲に存在し,該露
出導体部120の表面よりも低い位置にある表面絶縁層
140,また上記露出導体部120の表面よりも高い位
置にある表面絶縁層14により形成されている。なお,
図1,図3,図4に示すごとく,上記露出導体部120
の周囲の表面絶縁層140の角部141は曲面状に形成
されている。
ついて説明する。まず,上記絶縁基板10の上に導体回
路12を形成する。次いで,上記絶縁基板10及び上記
導体回路12の表面にソルダーレジスト層あるいはガラ
スクロス樹脂層を設け,表面絶縁層14とする。その
後,上記表面絶縁層14にレーザー光を照射して,上記
導体回路12の一部を露出させた露出導体部120を形
成すると共に上記導体回路12の周囲の上記表面絶縁層
140は上記露出導体部120の表面よりも低くなるよ
う形成する。これが上記バンプ130となる凹部であ
る。
る。銅張積層板を準備し,この表面の銅箔をパターニン
グして内層導体回路191の形成された内層板19を準
備する。これらの表面にプリプレグ及び銅箔を積層し,
該銅箔を適宜エッチングする。これにより,上記内層板
19の表面には上記絶縁層18及び導体回路12が形成
され,これが絶縁基板10となる。次に,上記絶縁基板
10の表面に対し(上記導体回路12の表面も含め
て),熱硬化型又は光硬化型のソルダーレジストを用い
てソルダーレジスト層を形成する。あるいは,上記ソル
ダーレジスト層の代わりにガラスクロス樹脂層を形成す
る。以上により表面絶縁層14を得る。
(円形)にレーザー光を照射する。この時,上記レーザ
ー光を照射する部分は絶縁基板10の上に導体回路1
2,表面絶縁層14とが積層された部分と,絶縁基板1
0の上に表面絶縁層14が直接積層された部分とよりな
る。また,上記レーザー光は上記導体回路12の上に設
けられた表面絶縁層14を除去可能な出力よりも若干高
い,エキシマレーザー,波長248nm,出力50Wを
用いた。
部分に露出導体部120が形成される。一方,導体回路
12の無い部分は露出導体部120の表面よりも更に低
い位置まで表面絶縁層14を気化除去することができ
る。以上により,半田ボール13を配置するためのバン
プ130が形成され,本例にかかるプリント配線板1を
得た。なお,その後,上記バンプ130に配置した半田
ボール13に電子部品15を配置する。
る。本例にかかるプリント配線板1においては,露出導
体部120(a部)の周囲の上記表面絶縁層140(b
部)は上記露出導体部120の表面よりも低く,かつ上
記絶縁基板10の表面より高く,更に上記露出導体部1
20の側面121においてこれに接触している。
1は上記表面絶縁層140が覆うこととなり,該側面1
21の露出面積を減ずることができる。よって,上記導
体回路12と上記絶縁基板10との接着強度を高めるこ
とができ,上記導体回路12の剥がれを防止することが
できる。
縁層140により形成されるバンプ130には半田ボー
ル13が配置され,この半田ボール13によって電子部
品15が接合されている。そして,上記露出導体部12
0の側面121の露出量が少ないことから,上記半田ボ
ール13はつぶれることなく,露出導体部120の上に
留まることができる。このため,上記電子部品15と上
記露出導体部120との距離を維持することができる。
よって,両者の接続信頼性を高めることができる。
0を有するプリント配線板1としては,図5〜図7に示
すごとき,楕円状のバンプ130を有し,導体回路12
の一部が長方形状となっているプリント配線板1を挙げ
ることができる。上記プリント配線板1においても,図
5〜図7に示すごとく,導体回路12の一部は,その表
面が露出した露出導体部120(a部)を有しており,
また上記露出導体部120の周囲の表面絶縁層140
(b部)は上記露出導体部120の表面よりも低く,か
つ上記絶縁基板10の表面より高く,更に上記露出導体
部120に接触している。
0は,その表面122から側面上端部121aを囲むよ
うに金属めっき膜17により被覆されており,かつ,露
出導体部120には半田ボール13が接合されていると
ともに,半田ボール13は金属めっき膜17の周縁部と
露出導体部120の側面121との間に形成される窪み
19の中に食い込んでいることが好ましい。これによ
り,半田ボール13が,窪み19内へ食い込み,そのア
ンカー効果によって,優れた接合性を発揮する。
3μmのニッケルめっき層と厚み0.1μmの金めっき
層とからなり,露出導体部120は厚み18μmの銅箔
から形成される。半田ボール13は直径0.2mmの大
きさである。その他,金属めっき膜としては,半田めっ
き,Snめっき,Pbめっき等を用いることができる。
また,露出導体部を含む導体回路は,いわゆるサブトラ
クティブ法,アディティブ法等のパターン形成法等によ
り形成することができる。露出導体部表面には例えば電
気めっき法により上記金属めっき膜を形成することがで
き,その表面には加熱溶融により半田ボールを接合する
ことができる。
3を用いて説明する。本例のプリント配線板8は,図9
に示すごとく,接続端子6を接合するためのパッド5を
有する。パッド5は,絶縁基板7の表面に設けられてい
る。絶縁基板7の表面は,パッド5の外周縁502を含
めて,黒色のソルダーレジスト層2が形成されている。
ーレジストを用いる。熱硬化型ソルダーレジストは,エ
ポキシ系樹脂70容積%と,酸化鉄からなる無機フィラ
ー30容積%とからなる。無機フィラーは,平均粒径が
2.3μmの粉末である。ソルダーレジスト層の光吸収
率は,78%である。
示すごとく,電子部品3を搭載するための搭載部55,
ボンディングパッド54,導体回路53,スルーホール
52のランド521が設けられている。一方,絶縁基板
7の裏面には,図10,図12に示すごとく,スルーホ
ール52のランド520,導体回路51及び,接続端子
6を接合するためのパッド5が設けられている。
部54の下方には,電子部品3から発する熱を放熱する
ためのサーマルビアホール50が設けられている。図1
0に示すごとく,スルーホール52及びサーマルビアホ
ール50の内壁は,Cu,Ni,Au等の金属めっき膜
500により被覆されており,その内部は半田59によ
り充填されている。
ールである。パッド5の外周縁502の幅Aは,0.0
75mmであり,その表面はソルダーレジスト層2によ
り被覆されている。パッド5の中心部分501は,ソル
ダーレジスト層2の開口穴10から露出している。
ダーレジスト層2は,ボンディングパッド54,スルー
ホール52及びサーマルビアホール50の開口部周辺を
除いて,絶縁基板7の表面及び裏面の全体を被覆してい
る。ソルダーレジスト層2は30μmの厚みを有する。
開口穴10は,ソルダーレジスト層2にエキシマレーザ
ーを照射して形成する。
田ペーストにより電子部品3が接合されている。電子部
品3は,ボンディングパッド54とボンディングワイヤ
ー540により電気的に接続されている。電子部品3
は,エポキシ系樹脂等の封止用樹脂4により封止されて
いる。絶縁基板7は,ガラスエポキシ樹脂基板である。
搭載部55,ボンディングパッド54,導体回路53,
51,パッド5は,銅箔をエッチングし,その表面をN
i−Auめっき等の金属めっき膜により被覆して形成す
る。
ほぼ同じ大きさのチップサイズプラスチックパッケージ
である。プリント配線板8は,接続端子6を介して,マ
ザーボード81に接合されている。
る。ソルダーレジスト層2は,黒色であるため,熱を吸
収しやすい。そのため,ソルダーレジスト層2は,電子
部品3が発する熱を積極的に吸収した後に,表面から大
気中に放散する。それ故,ソルダーレジスト層2から大
気中への熱の移動速度が加速する。従って,黒色のソル
ダーレジスト層2によれば,電子部品3から発する熱
を,大気中に速やかに放出することができ,放熱性に優
れている。
ト層2は,接続端子6を接合するためのパッド5の外周
縁502を被覆している。そのため,ソルダーレジスト
層2に吸収された熱は,接続端子6に効率よく伝達され
て,接続端子6と接続しているマザーボード81を介し
て,効率よく放熱することができる。
ダーレジスト層2は,搭載部55の下方に設けられてい
る。そのため,電子部品3からの熱を効率良く吸収する
ことができる。また,ソルダーレジスト層2は,絶縁基
板7の表面及び裏面のほぼ全体に,広い面積に設けられ
ている。そのため,熱の授受を迅速に行うことができ
る。
例のプリント配線板は,白色のソルダーレジスト層を用
いている。ソルダーレジスト層は,エポキシ系樹脂60
重量%と,酸化チタニウムを主成分とする無機フィラー
40重量%とからなる。無機フィラーは,平均粒径が3
μmの粉末である。無機フィラーの成分は,58重量%
の酸化チタニウムと,1.5重量%のAl2O3と,0.
3重量%のK2Oとからなる。
mである。また,接続端子接合用のパッドは,その外周
縁の幅Aが0.100mmである(図9参照)。その他
は,参考例1と同様である。
る。ソルダーレジスト層は,酸化チタニウムを含む無機
フィラーを含有しているため,熱を吸収しやすい。その
ため,ソルダーレジスト層は,電子部品が発する熱を積
極的に吸収した後に,遠赤外線を発生し,熱を大気中に
速やかに放出する。遠赤外線の発生量は,電子部品の発
熱量が大きいほど多くなり,効率よく放熱される。
ムを含むことによって白色となる。白色のソルダーレジ
スト層は吸収した熱をその表面全体から放出するため,
放熱速度が速い。その他,本例においても,参考例1と
同様の効果を得ることができる。
例においては,緑色のソルダーレジスト層を用いてい
る。ソルダーレジスト層は,エポキシ系樹脂50重量%
と,アルミナを主成分とする無機フィラー50重量%と
からなる。その他は,参考例1と同様である。
る。ソルダーレジスト層は,アルミナを含む無機フィラ
ーを含有しているため,熱伝導性に優れ,電子部品が発
する熱を大気中に速やかに放出することができる。その
他,本例においても,参考例1と同様の効果を得ること
ができる。
路と絶縁基板との接着強度が高く,導体回路及び絶縁基
板上に設けたバンプまたはボールパッド等に半田ボール
を設けて他の電子部品,他のプリント配線板等の実装部
品を接続する場合,両者の間に高い接続信頼性を得るこ
とができるプリント配線板及びその製造方法を提供する
ことができる。
を設けたプリント配線板の断面説明図。
平面説明図。
面図。
面図。
るプリント配線板の要部平面説明図。
面図。
面図。
プリント配線板の断面図。
態を示す,プリント配線板の要部拡大断面図。
参考例1のプリント配線板の断面図。
覆状態を説明するための,プリント配線板の裏面図。
Claims (8)
- 【請求項1】 絶縁基板の上に導体回路を有し,上記絶
縁基板及び上記導体回路の表面に設けたソルダーレジス
ト層あるいはガラスクロス樹脂層よりなる表面絶縁層を
有してなり,上 記導体回路の一部は,その表面が露出した露出導体部
を有しており, また上記露出導体部の周囲の表面絶縁層は,上記露出導
体部の表面と同じ高さかまたはそれよりも低く,かつ上
記絶縁基板の表面より高い凹部を形成しており,また 該凹部における表面絶縁層は上記露出導体部の側面
に接触しており, かつ上記露出導体部の周囲の表面絶縁層は,上記露出導
体部の側面の露出面積を減じて いることを特徴とするプ
リント配線板。 - 【請求項2】 請求項1において,上記表面絶縁層はガ
ラスクロス樹脂層よりなることを特徴とするプリント配
線板。 - 【請求項3】 請求項1において,上記表面絶縁層はソ
ルダーレジスト層と更にその表面に設けたガラスクロス
樹脂層とよりなる二層構造であることを特徴とするプリ
ント配線板。 - 【請求項4】 請求項1〜3のいずれか一項において,
上記凹部の表面絶縁層は,上記露出導体部の表面よりも
0〜15μm低い位置に存在することを特徴とするプリ
ント配線板。 - 【請求項5】 請求項1〜4のいずれか一項において,
上記露出導体部は,その表面から側面上端部を囲むよう
に金属めっき膜により被覆されており,かつ,上記露出
導体部には半田ボールが接合されているとともに該半田
ボールは上記金属めっき膜の周縁部と露出導体部の側面
との間に形成される窪みの中に食い込んでいることを特
徴とするプリント配線板。 - 【請求項6】 絶縁基板の上に導体回路を有し,上記絶
縁基板及び上記導体回路の表面に設けたソルダーレジス
ト層あるいはガラスクロス樹脂層よりなる表面絶縁層を
有してなり,上 記導体回路の一部は,その表面が露出した露出導体部
を有しており, また上記露出導体部の周囲の表面絶縁層は,上記露出導
体部の表面と同じ高さかまたはそれよりも低く,かつ上
記絶縁基板の表面より高い凹部を形成しており,また 該凹部における表面絶縁層は上記露出導体部の側面
に接触しており, かつ上記露出導体部の周囲の表面絶縁層は,上記露出導
体部の側面の露出面積を減じて いるプリント配線板を製
造するに当たり, 上記絶縁基板の上に導体回路を形成し, 上記絶縁基板及び上記導体回路の表面に上記表面絶縁層
を形成し, かつ上記表面絶縁層にレーザー光を照射して,上記導体
回路の一部を露出させた露出導体部を形成すると共に,
上記導体回路の周囲の表面絶縁層を上記露出導体部の表
面よりも低くして凹部を形成することを特徴とするプリ
ント配線板の製造方法。 - 【請求項7】 請求項6において,上記表面絶縁層はガ
ラスクロス樹脂層よりなることを特徴とするプリント配
線板の製造方法。 - 【請求項8】 請求項6において,上記表面絶縁層はソ
ルダーレジスト層と更にその表面に設けたガラスクロス
樹脂層とよりなる二層構造であることを特徴とするプリ
ント配線板の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04124198A JP3346263B2 (ja) | 1997-04-11 | 1998-02-06 | プリント配線板及びその製造方法 |
KR1019997005617A KR100327491B1 (ko) | 1997-04-11 | 1998-03-09 | 프린트배선판 및 그 제조방법 |
PCT/JP1998/000956 WO1998047179A1 (fr) | 1997-04-11 | 1998-03-09 | Carte imprimee et son procede de fabrication |
EP98905813A EP0997935B1 (en) | 1997-04-11 | 1998-03-09 | Printed wiring board |
US09/319,506 US6228466B1 (en) | 1997-04-11 | 1998-03-09 | Printed wiring board and method for manufacturing the same |
DE69841252T DE69841252D1 (de) | 1997-04-11 | 1998-03-09 | Gedruckte leiterplatte |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11040997 | 1997-04-11 | ||
JP13768297 | 1997-05-12 | ||
JP9-137682 | 1997-06-03 | ||
JP9-110409 | 1997-06-03 | ||
JP9-161872 | 1997-06-03 | ||
JP16187297 | 1997-06-03 | ||
JP04124198A JP3346263B2 (ja) | 1997-04-11 | 1998-02-06 | プリント配線板及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001356218A Division JP2002171050A (ja) | 1997-04-11 | 2001-11-21 | プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1154896A JPH1154896A (ja) | 1999-02-26 |
JP3346263B2 true JP3346263B2 (ja) | 2002-11-18 |
Family
ID=27461021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04124198A Expired - Lifetime JP3346263B2 (ja) | 1997-04-11 | 1998-02-06 | プリント配線板及びその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6228466B1 (ja) |
EP (1) | EP0997935B1 (ja) |
JP (1) | JP3346263B2 (ja) |
KR (1) | KR100327491B1 (ja) |
DE (1) | DE69841252D1 (ja) |
WO (1) | WO1998047179A1 (ja) |
Families Citing this family (132)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4066522B2 (ja) * | 1998-07-22 | 2008-03-26 | イビデン株式会社 | プリント配線板 |
US6518515B2 (en) * | 1999-02-10 | 2003-02-11 | Matsushita Electric Industrial Co, Ltd. | Printed wiring board, and method and apparatus for manufacturing the same |
WO2000077844A1 (en) * | 1999-06-15 | 2000-12-21 | Fujikura Ltd. | Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package |
US6077766A (en) * | 1999-06-25 | 2000-06-20 | International Business Machines Corporation | Variable thickness pads on a substrate surface |
EP2053909B1 (en) | 1999-08-12 | 2010-10-27 | Ibiden Co., Ltd. | Multilayer printed wiring board with solder resist composition |
JP2001077518A (ja) * | 1999-09-01 | 2001-03-23 | Fujitsu Ltd | 電子部品実装プリント基板および電子部品取り外し方法 |
WO2001068311A1 (en) | 2000-03-10 | 2001-09-20 | Chippac, Inc. | Flip chip interconnection structure |
US10388626B2 (en) * | 2000-03-10 | 2019-08-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming flipchip interconnect structure |
JP3460678B2 (ja) * | 2000-06-02 | 2003-10-27 | 松下電器産業株式会社 | レーザ加工方法および加工装置 |
JP2002353593A (ja) * | 2001-05-25 | 2002-12-06 | Toppan Printing Co Ltd | プリント配線板およびその製造方法 |
TW523857B (en) * | 2001-12-06 | 2003-03-11 | Siliconware Precision Industries Co Ltd | Chip carrier configurable with passive components |
JP2003283086A (ja) * | 2002-01-21 | 2003-10-03 | Hitachi Cable Ltd | 配線基板、配線基板の製造方法及び配線基板を用いた電子部品 |
JP3666591B2 (ja) | 2002-02-01 | 2005-06-29 | 株式会社トッパンNecサーキットソリューションズ | 半導体チップ搭載用基板の製造方法 |
CN1462172A (zh) * | 2002-05-27 | 2003-12-17 | 联测科技股份有限公司 | 具固定防焊层的印刷电路板 |
JP2004095972A (ja) * | 2002-09-03 | 2004-03-25 | Sumitomo Metal Electronics Devices Inc | プラスチックパッケージの製造方法 |
US7253510B2 (en) | 2003-01-16 | 2007-08-07 | International Business Machines Corporation | Ball grid array package construction with raised solder ball pads |
CN1784807B (zh) | 2003-03-04 | 2013-03-20 | 诺福特罗尼有限公司 | 同轴波导微结构及其形成方法 |
JP3947525B2 (ja) * | 2003-04-16 | 2007-07-25 | 沖電気工業株式会社 | 半導体装置の放熱構造 |
US7271484B2 (en) * | 2003-09-25 | 2007-09-18 | Infineon Technologies Ag | Substrate for producing a soldering connection |
US8853001B2 (en) * | 2003-11-08 | 2014-10-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming pad layout for flipchip semiconductor die |
KR101218011B1 (ko) * | 2003-11-08 | 2013-01-02 | 스태츠 칩팩, 엘티디. | 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법 |
US20070105277A1 (en) | 2004-11-10 | 2007-05-10 | Stats Chippac Ltd. | Solder joint flip chip interconnection |
US8350384B2 (en) * | 2009-11-24 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
US7659633B2 (en) | 2004-11-10 | 2010-02-09 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
US8129841B2 (en) | 2006-12-14 | 2012-03-06 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
US8216930B2 (en) * | 2006-12-14 | 2012-07-10 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
USRE44500E1 (en) | 2003-11-10 | 2013-09-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming composite bump-on-lead interconnection |
TWI534915B (zh) | 2003-11-10 | 2016-05-21 | 恰巴克有限公司 | 引線上凸塊之倒裝晶片互連 |
US8076232B2 (en) * | 2008-04-03 | 2011-12-13 | Stats Chippac, Ltd. | Semiconductor device and method of forming composite bump-on-lead interconnection |
US8026128B2 (en) | 2004-11-10 | 2011-09-27 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
US8574959B2 (en) | 2003-11-10 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
TWI231028B (en) * | 2004-05-21 | 2005-04-11 | Via Tech Inc | A substrate used for fine-pitch semiconductor package and a method of the same |
EP1769531A2 (en) * | 2004-07-13 | 2007-04-04 | Koninklijke Philips Electronics N.V. | Assembly and method of placing the assembly on an external board |
JP2006093438A (ja) * | 2004-09-24 | 2006-04-06 | Denso Corp | プリント基板及びその製造方法 |
US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
KR20070107154A (ko) | 2005-03-25 | 2007-11-06 | 스태츠 칩팩, 엘티디. | 기판상에 좁은 상호접속 사이트를 갖는 플립 칩 상호접속체 |
DE102005014665A1 (de) * | 2005-03-29 | 2006-11-02 | Infineon Technologies Ag | Substrat zur Herstellung einer Lötverbindung mit einem zweiten Substrat |
US20060255473A1 (en) * | 2005-05-16 | 2006-11-16 | Stats Chippac Ltd. | Flip chip interconnect solder mask |
US9258904B2 (en) * | 2005-05-16 | 2016-02-09 | Stats Chippac, Ltd. | Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings |
JP4920929B2 (ja) * | 2005-08-12 | 2012-04-18 | 太陽ホールディングス株式会社 | ソルダーレジスト組成物、及びその硬化物並びにそれを用いたプリント配線板 |
JP2007067019A (ja) | 2005-08-29 | 2007-03-15 | Kyocera Corp | 回路基板、電子機器、及び回路基板の製造方法 |
JP4738971B2 (ja) * | 2005-10-14 | 2011-08-03 | Okiセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
TWI278081B (en) * | 2005-12-22 | 2007-04-01 | Siliconware Precision Industries Co Ltd | Electronic carrier board and package structure thereof |
JP4929784B2 (ja) * | 2006-03-27 | 2012-05-09 | 富士通株式会社 | 多層配線基板、半導体装置およびソルダレジスト |
JP4864545B2 (ja) * | 2006-05-26 | 2012-02-01 | 太陽ホールディングス株式会社 | フレキシブル基板用熱硬化型ソルダーレジスト組成物、フレキシブル基板及びフレキシブル基板の製造方法 |
JP2008028302A (ja) * | 2006-07-25 | 2008-02-07 | Sumitomo Bakelite Co Ltd | 多層回路基板及び該多層回路基板を用いた半導体装置 |
US7713782B2 (en) * | 2006-09-22 | 2010-05-11 | Stats Chippac, Inc. | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps |
US9847309B2 (en) | 2006-09-22 | 2017-12-19 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate |
US7750250B1 (en) * | 2006-12-22 | 2010-07-06 | Amkor Technology, Inc. | Blind via capture pad structure |
EP1939137B1 (en) | 2006-12-30 | 2016-08-24 | Nuvotronics, LLC | Three-dimensional microstructures and methods of formation thereof |
EP1973189B1 (en) | 2007-03-20 | 2012-12-05 | Nuvotronics, LLC | Coaxial transmission line microstructures and methods of formation thereof |
EP3104450A3 (en) | 2007-03-20 | 2016-12-28 | Nuvotronics, LLC | Integrated electronic components and methods of formation thereof |
JP5073351B2 (ja) * | 2007-04-12 | 2012-11-14 | 日本電波工業株式会社 | 表面実装用の電子デバイス |
CN101296570A (zh) * | 2007-04-25 | 2008-10-29 | 富葵精密组件(深圳)有限公司 | 电路板及其制作方法 |
US7919714B2 (en) * | 2007-05-09 | 2011-04-05 | General Electric Company | System and a method for controlling flow of solder |
JP2009033088A (ja) * | 2007-06-29 | 2009-02-12 | Sharp Corp | 半導体発光装置、その製造方法およびそれを用いたled照明装置 |
KR100850243B1 (ko) * | 2007-07-26 | 2008-08-04 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US8323771B1 (en) | 2007-08-15 | 2012-12-04 | Amkor Technology, Inc. | Straight conductor blind via capture pad structure and fabrication method |
JP5153574B2 (ja) * | 2007-11-05 | 2013-02-27 | パナソニック株式会社 | 実装構造体 |
US8309856B2 (en) * | 2007-11-06 | 2012-11-13 | Ibiden Co., Ltd. | Circuit board and manufacturing method thereof |
JP2009194222A (ja) * | 2008-02-15 | 2009-08-27 | Denki Kagaku Kogyo Kk | 白色のアルカリ現像型光硬化性・熱硬化性ソルダーレジスト組成物、及びそれを用いた金属ベース回路基板 |
JP5089426B2 (ja) * | 2008-02-15 | 2012-12-05 | 電気化学工業株式会社 | アルカリ現像型光硬化性・熱硬化性ソルダーレジスト組成物およびそれを用いた金属ベース回路基板 |
US8349721B2 (en) * | 2008-03-19 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding |
US7759137B2 (en) * | 2008-03-25 | 2010-07-20 | Stats Chippac, Ltd. | Flip chip interconnection structure with bump on partial pad and method thereof |
US9345148B2 (en) | 2008-03-25 | 2016-05-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad |
US20090250814A1 (en) * | 2008-04-03 | 2009-10-08 | Stats Chippac, Ltd. | Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof |
US8110752B2 (en) * | 2008-04-08 | 2012-02-07 | Ibiden Co., Ltd. | Wiring substrate and method for manufacturing the same |
JP5121574B2 (ja) * | 2008-05-28 | 2013-01-16 | 新光電気工業株式会社 | 配線基板及び半導体パッケージ |
JP5426122B2 (ja) * | 2008-08-21 | 2014-02-26 | セイコーインスツル株式会社 | 回路基板 |
US7897502B2 (en) | 2008-09-10 | 2011-03-01 | Stats Chippac, Ltd. | Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers |
WO2010032192A1 (en) * | 2008-09-16 | 2010-03-25 | Nxp B.V. | Electric component with under-bump metallization and integrated confinement structure |
US8198186B2 (en) * | 2008-12-31 | 2012-06-12 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material during reflow with solder mask patch |
US8659172B2 (en) | 2008-12-31 | 2014-02-25 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material with solder mask patch |
US20100237500A1 (en) * | 2009-03-20 | 2010-09-23 | Stats Chippac, Ltd. | Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site |
US20110123783A1 (en) | 2009-11-23 | 2011-05-26 | David Sherrer | Multilayer build processses and devices thereof |
JP5639194B2 (ja) * | 2010-01-22 | 2014-12-10 | ヌボトロニクス,エルエルシー | 熱制御 |
US8917150B2 (en) * | 2010-01-22 | 2014-12-23 | Nuvotronics, Llc | Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels |
US8039384B2 (en) | 2010-03-09 | 2011-10-18 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces |
JP5409519B2 (ja) * | 2010-05-31 | 2014-02-05 | 京セラSlcテクノロジー株式会社 | 配線基板およびその製造方法 |
JP5479233B2 (ja) * | 2010-06-04 | 2014-04-23 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP5566200B2 (ja) * | 2010-06-18 | 2014-08-06 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
US8409978B2 (en) | 2010-06-24 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe |
US8492197B2 (en) | 2010-08-17 | 2013-07-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate |
US8435834B2 (en) | 2010-09-13 | 2013-05-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP |
DE102011011748A1 (de) * | 2011-02-18 | 2012-08-23 | Benteler Automobiltechnik Gmbh | Verfahren zum Verlöten von Bauelementen |
US8866300B1 (en) * | 2011-06-05 | 2014-10-21 | Nuvotronics, Llc | Devices and methods for solder flow control in three-dimensional microstructures |
US8814601B1 (en) | 2011-06-06 | 2014-08-26 | Nuvotronics, Llc | Batch fabricated microconnectors |
US8884432B2 (en) | 2011-06-08 | 2014-11-11 | Tessera, Inc. | Substrate and assembly thereof with dielectric removal for increased post height |
JP2011249819A (ja) * | 2011-07-05 | 2011-12-08 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP6335782B2 (ja) | 2011-07-13 | 2018-05-30 | ヌボトロニクス、インク. | 電子的および機械的な構造を製作する方法 |
CN103229605B (zh) * | 2011-07-25 | 2016-06-08 | 日本特殊陶业株式会社 | 布线基板 |
US20130043067A1 (en) * | 2011-08-17 | 2013-02-21 | Kyocera Corporation | Wire Substrate Structure |
JP5795225B2 (ja) | 2011-09-27 | 2015-10-14 | 新光電気工業株式会社 | 配線基板の製造方法 |
KR20130044052A (ko) * | 2011-10-21 | 2013-05-02 | 에스케이하이닉스 주식회사 | 적층 반도체 패키지 |
US20130113118A1 (en) * | 2011-11-04 | 2013-05-09 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Sloped Surface in Patterning Layer to Separate Bumps of Semiconductor Die from Patterning Layer |
KR20130075168A (ko) * | 2011-12-27 | 2013-07-05 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
US9449933B2 (en) * | 2012-03-29 | 2016-09-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Packaging device and method of making the same |
US9935038B2 (en) * | 2012-04-11 | 2018-04-03 | Taiwan Semiconductor Manufacturing Company | Semiconductor device packages and methods |
DE102012103166A1 (de) * | 2012-04-12 | 2013-10-17 | Endress + Hauser Gmbh + Co. Kg | Druckmesszelle und Verfahren zu ihrer Herstellung |
JP5341227B1 (ja) * | 2012-05-16 | 2013-11-13 | 日本特殊陶業株式会社 | 配線基板 |
JP5410580B1 (ja) * | 2012-08-09 | 2014-02-05 | 日本特殊陶業株式会社 | 配線基板 |
TWI536508B (zh) * | 2012-08-24 | 2016-06-01 | Ngk Spark Plug Co | Wiring board |
CN103907180B (zh) * | 2012-08-24 | 2016-08-31 | 日本特殊陶业株式会社 | 布线基板 |
KR101523840B1 (ko) * | 2012-08-30 | 2015-05-28 | 이비덴 가부시키가이샤 | 프린트 배선판 및 프린트 배선판의 제조 방법 |
JP5475077B2 (ja) | 2012-09-07 | 2014-04-16 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
US9325044B2 (en) | 2013-01-26 | 2016-04-26 | Nuvotronics, Inc. | Multi-layer digital elliptic filter and method |
US9306254B1 (en) | 2013-03-15 | 2016-04-05 | Nuvotronics, Inc. | Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration |
US9306255B1 (en) | 2013-03-15 | 2016-04-05 | Nuvotronics, Inc. | Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other |
TWI528517B (zh) * | 2013-03-26 | 2016-04-01 | 威盛電子股份有限公司 | 線路基板、半導體封裝結構及線路基板製程 |
JP2015043406A (ja) | 2013-04-25 | 2015-03-05 | 三菱製紙株式会社 | プリント配線板 |
JP6081875B2 (ja) * | 2013-04-28 | 2017-02-15 | 京セラ株式会社 | 配線基板の製造方法 |
CN104135814A (zh) * | 2013-05-02 | 2014-11-05 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
JP5754464B2 (ja) | 2013-05-21 | 2015-07-29 | 株式会社村田製作所 | モジュールおよびその製造方法 |
JP6258347B2 (ja) * | 2013-10-29 | 2018-01-10 | 京セラ株式会社 | 配線基板およびこれを用いた実装構造体 |
JP2015103787A (ja) * | 2013-11-28 | 2015-06-04 | 凸版印刷株式会社 | 固体撮像装置及びその製造方法 |
US10310009B2 (en) | 2014-01-17 | 2019-06-04 | Nuvotronics, Inc | Wafer scale test interface unit and contactors |
JP6185880B2 (ja) * | 2014-05-13 | 2017-08-23 | 日本特殊陶業株式会社 | 配線基板の製造方法及び配線基板 |
US10847469B2 (en) | 2016-04-26 | 2020-11-24 | Cubic Corporation | CTE compensation for wafer-level and chip-scale packages and assemblies |
EP3224899A4 (en) | 2014-12-03 | 2018-08-22 | Nuvotronics, Inc. | Systems and methods for manufacturing stacked circuits and transmission lines |
US9881858B2 (en) * | 2015-07-13 | 2018-01-30 | Micron Technology, Inc. | Solder bond site including an opening with discontinuous profile |
US9859234B2 (en) | 2015-08-06 | 2018-01-02 | Invensas Corporation | Methods and structures to repair device warpage |
US10334728B2 (en) * | 2016-02-09 | 2019-06-25 | Advanced Semiconductor Engineering, Inc. | Reduced-dimension via-land structure and method of making the same |
JP6750872B2 (ja) * | 2016-09-01 | 2020-09-02 | キヤノン株式会社 | プリント配線板、プリント回路板及び電子機器 |
JP6605103B2 (ja) * | 2017-09-27 | 2019-11-13 | 株式会社タムラ製作所 | ソルダーレジスト膜のパターン形成方法、および電子基板の製造方法 |
US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
JP7131628B2 (ja) | 2018-11-08 | 2022-09-06 | 株式会社村田製作所 | セラミック電子部品 |
JP2020087941A (ja) * | 2018-11-14 | 2020-06-04 | トヨタ自動車株式会社 | 回路基板の製造方法及び回路基板 |
CN110293339A (zh) * | 2019-07-06 | 2019-10-01 | 佛山市创渡科技有限公司 | 一种水性阻焊剂及其制备方法 |
DE102020122323A1 (de) * | 2020-08-26 | 2022-03-03 | Infineon Technologies Ag | Chip mit chip-pad und zugehörigem lotflussmittel-ausgasungsgraben |
JP2022094718A (ja) * | 2020-12-15 | 2022-06-27 | イビデン株式会社 | 配線基板 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62194588A (ja) * | 1986-02-14 | 1987-08-27 | Omron Tateisi Electronics Co | プリント基板検査装置における基準デ−タ入力方法 |
JP2548584B2 (ja) | 1987-12-01 | 1996-10-30 | セイコー電子工業株式会社 | ハンダバンプ付き回路基板の製造方法 |
JPH01191494A (ja) * | 1988-01-27 | 1989-08-01 | Toshiba Corp | プリント基板の製造方法 |
JPH03149895A (ja) * | 1989-11-06 | 1991-06-26 | Matsushita Electric Ind Co Ltd | プリント基板およびその半田付け検査装置 |
JPH0438452A (ja) | 1990-06-01 | 1992-02-07 | Ibiden Co Ltd | プリント配線板のパターン検査方法及び装置 |
US5316788A (en) * | 1991-07-26 | 1994-05-31 | International Business Machines Corporation | Applying solder to high density substrates |
DE69407467T2 (de) * | 1993-04-12 | 1998-04-16 | Ibiden Co Ltd | Harzzusammensetzungen und diese verwendende Leiterplatten |
JP3461204B2 (ja) * | 1993-09-14 | 2003-10-27 | 株式会社東芝 | マルチチップモジュール |
JPH0883865A (ja) * | 1994-09-14 | 1996-03-26 | Citizen Watch Co Ltd | 樹脂封止型半導体装置 |
JPH08191179A (ja) * | 1995-01-09 | 1996-07-23 | Ricoh Co Ltd | 半田バンプ用半田ダムの形成方法及び半田バンプの形成方法 |
JP2718007B2 (ja) * | 1995-06-06 | 1998-02-25 | 太陽インキ製造株式会社 | アルカリ現像可能な一液型フォトソルダーレジスト組成物及びそれを用いたプリント配線板の製造方法 |
KR100280298B1 (ko) | 1995-11-17 | 2001-02-01 | 니시무로 타이죠 | 다층배선기판, 다층배선기판의 프리패브 소재, 다층배선기판의 제조방법, 전자부품, 전자부품 패키지 및 도전성 필러의 형성방법 |
-
1998
- 1998-02-06 JP JP04124198A patent/JP3346263B2/ja not_active Expired - Lifetime
- 1998-03-09 KR KR1019997005617A patent/KR100327491B1/ko not_active IP Right Cessation
- 1998-03-09 WO PCT/JP1998/000956 patent/WO1998047179A1/ja active IP Right Grant
- 1998-03-09 DE DE69841252T patent/DE69841252D1/de not_active Expired - Lifetime
- 1998-03-09 US US09/319,506 patent/US6228466B1/en not_active Expired - Lifetime
- 1998-03-09 EP EP98905813A patent/EP0997935B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0997935B1 (en) | 2009-10-21 |
WO1998047179A1 (fr) | 1998-10-22 |
US6228466B1 (en) | 2001-05-08 |
KR100327491B1 (ko) | 2002-03-13 |
KR20000062265A (ko) | 2000-10-25 |
JPH1154896A (ja) | 1999-02-26 |
EP0997935A1 (en) | 2000-05-03 |
EP0997935A4 (en) | 2005-03-02 |
DE69841252D1 (de) | 2009-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3346263B2 (ja) | プリント配線板及びその製造方法 | |
JP3661444B2 (ja) | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 | |
JP2001210761A (ja) | 半導体装置及びその製造方法 | |
US6157085A (en) | Semiconductor device for preventing exfoliation from occurring between a semiconductor chip and a resin substrate | |
JPH0917919A (ja) | 半導体装置 | |
JP2001044641A (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
EP1571706B1 (en) | Electronic device | |
JP2002171050A (ja) | プリント配線板 | |
US10477692B2 (en) | Printed board, light source device, semiconductor device, and methods of manufacturing same | |
JPH07226456A (ja) | Icパッケージ及びその製造方法 | |
JPH104151A (ja) | 半導体装置およびその製造方法 | |
JP2001168226A (ja) | 半導体パッケージ及び半導体装置 | |
JP2002151634A (ja) | 基板放熱装置 | |
JP2005026373A (ja) | 放熱構造を備えた電子部品 | |
JP3101043B2 (ja) | プラスチックicチップキャリア及びその製造方法 | |
JP2810130B2 (ja) | 半導体パッケージ | |
JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
CN211700244U (zh) | Dfn功率集成半导体器件 | |
JPH08102583A (ja) | 配線回路基板 | |
JP3938017B2 (ja) | 電子装置 | |
WO1994025984A1 (en) | Ic package and method of its manufacture | |
JP3988629B2 (ja) | 電子装置 | |
JP3684517B2 (ja) | 半導体装置 | |
TWI252728B (en) | Heat dissipating circuit board and method for fabricating the same | |
JP2000223613A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130906 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |