CN103229605B - 布线基板 - Google Patents

布线基板 Download PDF

Info

Publication number
CN103229605B
CN103229605B CN201280003901.5A CN201280003901A CN103229605B CN 103229605 B CN103229605 B CN 103229605B CN 201280003901 A CN201280003901 A CN 201280003901A CN 103229605 B CN103229605 B CN 103229605B
Authority
CN
China
Prior art keywords
circuit board
mentioned
terminal
noggin piece
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280003901.5A
Other languages
English (en)
Other versions
CN103229605A (zh
Inventor
伊藤达也
森圣二
林贵广
若园诚
西田智弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN103229605A publication Critical patent/CN103229605A/zh
Application granted granted Critical
Publication of CN103229605B publication Critical patent/CN103229605B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明的布线基板具有层叠体，该层叠体通过分别层叠一层以上的绝缘层和导体层而成，其中，该布线基板包括：多个连接端子，其形成为在层叠体上彼此分离，在与该多个连接端子和层叠体之间的抵接面相对的第1主表面外周形成有高度差；以及填充构件，其被填充在多个连接端子之间。

Description

布线基板
技术领域
本发明涉及一种布线基板，其形成有多个用于将半导体芯片连接于该布线基板的主表面的连接端子。
背景技术
通常，在布线基板的主表面（表面）形成有用于与半导体芯片相连接的端子（以下，称为连接端子）。近年来，该连接端子向高密度化发展，使得所配置的连接端子之间的间隔（间距）变窄。因此，提出了采用将多个连接端子配置于阻焊剂的同一开口内的NSMD（无阻焊膜设计）的布线基板。
但是，在以较窄的间距将多个连接端子配置于同一开口内的情况下，存在有如下隐患：涂布于连接端子表面上的焊锡向相邻的连接端子流出而导致连接端子间短路（short）。于是，提出有如下布线基板：为了防止涂布于连接端子表面上的焊锡向相邻的连接端子流出而在各连接端子之间设有绝缘性的分隔壁（例如，参照专利文献1）。
专利文献1：日本特开2009－212228号公报
在此，在将焊锡涂布于连接端子的情况下，焊锡因表面张力而形成为球形（球形状），但是在专利文献1所述的布线基板中，由于在连接端子的上表面和两侧面上涂布焊锡，因此涂布于各连接端子的焊锡的直径变大。因此，需要较宽地设定连接端子间的间隔，从而更加难以应对较窄的间距。
另外，为了在专利文献1所述的布线基板中将焊锡涂布于连接端子的上表面和两侧面，连接端子的上表面和两侧面形成为暴露的状态。即，各连接端子形成为仅下表面粘接于基底的树脂的状态。但是，如上所述，由于连接端子之间的间距变窄，因此连接端子本身也变小。因此，如专利文献1所述的布线基板那样，在仅连接端子的下表面粘接于基底的树脂的状态下，存在无法获得充分的粘接强度而导致连接端子在制造工序中途脱落的可能。
发明内容
本发明就是为了应对上述情况而做成的，其目的在于提供一种能够防止连接端子之间的短路、并且能够应对连接端子之间的间距变窄的布线基板。
为了达成上述目的，本发明涉及具有层叠体的布线基板，该层叠体通过分别层叠一层以上的绝缘层和导体层而成，其中，该布线基板包括：多个连接端子，其形成为在上述层叠体上彼此分离，在与该多个连接端子和上述层叠体之间的抵接面相对的第1主表面外周形成有高度差；以及填充构件，其被填充在上述多个连接端子之间。
采用本发明，由于用填充构件填充连接端子之间，因此在布线基板与半导体芯片相连接时，能够防止填充在半导体芯片与布线基板之间的间隙内的底部填充剂、NCP（Non-ConductivePaste）、NCF（Non-ConductiveFilm）在连接端子之间产生空隙。因此，在进行回流焊时，能够防止焊锡从该空隙流出而导致连接端子之间短路。另外，由于连接端子的暴露面积变小，因此涂布于连接端子的焊锡的直径不会增大，能够使连接端子的间距变窄。另外，还能够防止当在连接端子的表面形成金属镀层时镀料向位于连接端子之间的层叠体表面析出而导致镀料滴下、连接端子的下表面侧的侧面被蚀刻亦即底切。而且，由于在与连接端子和层叠体之间的抵接面相对的第1主表面的外周形成有高度差，因此涂布于连接端子的焊锡的直径不会增大，能够进一步使连接端子的间距变窄。
另外，在本发明的一技术方案的基础上，能够使上述填充构件与上述多个连接端子的各侧面的至少一部分相抵接。通过使填充构件与连接端子的各侧面的至少一部分相抵接，能够防止形成仅连接端子的下表面粘接于基底的树脂的状态。因此，能够提高连接端子的粘接强度，能够抑制连接端子在制造工序中途脱落的隐患。
另外，在本发明的其他技术方案的基础上，上述多个连接端子的与上述填充构件之间的抵接面的至少一部分被粗糙化。通过使连接端子的与填充构件之间的抵接面的至少一部分粗糙化，提高了连接端子与填充构件之间的粘接强度。因此，能够提高连接端子的粘接强度，能够抑制连接端子在制造工序中途脱落的隐患。
另外，在本发明的其他技术方案的基础上，上述填充构件作为阻焊剂发挥功能。通过使填充构件作为阻焊剂发挥功能，能够抑制因焊锡残留于填充构件上而导致连接端子之间短路。
进而，在层叠体上具有用于暴露多个连接端子的开口，并且具有用于覆盖与连接端子相连接而形成的布线图案的阻焊剂层。通过以作为绝缘构件的阻焊剂层覆盖布线图案，能够防止布线图案发生短路。
如以上所说明的那样，采用本发明，能够提供一种能够防止连接端子之间的短路、并且能够应对连接端子之间的间距变窄的布线基板。
附图说明
图1是第1实施方式的布线基板的俯视图（表面侧）。
图2是第1实施方式的布线基板的局部剖视图。
图3是第1实施方式的布线基板的表面侧的连接端子的结构图。
图4是第1实施方式的布线基板的制造工序图（芯基板工序）。
图5是第1实施方式的布线基板的制造工序图（积层工序）。
图6是第1实施方式的布线基板的制造工序图（积层工序）。
图7是第1实施方式的布线基板的制造工序图（填充工序）。
图8是第4填充方法的说明图。
图9是第1实施方式的布线基板的制造工序图（阻焊剂层工序）。
图10是第1实施方式的布线基板的制造工序图（镀层工序）。
图11是第1实施方式的布线基板的制造工序图（最终工序）。
图12是第2实施方式的布线基板的俯视图（表面侧）。
图13是第2实施方式的布线基板的局部剖视图。
图14是第2实施方式的布线基板的表面侧的连接端子的结构图。
图15是第3实施方式的布线基板的俯视图（表面侧）。
图16是第3实施方式的布线基板的局部剖视图。
图17是第3实施方式的布线基板的表面侧的连接端子的结构图。
图18是第3实施方式的布线基板的制造工序图（积层工序）。
图19是第3实施方式的布线基板的制造工序图（凸镀层形成工序）。
图20是第4实施方式的布线基板的俯视图（表面侧）。
图21是第4实施方式的布线基板的局部剖视图。
图22是第4实施方式的布线基板的表面侧的连接端子的结构图。
图23是比较例的布线基板的表面侧的连接端子的结构图。
图24是第4实施方式的变形例的布线基板的表面侧的连接端子的结构图。
图25是第5实施方式的布线基板的俯视图（表面侧）。
图26是第5实施方式的布线基板的局部剖视图。
图27是第5实施方式的布线基板的表面侧的连接端子的结构图。
图28是第6实施方式的布线基板的俯视图（表面侧）。
图29是第6实施方式的布线基板的局部剖视图。
图30是第6实施方式的布线基板的表面侧的连接端子的结构图。
图31是表示其他实施方式的布线基板的填充构件的上表面形状的图。
具体实施方式
以下，参照附图详细地说明本发明的实施方式。另外，在以下的说明中，以在芯基板上形成积层的布线基板为例来说明本发明的实施方式，但是只要是上表面和侧面暴露的形成有多个连接端子的布线基板即可，例如，也可以是不具有芯基板的布线基板。
（第1实施方式）
图1是第1实施方式的布线基板100的俯视图（表面侧）。图2是图1的线段I－I处的布线基板100的局部剖视图。图3是形成于布线基板100的表面侧的连接端子T1的结构图。图3的（a）是连接端子T1的上表面图。图3的（b）是图3的（a）的线段II－II处的剖视图。另外，在以下的说明中，将连接半导体芯片的一侧设为表面侧，将连接母板、插槽等（以下，称为母板等）的一侧设为背面侧。
（布线基板100的结构）
图1～图3所示的布线基板100包括：芯基板2；积层3（表面侧），其形成有多个用于与半导体芯片（未图示）相连接的连接端子T1，并层叠于芯基板2的表面侧；填充构件4，其层叠于积层3，填充在多个连接端子T1之间；阻焊剂层5，其层叠于填充构件4，并形成有使连接端子T1的至少一部分暴露的开口5a；积层13（背面侧），其形成有多个用于与母板等（未图示）相连接的连接端子T11，并层叠于芯基板2的背面侧；以及阻焊剂层14，其层叠于积层13，并形成有使连接端子T11的至少一部分暴露的开口14a。
芯基板2是由耐热性树脂板（例如，双马来酰亚胺三嗪树脂板）、纤维强化树脂板（例如玻璃纤维强化环氧树脂）等构成的板状的树脂制基板。在芯基板2的表面形成有用于形成金属布线L1的芯导体层21，在芯基板2的背面形成有用于形成金属布线L11的芯导体层22。另外，在芯基板2形成有利用钻头等贯穿设置的通孔23，在该通孔23的内壁面形成有使芯导体层21、22彼此导通的通孔导体24。而且，通孔23被环氧树脂等树脂制填孔材料25填充。
（表面侧的结构）
积层3由层叠于芯基板2的表面侧的树脂绝缘层31、33以及导体层32、34构成。树脂绝缘层31由热固化性树脂组合物构成，并在表面形成有用于形成金属布线L2的导体层32。另外，在树脂绝缘层31形成有用于将芯导体层21和导体层32之间电连接的通路35。树脂绝缘层33由热固化性树脂组合物构成，并在表层形成有具有多个连接端子T1的导体层34。另外，在树脂绝缘层33形成有用于将导体层32和导体层34之间电连接的通路36。在此，树脂绝缘层31、33以及导体层32构成层叠体。
通路35、36分别包括：导通孔37a；通路导体37b，该通路导体37b设置于该导通孔37a的内周面；通路焊盘37c，其设置为在底面侧与通路导体37b导通；以及通路连接盘37d，其在与通路焊盘37c相反的一侧从通路导体37b的开口周缘向外伸出。
连接端子T1是用于与半导体芯片相连接的连接端子。连接端子T1是沿着半导体芯片的安装区域的内周配置的、所谓圆周型的连接端子。半导体芯片通过与该连接端子T1电连接而被安装于布线基板100。为了提高各连接端子T1与后述的填充构件4之间的粘接性，将各连接端子T1的表面粗糙化。
另外，即使是未使各连接端子T1的表面粗糙化的情况下，通过在将Sn（锡）、Ti（钛）、Cr（铬）、Ni（镍）中的任一种金属元素涂敷于各连接端子T1的表面而形成金属层之后在该金属层上实施偶联剂处理，也能够提高各连接端子T1与后述的填充构件4之间的粘接性。偶联剂主要具有使金属、无机材料与树脂等有机材料之间的密合性良好的作用。在偶联剂中虽有硅烷偶联剂、钛酸盐系偶联剂、铝酸盐系偶联剂等，但是更加优选使用硅烷偶联剂。作为硅烷偶联剂，例如具有氨基硅烷、环氧硅烷、苯乙烯硅烷等。
另外，各连接端子T1在与该连接端子T1和构成积层3的树脂绝缘层33之间的抵接面相对的第1主表面F的外周形成有高度差L，包含该高度差L的连接端子T1的暴露面被金属镀层M覆盖。在将半导体芯片安装于布线基板100时，通过对涂布于半导体芯片的连接端子的焊锡进行回流焊来电半导体芯片的连接端子与连接端子T1。另外，金属镀层M例如由从Ni层、Sn层、Ag层、Pd层、Au层等金属层中选择的一种或多种（例如，Ni层／Au层、Ni层／Pd层／Au层）构成。另外，也可以取代金属镀层M而实施防锈用的OSP（OrganicSolderabilityPreservative）处理。另外，也可以将焊锡涂布于具有高度差L的连接端子T1的暴露面，进而，也可以在利用金属镀层M覆盖具有高度差L的连接端子T1的暴露面之后，将焊锡涂布于该金属镀层M。另外，之后叙述将焊锡涂布于连接端子T1的暴露面的方法。
填充构件4是层叠于积层3的绝缘性构件，优选其材质与阻焊剂层5相同。填充构件4以与形成于积层3的表层的各连接端子T1的侧面相密合的状态填充于连接端子T1之间。另外，填充构件4的厚度D1比连接端子T1的厚度（高度）D2薄。
阻焊剂层5覆盖与连接端子T1相连接的布线图案，并且具有用于使沿着半导体芯片的安装区域的内周配置的连接端子T1暴露的开口5a。阻焊剂层5的开口5a形成为NSMD形状，以便在同一开口内配置多个连接端子T1。
（背面侧的结构）
积层13由层叠于芯基板2的背面侧的树脂绝缘层131、133以及导体层132、134构成。树脂绝缘层131由热固化性树脂组合物构成，并在背面形成有用于形成金属布线L12的导体层132。另外，在树脂绝缘层131形成有用于电连接芯导体层22和导体层132之间的通路135。树脂绝缘层133由热固化性树脂组合物构成，并在表层形成有具有一个以上连接端子T11的导体层134。另外，在树脂绝缘层133形成有用于电连接导体层132和导体层134之间的通路136。
通路135、136分别包括：导通孔137a；通路导体137b，该通路导体137b设于导通孔137a的内周面；通路焊盘137c，其设置为在底面侧与通路导体137b导通；以及通路连接盘137d，其在与通路焊盘137c相反的一侧从通路导体137b的开口周缘向外伸出。
连接端子T11被用作用于将布线基板100连接于母板等的背面焊盘（PGA焊盘、BGA焊盘），该连接端子T11形成于布线基板100的除了大致中心部以外的外周区域内，以包围上述大致中央部的方式呈矩形状地排列。另外，连接端子T11的表面的至少一部分被金属镀层M覆盖。
阻焊剂层14是通过将膜状的阻焊剂层叠于积层13的表面上而形成的。在阻焊剂层14形成有用于使各连接端子T11的表面的一部分暴露的开口14a。因此，各连接端子T11形成为表面的一部分通过开口14a从阻焊剂层14暴露的状态。即，阻焊剂层14的开口14a形成为使各连接端子T11的表面的一部分暴露的SMD形状。另外，与阻焊剂层5的开口5a不同，阻焊剂层14的开口14a形成于每个连接端子T11处。
在开口14a内，例如由Sn－Ag、Sn－Cu、Sn－Ag－Cu、Sn－Sb等实质上不含有Pb的焊锡构成的焊球B形成为经由金属镀层M与连接端子T11电连接。另外，在将布线基板100安装于母板等时，通过对布线基板100的焊球B进行回流焊而将连接端子T11电连接于母板等的连接端子。
（布线基板的制造方法）
图4～图11表示第1实施方式的布线基板100的制造工序的图。以下，参照图4～图11说明布线基板100的制造方法。
（芯基板工序：图4）
准备在板状的树脂制基板的表面和背面粘贴有铜箔的覆铜板层压板。另外，使用钻头对覆铜板层压板进行穿孔加工，在预定位置预先形成作为通孔23的贯通孔。然后，通过根据以往公知的手法进行化学镀铜和电解铜镀而在通孔23内壁形成通孔导体24，在覆铜板层压板的两面形成铜镀层（参照图4的（a））。
之后，以环氧树脂等树脂填孔材料25填充于通孔导体24内。进而，将形成于覆铜板层压板的两个面的铜箔上的铜镀层蚀刻为所期望的形状，并在覆铜板层压板的表面形成用于形成金属布线L1的芯导体层21，在覆铜板层压板的背面形成用于形成金属布线L11的芯导体层22，从而获得芯基板2（参照图4的（b））。另外，优选的是，在通孔23的形成工序之后进行去除加工部分的胶渣的除胶渣处理。
（积层工序：图5～图6）
在芯基板2的表面重叠配置有以成为树脂绝缘层31的环氧树脂作为主要成分的膜状绝缘树脂材料，在芯基板2的背面重叠配置有以成为树脂绝缘层131的环氧树脂作为主要成分的膜状绝缘树脂材料。然后，利用真空热压机对该层叠物进行加压加热，一边使膜状绝缘树脂材料热固化一边进行压接。接着，使用以往众所周知的激光加工装置进行激光照射，在树脂绝缘层31形成导通孔37a，在树脂绝缘层131形成导通孔137a（参照图5的（a））。
接着，在对树脂绝缘层31、131的表面进行了粗糙化之后进行化学镀层，在包括导通孔37a的内壁在内的树脂绝缘层31上形成化学铜镀层，在包括导通孔137a的内壁在内的树脂绝缘层131上形成化学铜镀层。接着，将光致抗蚀剂层压在形成于树脂绝缘层31、131上的化学铜镀层上并进行曝光、显影，将抗镀层形成为所期望的形状。
之后，将该抗镀层作为掩模，利用电解镀来镀铜，获得所期望的镀铜图案。接着，剥离抗镀层，去除存在于抗镀层下的化学铜镀层，形成用于形成金属布线L2的导体层32以及用于形成金属布线L12的导体层132。另外，此时，也形成由通路导体37b、137b、通路焊盘37c、137c以及通路连接盘37d、137d构成的通路35、135（参照图5的（b））。
接着，在导体层32上重叠配置成为树脂绝缘层33的、以环氧树脂为主要成分的膜状绝缘树脂材料，在导体层132上重叠配置成为树脂绝缘层133的、以环氧树脂为主要成分的膜状绝缘树脂材料。然后，利用真空热压机对该层叠物进行加压加热，一边使膜状绝缘树脂材料热固化一边进行压接。接着，使用以往众所周知的激光加工装置进行激光照射，在树脂绝缘层33形成导通孔37a，在树脂绝缘层133形成导通孔137a（参照图6的（a））。
接着，与形成导体层32、132时相同，在形成有导通孔37a的树脂绝缘层33上形成通路36和具有连接端子T1的导体层34，在形成有导通孔137a的树脂绝缘层133上形成通路136和具有连接端子T11的导体层134（参照图6的（b））。
（填充工序：图7）
接着，以填充构件4将形成积层3的表层的多个连接端子T1之间填充为比连接端子T1低的位置。另外，为了以填充构件4填充连接端子T1之间，优选预先对连接端子T1的表面（特别是侧面）进行粗糙化。连接端子T1的表面例如能够通过以MECetchBOND（美格株式会社制）等蚀刻液进行处理来进行粗糙化。另外，取代对各连接端子T1的表面进行粗糙化，也可以在将Sn（锡）、Ti（钛）、Cr（铬）、Ni（镍）中的任一种金属元素涂敷于各连接端子T1的表面而形成金属层之后在该金属层上实施偶联剂处理来提高各连接端子T1与填充构件4之间的粘接性。
作为将填充构件4填充到连接端子T1之间的方法，能够采用各种手法。以下，说明将该填充构件4填充于连接端子T1之间的填充方法。另外，在下述的第1～第4填充方法中，作为涂布成为填充构件4的绝缘性树脂的方法，能够使用印刷、层压、辊涂布、旋转涂布等各种手法。
（第1填充方法）
在该第1填充方法中，在将热固化性的绝缘性树脂薄涂于在表层形成有连接端子T1的积层3的表面并使该绝缘性树脂热固化之后，研磨固化后的绝缘性树脂直至低于连接端子T1，从而将填充构件4填充于连接端子T1之间。
（第2填充方法）
在该第2填充方法中，在将热固化性的绝缘性树脂薄涂于在表层形成有连接端子T1的积层3的表面之后，利用使绝缘性树脂熔融的溶剂去除覆盖连接端子T1上表面的多余的绝缘性树脂，之后，使该绝缘性树脂热固化，从而将填充构件4填充于连接端子T1间。
（第3填充方法）
在该第3填充方法中，在将热固化性的绝缘性树脂厚涂于在表层形成有连接端子T1的积层3的表面并使该绝缘性树脂热固化之后，遮挡除了半导体元件的安装区域以外的区域，利用RIE（ReactiveIonEtching）等对绝缘性树脂进行干蚀刻直至低于连接端子T1为止，从而将填充构件4填充于连接端子T1之间。另外，在利用该第3填充方法将填充构件4填充于连接端子T1之间的情况下，填充构件4与阻焊剂层5形成为一体。
（第4填充方法）
图8是第4填充方法的说明图。以下，参照图8说明第4填充方法。在第4填充方法中，在将光固化性的绝缘性树脂厚涂于在表层形成有连接端子T1的积层3的表面之后（参照图8的（a）），遮挡之后应成为阻焊剂层的开口5a的区域的内侧区域，对绝缘性树脂进行曝光、显影，使应成为开口5a的外侧区域的绝缘性树脂光固化（参照图8的（b））。接着，将该制造过程中的布线基板100短时间（使未感光部分的绝缘性树脂表面达到略微膨胀的程度的时间）浸渍于碳酸盐水溶液（浓度1重量%）（参照图8的（c））。之后，进行水清洗，使膨胀了的绝缘性树脂乳化（参照图8的（d））。接着，从制造过程中的布线基板100去除膨胀、乳化了的绝缘性树脂（参照图8的（ｅ））。分别进行一次或分别重复多次上述浸渍和水清洗，直至未进行光固化的绝缘性树脂的上端的位置处于低于各连接端子T1的上端的位置为止。之后，利用热量或紫外線使绝缘性树脂固化。另外，在利用该第4填充方法将填充构件4填充于连接端子T1之间的情况下，填充构件4与阻焊剂层5形成为一体。
（阻焊剂层工序：图9）
对膜状的阻焊剂进行加压并将其分别层叠于填充构件4和积层13的表面。对层叠后的膜状的阻焊剂进行曝光、显影，获得阻焊剂层5和阻焊剂层14，该阻焊剂层5形成有使各连接端子T1的表面和侧面暴露的NSMD形状的开口5a，该阻焊剂层14形成有使各连接端子T11的表面的一部分暴露的SMD形状的开口14a。另外，若在填充工序中采用了上述的第3、第4填充方法，由于填充构件4和阻焊剂层5形成为一体，因此在该工序中，无需层叠阻焊剂层5。
（镀层工序：图10）
接着，利用过硫酸钠等对连接端子T1的暴露面进行蚀刻，去除连接端子T1表面的氧化膜等杂质，并且在连接端子T1的主表面F的周围形成高度差L。之后，利用使用还原剂的化学还原镀在连接端子T1、T11的暴露面形成金属镀层M。在利用化学置换镀在连接端子T1的暴露面形成金属镀层M的情况下，连接端子T1的暴露面的金属被置换而形成金属镀层M。因此，即使不利用过硫酸钠等对连接端子T1的暴露面进行蚀刻，也能够在连接端子T1的主表面F的周围形成高度差L。
另外，在将焊锡涂布于连接端子T1的暴露面的情况下，能够根据涂布的焊锡层的厚度相应地选择以下所述的两种方法。
（第1涂布方法）
在将厚度为5μm～30μm的焊锡层涂布于连接端子T1的暴露面的情况下，略微对连接端子T1的暴露面进行蚀刻（软蚀刻），去除形成于连接端子T1的暴露面的氧化膜。此时，在连接端子T1的主表面F的周围形成高度差L。接着，以覆盖连接端子T1的暴露面整面的方式将混合有焊剂和含有Sn（锡）粉末、Ag（银）、Cu（铜）等金属在内的离子性化合物的糊剂（例如，哈利玛化成集团：supersolder（产品名））薄涂于SMD形状的整个开口5a内。之后，进行回流焊，在连接端子T1的暴露面形成由Sn和Ag或者Sn、Ag以及Cu的合金构成的焊锡层。
（第2涂布方法）
在将厚度为10μm以下的焊锡层涂布于连接端子T1的暴露面的情况下，略微对连接端子T1的暴露面进行蚀刻（软蚀刻），去除形成于连接端子T1的暴露面的氧化膜。此时，在连接端子T1的主表面F的周围形成高度差L。接着，通过对连接端子T1的暴露面进行化学镀Sn（锡）而形成Sn镀层，以覆盖该Sn镀层的整面的方式涂布焊剂。之后，进行回流焊，使被镀于连接端子T1的Sn镀层熔融，在连接端子T1的主表面F形成焊锡层。此时，熔融了的Sn利用表面张力凝集于连接端子T1的主表面F。
（最终工序：图11）
在利用焊锡印刷将焊锡膏涂布于形成于连接端子T11上的金属镀层M上之后，以预定的温度和时间进行回流焊，在连接端子T11上形成焊球B。
如上所述，由于第1实施方式的布线基板100利用填充构件4填充连接端子T1之间，因此能够防止在连接端子T1之间的底部填充剂、NCP、NCF产生空隙。因此，在进行回流焊时，能够防止因焊锡从该空隙流出而导致连接端子之间短路。另外，由于连接端子T1的暴露面积变小，因此涂布于连接端子的焊锡的直径不会变大，能够使连接端子T1间距变窄。另外，能够防止当在连接端子T1的表面形成金属镀层M时，在连接端子T1之间发生镀料滴下、连接端子T1的底部被蚀刻亦即底切。进而，由于在连接端子T1的与构成积层3的树脂绝缘层33间的抵接面相对的第1主表面F的外周形成高度差L，因此涂布于连接端子T1的焊锡的直径不会变大，能够进一步使连接端子T1间距变窄。
另外，由于在使连接端子T1的与填充构件4之间的抵接面粗糙化的基础上将填充构件4填充到连接端子T1之间，因此提高了连接端子T1与填充构件4之间的粘接强度。因此，能够抑制连接端子1在制造工序中途脱离的隐患。另外，通过将填充构件4的材质设为与阻焊剂层5相同的材质，能够使填充构件4的焊锡的流动性与阻焊剂层5的流动性呈相同程度，能够抑制因焊锡残留于填充构件4上而导致连接端子T1之间短路。
进而，使填充于连接端子T1之间的填充构件4的厚度D1比连接端子T1的厚度（高度）D2薄。即，使连接端子T1形成为从填充构件4的上表面略微突出的状态。因此，即使是在半导体芯片的连接端子的中心与连接端子T1的中心错开的情况下，由于半导体芯片的连接端子与连接端子T1的端部相抵接，因此提高了连接端子T1与半导体芯片的连接端子之间的连接可靠性。
（第2实施方式）
图12是第2实施方式的布线基板200的俯视图（表面侧）。图13是图12的线段I－I处的布线基板200的局部剖视图。图14是形成于布线基板200的表面侧的连接端子T2的结构图。图14的（a）是连接端子T2的上表面图。图14的（b）是图14的（a）的II－II处的剖视图。以下，参照图12～图14说明布线基板200的结构，对与参照图1～图3说明的布线基板100相同的结构标注相同的附图标记，省略重复的说明。
（表面侧的结构）
在布线基板200的表面侧形成有用于与芯导体层21电连接的盖镀层41，该盖镀层41与导体层32之间利用填充通路42电连接，导体层32与导体层34之间利用填充通路43电连接。填充通路42、43具有导通孔44a和通路导体44b，该通路导体44b通过镀处理而填充于导通孔44a内侧。另外，仅在积层3的最表层形成后述的连接端子T2，在与连接端子T2相同的一层未形成有连续的布线图案、覆盖布线图案的阻焊剂层。在此，树脂绝缘层31、33和导体层32构成层叠体。
形成于布线基板200的表面侧的连接端子T2形成为配置于半导体芯片的整个安装区域内的、所谓的区域凸起型的连接端子。连接端子T2是用于与半导体芯片相连接的连接端子。半导体芯片通过与该连接端子T2电连接而被安装于布线基板200。为了提高各连接端子T2与填充构件4之间的粘接性而使各连接端子T2的表面粗糙化。连接端子T2的表面例如能够通过以MECetchBOND（美格株式会社制）等蚀刻液进行处理来进行粗糙化。
另外，连接端子T2在与构成积层3的树脂绝缘层33间的抵接面相对的第1主表面F的外周形成有高度差L，包括该高度差在内的连接端子T2的暴露面被金属镀层M覆盖。在将半导体芯片安装于布线基板200时，通过对涂布于半导体芯片的连接端子的焊锡进行回流焊，半导体芯片的连接端子与连接端子T2被电连接。另外，也可以取代金属镀层M而涂布焊锡，也可以实施防锈用的OSP处理。
向连接端子T2形成金属镀层M是在通过利用过硫酸钠等对连接端子T2的暴露面进行蚀刻而在连接端子T2的主表面F的周围形成高度差L之后，利用使用了还原剂的化学还原镀在连接端子T2的暴露面形成金属镀层M来进行的。另外，在利用化学置换镀在连接端子T2的暴露面形成金属镀层M的情况下，连接端子T2的暴露面的金属被置换而形成金属镀层M。因此，即使不利用过硫酸钠等对连接端子T2的暴露面进行蚀刻，也能够在连接端子T2的主表面F的周围形成高度差L。
另外，布线基板200的多个连接端子T2从树脂绝缘层33突出，且表面和侧面暴露。因此，与布线基板100的连接端子T1相同，以作为绝缘性构件的填充构件4填充连接端子T2之间。进而，填充构件4以与形成于积层3的表层的多个连接端子T2的各侧面相密合的状态填充于连接端子T2之间，填充构件4的厚度D1比连接端子T2的厚度（高度）D3薄。另外，填充构件4能够利用第1实施方式中所说明的第1～第4填充方法填充于连接端子T2之间。
（背面侧的结构）
在布线基板200的背面侧形成用于与芯导体层22电连接的盖镀层141，该盖镀层141与导体层132之间利用填充通路142电连接，导体层132与导体层134之间利用填充通路143电连接。填充通路142、143具有导通孔144a和通路导体144b，该通路导体144b通过镀处理而填充于导通孔144a内侧。
如上所述，第2实施方式的布线基板200利用填充构件4填充连接端子T2之间。另外，在连接端子T2的与构成积层3的树脂绝缘层33之间的抵接面相对的第1主表面F的外周形成高度差L。另外，使填充构件4与连接端子T2的各侧面相抵接。使连接端子T2的与填充构件4之间的抵接面粗糙化。进而，使填充于连接端子T2之间的填充构件4的厚度D1比连接端子T2的厚度（高度）D3薄。因此，能够获得与第1实施方式的布线基板100相同的效果。
（第3实施方式）
图15是第3实施方式的布线基板300的俯视图（表面侧）。图16是图15的线段I－I处的布线基板300的局部剖视图。图17是形成于布线基板300的表面侧的连接端子T3的结构图。图17的（a）是连接端子T3的上表面图。图17的（b）是图17（a）的II－II处的剖视图。
在该第3实施方式的布线基板300中，与参照图12～图14说明的布线基板200的不同之处在于，连接端子T3不经由通路，而直接形成于导体层32上，连接端子T11不经由通路，而直接形成于导体层132上。以下，参照图15～图17说明布线基板300的结构，对与参照图1～图3说明的布线基板100和参照图12～图14说明的布线基板200相同的结构标注相同的附图标记，省略重复的说明。
（表面侧的结构）
布线基板300的表面侧形成有与芯导体层21电连接的盖镀层41，该盖镀层41与导体层32之间利用填充通路42电连接。填充通路42具有导通孔44a和通路导体44b，该通路导体44b通过镀处理而填充于导通孔44a内侧。
形成在布线基板300的导体层32上的连接端子T3以大致等间隔的方式呈格子状地配置于半导体芯片的整个安装区域内。连接端子T3为柱状形状（例如，圆柱、四角柱、三角柱等），并以上部从填充构件4的表面突出的状态不经由通路地直接形成于导体层32上。连接端子T3是与半导体芯片相连接的连接端子。半导体芯片通过与该连接端子T3电连接而被安装于布线基板300。为了提高各连接端子T3与填充构件4之间的粘接性而使各连接端子T3的表面粗糙化。连接端子T3的表面例如能够通过以MECetchBOND（美格株式会社制）等蚀刻液进行处理来进行粗糙化。
另外，即使在未使各连接端子T3的表面粗糙化的情况下，也可以在将Sn（锡）、Ti（钛）、Cr（铬）、Ni（镍）中的任一项金属元素涂敷于各连接端子T3的表面而形成金属层之后，在该金属层上实施偶联剂处理，从而提高各连接端子T3与填充构件4之间的粘接性。
进而，各连接端子T3在第1主表面F的外周形成高度差L，包含该高度差L的连接端子T3的暴露面被金属镀层M覆盖。在将半导体芯片安装于布线基板300时，通过对涂布于半导体芯片的连接端子的焊锡进行回流焊而使半导体芯片的连接端子与连接端子T3电连接。另外，金属镀层M例如由从Ni层、Sn层、Ag层、Pd层、Au层等金属层中选择的一种或多种（例如，Ni层／Au层、Ni层／Pd层／Au层）构成。
另外，也可以取代金属镀层M而实施防锈用的OSP（OrganicSolderabilityPreservative）处理。另外，也可以在包含高度差L的连接端子T3的暴露面涂布焊锡，进而，也可以在以金属镀层M覆盖包含高度差L的连接端子T3的暴露面之后，将焊锡涂布于该金属镀层M。另外，关于将焊锡涂布于连接端子T3的暴露面的方法，由于在第1实施方式中进行了说明，因此省略重复的说明。
填充构件4以与形成于积层3的表层的各连接端子T3的侧面相密合的状态被填充于连接端子T3之间。填充构件4的厚度D1比连接端子T3的厚度（高度）D4薄。另外，填充构件4能够利用第1实施方式中说明的第1～第4填充方法填充于连接端子T3之间。
阻焊剂层5覆盖与连接端子T3相连接的布线图案的表面侧，并且具有使以大致等间隔的方式配置于半导体芯片的安装区域内的连接端子T3暴露的开口5b和片式电容器安装用的焊盘P暴露的开口5c。阻焊剂层5的开口5b形成为NSMD形状，以便在同一开口内配置多个连接端子T3。另外，在阻焊剂层5上形成有对准标记AM。
（背面侧的结构）
布线基板300的背面侧构成为：形成与芯导体层22电连接的盖镀层141，该盖镀层141与导体层132之间利用填充通路142电连接。填充通路142具有导通孔144a和通路导体144b，该通路导体144b通过镀处理而填充于导通孔144a内侧。另外，在导体层132上不经由通路地直接形成有与母板等（未图示）相连接的连接端子T11。
（布线基板的制造方法）
图18～图19是表示第3实施方式的布线基板300的制造工序的图。以下，参照图18～图19，说明布线基板300的制造方法。另外，由于芯基板工序、填充工序、阻焊剂层工序、镀工序、最终工序分别与参照图4、图7～图11说明的第1实施方式的布线基板100的制造方法相同，因此省略重复的说明。
（积层工序：图18）
在芯基板2的表面重叠配置成为树脂绝缘层31的、以环氧树脂为主要成分的膜状绝缘树脂材料，在芯基板2的背面重叠配置成为树脂绝缘层131的、以环氧树脂为主要成分的膜状绝缘树脂材料。然后，利用真空热压机对该层叠物进行加压加热，一边使膜状绝缘树脂材料热固化一边进行压接。接着，使用以往众所周知的激光加工装置进行激光照射，在树脂绝缘层31上形成导通孔44a，在树脂绝缘层131上形成导通孔144a（参照图18的（a））。
接着，在使树脂绝缘层31、131的表面粗糙化之后进行化学镀，在包括导通孔44a的内壁在内的树脂绝缘层31上形成化学铜镀层并在包括导通孔144a的内壁在内的树脂绝缘层131上形成化学铜镀层。接着，将光致抗蚀剂层压于形成在树脂绝缘层31、131上的化学铜镀层上并进行曝光、显影，将抗镀层MR1、MR11形成为所期望的形状。之后，将该抗镀层MR1、MR11作为掩模，利用电解镀来镀铜，获得所期望的铜镀层图案（参照图18的（b））。
（凸镀层形成工序：图19）
接着，在不剥离抗镀层MR1、MR11的情况下将光致抗蚀剂层压于形成在树脂绝缘层31、131上的化学铜镀层上并进行曝光、显影，将抗镀层MR2、MR12形成为所期望的形状。之后，将该抗镀层MR2、MR12作为掩模，利用电解镀来镀铜，获得所期望的铜镀层图案（参照图19的（a））。
接着，剥离抗镀层MR1、MR2、MR11、MR12，去除存在于抗镀层MR1、MR2、MR11、MR12下的化学铜镀层，在导体层32上形成具有连接端子T3、焊盘P的导体层34，在导体层132上形成具有连接端子T11的导体层134（参照图19的（b））。
如上所述，第3实施方式的布线基板300不经由通路，而在导体层32、132上直接形成连接端子T3、T11。因此，能够削减布线基板300的制造工序，能够降低制造成本。另外，由于使柱状形状的连接端子T3从填充构件4的表面突出，因此能够在半导体芯片的安装区域内高密度地配置该连接端子T3。其他效果与第1实施方式的布线基板100、第2实施方式的布线基板200相同。
（第4实施方式）
图20是第4实施方式的布线基板400的俯视图（表面侧）。图21是图20的线段I－I处的布线基板400的局部剖视图。图22是布线基板400的表面侧的结构图。图22是布线基板400的表面侧的连接端子T4的结构图。图22的（a）是连接端子T4的上表面图。
以下，参照图20～图22说明布线基板400的结构，对与参照图1～图19说明的结构相同的结构标注相同的附图标记，省略重复的说明。另外，在以下的说明中，将连接半导体芯片的一侧作为表面侧，将连接母板、插槽等（以下，称为母板等）的一侧作为背面侧。
图20～图22所示的布线基板400的连接端子T4是用于与半导体芯片相连接的连接端子。连接端子T4是沿着半导体芯片的安装区域的内周配置的、所谓的圆周型的连接端子。半导体芯片通过与该连接端子T4电连接而被安装于布线基板400。为了提高各连接端子T4与后述的填充构件4之间的粘接性而使各连接端子T4的表面粗糙化。
如图22所示，在各连接端子T4的侧面形成有抵接面T4a和分离面T4b，该抵接面T4a与填充构件4相抵接，该分离面T4b在比该抵接面T4a靠上侧且比填充构件4的上表面靠下侧处不与填充构件4相抵接。另外，在连接端子T4的除了与金属布线34（布线图案）相连接的连接区域以外的侧面整周形成有抵接面T4a和分离面T4b。
进而，连接端子T4的分离面T4b与填充构件4之间的间隙部S的深度D5优选为6μm以下。另外，连接端子T4的分离面T4b与填充构件4之间的间隙部S的宽度W优先为6μm以下。若间隙部S的深度D5或宽度W中的至少一者超过6μm，则间隙部S存在无法被金属镀层、焊锡、底部填充剂等填满的隐患。因此，认为金属镀层、焊锡、底部填充剂等无法发挥连接端子的锚固件的作用，连接端子T4无法获得充分的粘接强度。
进而，在各连接端子T4与构成积层3的树脂绝缘层33之间的抵接面相对的第1主表面F的外周形成高度差L，包含该高度差L的连接端子T4的暴露面被金属镀层M覆盖。在将半导体芯片安装于布线基板400时，通过对涂布于半导体芯片的连接端子的焊锡进行回流焊，使半导体芯片的连接端子与连接端子T4电连接。
另外，金属镀层M例如由从Ni层、Sn层、Ag层、Pd层、Au层等金属层中选择的一种或多种（例如，Ni层／Au层、Ni层／Pd层／Au层）构成。另外，也可以取代金属镀层M而实施防锈用的OSP（OrganicSolderabilityPreservative）处理。另外，也可以在包含高度差L的连接端子T4的暴露面涂布焊锡，进而，也可以在利用金属镀层M覆盖包含高度差L的连接端子T4的暴露面之后，在该金属镀层M上涂布焊锡。
只要利用第1实施方式中说明的第1～第4填充方法将填充构件4填充到连接端子T4之间即可。在利用第1填充方法将填充构件4填充于连接端子T4之间的情况下，在研磨热固化了的绝缘性树脂直至使其低于连接端子T4之后，在各连接端子T4的除了与金属布线34（布线图案）之间的连接面A以外的侧面形成间隙部S。另外，在利用第3填充方法将填充构件4填充于连接端子T4之间的情况下，在对热固化了的绝缘性树脂进行了干蚀刻之后，在各连接端子T4的除了与金属布线34（布线图案）之间的连接面A以外的侧面形成间隙部S。由此，形成与填充构件4相抵接的抵接面T4a和在比该抵接面T4a靠上侧且比填充构件4的上表面靠下侧处不与填充构件4相抵接的分离面T4b。
另外，在利用第2、第4填充方法将填充构件4填充于连接端子T4之间的情况下，在去除多余的绝缘性树脂时更深地去除各连接端子T4的侧面的绝缘性树脂，形成与填充构件4相抵接的抵接面T4a和在比该抵接面T4a靠上侧且比填充构件4的上表面靠下侧处不与填充构件4相抵接的分离面T4b。另外，在去除填充构件4时，需留意不要将填充构件4去除至作为基底的树脂绝缘层33表面暴露出来。
如上所述，在该第4实施方式的布线基板400中，表面侧的连接端子T4的侧面形成有抵接面T4a和分离面T4b，该抵接面T4a与填充构件4相抵接，该分离面T4b在比该抵接面T4a靠上侧且比填充构件4的上表面靠下侧处不与填充构件4相抵接。因此，如图22所示，在利用金属镀层M覆盖各连接端子T4的表面时，金属镀层M形成为进入连接端子T4的分离面T4b与填充构件4之间的间隙部S内的状态。
因此，如图23所示，能够防止金属镀层M形成为从填充构件4的表面突出的状态，即能够防止分别形成于相邻的连接端子T4表面上的金属镀层彼此之间变得狭窄。因此，在将焊锡涂布于连接端子T4时，或者在安装半导体芯片时，能够防止因焊锡向相邻的连接端子T4侧流出而导致连接端子T4之间短路。
另外，在将焊锡涂布于连接端子T4的情况下，焊锡形成为进入到连接端子T4的分离面T4b与填充构件4之间的状态。因此，能够防止因涂布于连接端子T4的表面的焊锡向相邻的连接端子T4侧流出而导致连接端子T4之间短路。
另外，上述金属镀层M、焊锡、安装半导体芯片时使用的底部填充剂进入到间隙部S内。然后，由于该进入的金属镀层M、焊锡、底部填充剂发挥了连接端子T4的锚固件的作用，因此能够获得充分的粘接强度。因此，能够防止连接端子T4在制造工序中途脱落。
另外，在连接端子T4的除了与布线图案之间的连接面A以外的侧面整周形成有抵接面T4a和分离面T4b。因此，能够在连接端子T4的侧面整周防止因焊锡的流出等而导致连接端子T4间短路的情况。其他效果与第1实施方式的布线基板100相同。
（第4实施方式的变形例）
图24是第4实施方式的变形例的布线基板400A的表面侧的连接端子的结构图。以下，参照图24，说明该第4实施方式的变形例的布线基板400A的结构，对与参照图20～图23说明的第4实施方式的布线基板400相同的结构标注相同的附图标记，省略重复的说明。
在参照图20～图23说明的第4实施方式的布线基板400中，在对填充构件4进行填充时形成间隙部S之后形成了金属镀层M。因此，形成在填充构件4与金属镀层M之间残留有间隙的状态。
另一方面，如图24所示，也能够以形成在填充构件4与金属镀层M之间不存在间隙的状态的方式在连接端子T4上形成金属镀层M。在该情况下，通过在对填充构件4进行填充时未形成间隙部S的情况下对连接端子T4进行蚀刻而在填充构件4的侧面与连接端子T4之间形成间隙部。然后，通过用金属镀层M填充该间隙部，能够获得图24所示的形态的布线基板400A。另外，也可以取代金属镀层M而通过将焊锡涂布于连接端子T4的暴露面来填充间隙部。
另外，即使在未对连接端子T4进行蚀刻的情况下，只要利用化学置换镀在连接端子T4上形成金属镀层M，就能够如图24所示那样获得在填充构件4与金属镀层M之间不存在间隙的布线基板400A。
（第5实施方式）
图25是第5实施方式的布线基板500的俯视图（表面侧）。图26是图25的线段I－I处的布线基板500的局部剖视图。图27是形成于布线基板500的表面侧的连接端子T5的结构图。图27的（a）是连接端子T5的上表面图。图27的（b）是图27的（a）的II－II处的剖视图。
在该第5实施方式的布线基板500的各连接端子T5的侧面形成有抵接面T5a和分离面T5b，该抵接面T5a与填充构件4相抵接，该分离面T5b在比该抵接面T5a靠上侧且比填充构件4的上表面靠下侧处不与填充构件4相抵接。另外，在连接端子T5的侧面整周形成有抵接面T5a和分离面T5b。
进而，连接端子T5的分离面T5b与填充构件4之间的间隙部S的深度D5优选为6μm以下。另外，连接端子T5的分离面T5b与填充构件4之间的间隙部S的宽度W优选为6μm以下。若间隙部S的深度D5或宽度W中的至少一者超过6μm，则存在间隙部S无法被金属镀层、焊锡，底部填充剂等填满的隐患。因此，认为金属镀层、焊锡、底部填充剂等无法发挥连接端子的锚固件的作用，连接端子T5无法获得充分的粘接强度。
其他结构与参照图12～图14说明的布线基板200相同。因此，对与参照图12～图14说明的布线基板200相同的结构标注相同的附图标记，省略重复的说明。另外，其效果与第2实施方式的布线基板200和第4实施方式的布线基板400相同。
另外，也可以与参照图24说明的第4实施方式的变形例的布线基板400A相同，在对填充构件4进行填充时未形成间隙部S的情况下，在连接端子T5上形成金属镀层M、焊锡。
（第6实施方式）
图28是第6实施方式的布线基板600的俯视图（表面侧）。图29是图28的线段I－I处的布线基板600的局部剖视图。图30是形成于布线基板600的表面侧的连接端子T6的结构图。图30的（a）是连接端子T6的上表面图。图30的（b）是图30（a）的II－II处的剖视图。
在该第6实施方式的布线基板600的各连接端子T6的侧面形成有抵接面T6a和分离面T6b，该抵接面T6a与填充构件4相抵接，该分离面T6b在比该抵接面T6a靠上侧且比填充构件4的上表面靠下侧处不与填充构件4相抵接。另外，在连接端子T6的侧面整周形成有抵接面T6a和分离面T6b。
进而，连接端子T6的分离面T6b与填充构件4之间的间隙部S的深度D5优选6μm以下。另外，连接端子T6的分离面T6b与填充构件4之间的间隙部S的宽度W优选6μm以下。若间隙部S的深度D5或宽度W中的至少一者超过6μm，则存在间隙部S无法被金属镀层、焊锡、底部填充剂等填满的隐患。因此，认为金属镀层、焊锡、底部填充剂等无法发挥连接端子的锚固件的效果，连接端子T6无法获得充分的粘接强度。
其他的结构与参照图15～图17说明的布线基板300相同。因此，对与参照图15～图17说明的布线基板300相同的结构标注相同的附图标记，省略重复的说明。另外，其效果与第3实施方式的布线基板300和第4实施方式的布线基板400相同。
另外，也可以与参照图24说明的第4实施方式的变形例的布线基板400A相同，在对填充构件4进行填充时未形成间隙部S的情况下，在连接端子T6上形成金属镀层M、焊锡。
（其他实施方式）
在参照图1～图3说明的布线基板100、参照图12～图14说明的布线基板200、参照图15～图17说明的布线基板300、参照图20～图22说明的布线基板400、参照图25～图27说明的布线基板500以及参照图28～图30说明的布线基板600中，分别填充于连接端子T1～T6之间的填充构件4的上表面形成为平坦（平面），但是填充构件4的上表面并不一定为平坦（平面），例如，如图31所示，即使填充构件4的上表面形成为带有圆度的、所谓的圆角形状，也能够获得相同的效果。
以上，在列举具体例子的同时详细地说明了本发明，但是本发明并不限定于上述内容，只要不脱离本发明的范围能够进行所有的变形、变更。例如，在上述具体例中，说明了布线基板100～600经由焊球B与母板等相连接的BGA基板的方式，但是作为取代设置有焊球B而设置有销或焊盘的、所谓PGA（PinGridArray）基板或LGA（LandGridArray）基板，也可以使布线基板100～600与母板等相连接。
另外，在本实施例中，在采用第1填充方法、第2填充方法的情况下，在形成填充构件4之后形成阻焊剂层5，但是也可以在形成阻焊剂层5之后形成填充构件4。
产业上的可利用性
采用本发明的布线基板，能够提供一种能够防止连接端子间的短路、并且能够应对连接端子的间距变窄的布线基板。
附图标记说明
100～600、布线基板；2、芯基板；3、积层；4、填充构件；5、阻焊剂层；5a、开口；13、积层；14、阻焊剂层；14a、开口；21、22、芯导体层；23、通孔；24、通孔导体；25、树脂制填孔材料；31、33、树脂绝缘层；32、34、导体层；35、36、通路；37a、导通孔；37b、通路导体；37c、通路焊盘；37d、通路连接盘；41、盖镀层；42、43、填充通路；44a、导通孔；44b、通路导体；131、133、树脂绝缘层；132、134、导体层；135、136、通路；137a、导通孔；137b、通路导体；137c、通路焊盘；137d、通路连接盘；141、盖镀层；142、143、填充通路；144a、导通孔；144b、通路导体；B、焊球；F、主表面；L、高度差；L1、L2、金属布线；L11、L12、金属布线；M、金属镀层；T1～T6、T4a～T6a、抵接面；T4b～T6b、分离面；T11、连接端子；AM、对准标记；P、焊盘；MR1、MR2、MR11、MR12、抗镀层；S、间隙部。

Claims (10)

1.一种布线基板，其具有层叠体，该层叠体通过分别层叠一层以上的绝缘层和导体层而成，其特征在于，
该布线基板包括：
多个连接端子，其形成为在上述层叠体上彼此分离，在与该多个连接端子和上述层叠体之间的抵接面相对的第1主面外周形成有台阶；以及
填充构件，其被填充在上述多个连接端子之间，
上述连接端子的至少一部分从上述填充构件的表面突出
上述填充构件与上述多个连接端子的各侧面相抵接，
上述多个连接端子直接形成于上述绝缘层。
2.根据权利要求1所述的布线基板，其特征在于，
上述多个连接端子的与上述填充构件之间的抵接面的至少一部分被粗糙化。
3.根据权利要求1所述的布线基板，其特征在于，
上述填充构件作为阻焊剂发挥功能。
4.根据权利要求1所述的布线基板，其特征在于，
上述连接端子为柱状形状。
5.根据权利要求1所述的布线基板，其特征在于，
在上述多个连接端子的侧面形成有抵接面和分离面，该抵接面用于与上述填充构件相抵接，该分离面位于比该抵接面靠上侧且比上述填充构件的上表面靠下侧处，且不与上述填充构件相抵接。
6.根据权利要求5所述的布线基板，其特征在于，
在上述连接端子的除了与布线图案之间的连接面以外的侧面整周形成有上述抵接面和上述分离面。
7.根据权利要求5所述的布线基板，其特征在于，
在上述连接端子的侧面整周形成有上述抵接面和上述分离面。
8.根据权利要求5或6所述的布线基板，其特征在于，
上述分离面与上述填充构件之间的间隙部的深度为6μm以下。
9.根据权利要求5或6所述的布线基板，其特征在于，
上述分离面与上述填充构件之间的间隙部的宽度为6μm以下。
10.根据权利要求1所述的布线基板，其特征在于，
在上述层叠体上具有暴露出上述多个连接端子的开口，并且具有覆盖与上述连接端子相连接而形成的布线图案的阻焊剂层。
CN201280003901.5A 2011-07-25 2012-05-16 布线基板 Expired - Fee Related CN103229605B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011-161877 2011-07-25
JP2011161877 2011-07-25
JP2012-001282 2012-01-06
JP2012001282 2012-01-06
PCT/JP2012/003201 WO2013014838A1 (ja) 2011-07-25 2012-05-16 配線基板

Publications (2)

Publication Number Publication Date
CN103229605A CN103229605A (zh) 2013-07-31
CN103229605B true CN103229605B (zh) 2016-06-08

Family

ID=47600716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280003901.5A Expired - Fee Related CN103229605B (zh) 2011-07-25 2012-05-16 布线基板

Country Status (7)

Country Link
US (1) US9485853B2 (zh)
EP (1) EP2632237B1 (zh)
JP (1) JP5415632B2 (zh)
KR (1) KR101296996B1 (zh)
CN (1) CN103229605B (zh)
TW (1) TWI473543B (zh)
WO (1) WO2013014838A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074178A (ja) * 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
US9721878B2 (en) * 2012-09-28 2017-08-01 Intel Corporation High density second level interconnection for bumpless build up layer (BBUL) packaging technology
US10433421B2 (en) * 2012-12-26 2019-10-01 Intel Corporation Reduced capacitance land pad
TWI514530B (zh) * 2013-08-28 2015-12-21 Via Tech Inc 線路基板、半導體封裝結構及線路基板製程
JP6051143B2 (ja) * 2013-10-30 2016-12-27 京セラ株式会社 配線基板
JP6092752B2 (ja) * 2013-10-30 2017-03-08 京セラ株式会社 配線基板
JP5846185B2 (ja) 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
JP6185880B2 (ja) * 2014-05-13 2017-08-23 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
JP6230971B2 (ja) * 2014-08-05 2017-11-15 日本特殊陶業株式会社 配線基板の製造方法
TWI556383B (zh) * 2014-08-29 2016-11-01 矽品精密工業股份有限公司 封裝結構及其製法
JP6235682B2 (ja) * 2016-11-09 2017-11-22 京セラ株式会社 配線基板の製造方法
JP2018198275A (ja) * 2017-05-24 2018-12-13 イビデン株式会社 コイル内蔵基板及びその製造方法
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US11545425B2 (en) * 2020-10-08 2023-01-03 Qualcomm Incorporated Substrate comprising interconnects embedded in a solder resist layer
CN112867243A (zh) * 2021-01-06 2021-05-28 英韧科技(上海)有限公司 多层电路板
US11823983B2 (en) 2021-03-23 2023-11-21 Qualcomm Incorporated Package with a substrate comprising pad-on-pad interconnects

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428930A (zh) * 2001-12-18 2003-07-09 株式会社村田制作所 声表面波装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3346263B2 (ja) 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP2002353593A (ja) * 2001-05-25 2002-12-06 Toppan Printing Co Ltd プリント配線板およびその製造方法
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
JP2003332720A (ja) * 2002-05-14 2003-11-21 Cmk Corp 多層プリント配線板とその製造方法
TWI231028B (en) * 2004-05-21 2005-04-11 Via Tech Inc A substrate used for fine-pitch semiconductor package and a method of the same
JP2006344889A (ja) * 2005-06-10 2006-12-21 Nec Saitama Ltd 大型電子部品の実装方法
TWI288590B (en) 2005-10-31 2007-10-11 Unimicron Technology Corp Method of forming solder mask and circuit board with solder mask
JP2007149998A (ja) * 2005-11-29 2007-06-14 Senju Metal Ind Co Ltd フラットパッケージ型電子部品搭載用プリント基板およびその製造方法
JP2008140886A (ja) 2006-11-30 2008-06-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP5550076B2 (ja) 2007-07-05 2014-07-16 オー・アー・セー・マイクロテック・アクチボラゲット 低抵抗のウエハ貫通ビア
US8238114B2 (en) 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
JP5020123B2 (ja) 2008-03-03 2012-09-05 新光電気工業株式会社 配線基板の製造方法
JP4356789B2 (ja) 2008-03-25 2009-11-04 住友ベークライト株式会社 回路基板
TWI362096B (en) 2008-05-27 2012-04-11 Unimicron Technology Corp Method for fabricating pakage substrate
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5573429B2 (ja) 2009-08-10 2014-08-20 住友ベークライト株式会社 無電解ニッケル−パラジウム−金めっき方法、めっき処理物、プリント配線板、インターポーザ、および半導体装置
JP5627097B2 (ja) * 2009-10-07 2014-11-19 ルネサスエレクトロニクス株式会社 配線基板
US8528200B2 (en) 2009-12-18 2013-09-10 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8884432B2 (en) * 2011-06-08 2014-11-11 Tessera, Inc. Substrate and assembly thereof with dielectric removal for increased post height

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428930A (zh) * 2001-12-18 2003-07-09 株式会社村田制作所 声表面波装置

Also Published As

Publication number Publication date
KR101296996B1 (ko) 2013-08-14
TW201316851A (zh) 2013-04-16
EP2632237B1 (en) 2019-07-10
KR20130063549A (ko) 2013-06-14
TWI473543B (zh) 2015-02-11
EP2632237A1 (en) 2013-08-28
JPWO2013014838A1 (ja) 2015-02-23
EP2632237A4 (en) 2015-03-18
US20140124242A1 (en) 2014-05-08
CN103229605A (zh) 2013-07-31
JP5415632B2 (ja) 2014-02-12
US9485853B2 (en) 2016-11-01
WO2013014838A1 (ja) 2013-01-31

Similar Documents

Publication Publication Date Title
CN103229605B (zh) 布线基板
CN104206034B (zh) 布线基板
JP5101169B2 (ja) 配線基板とその製造方法
CN100435299C (zh) 布线基板的制备方法
CN103733740B (zh) 布线基板
JP4769056B2 (ja) 配線基板及びその製法方法
CN103733739A (zh) 布线基板
JP6373716B2 (ja) 配線基板及びその製造方法
CN104823275B (zh) 布线基板
JP6210777B2 (ja) バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
KR20100114845A (ko) 기둥 형상의 돌출부를 가지는 배선 기판
CN101290917B (zh) 焊接垫结构
US20130062100A1 (en) Circuit board structure
JP5913055B2 (ja) 配線基板
US9609752B1 (en) Interconnect structure configured to control solder flow and method of manufacturing of same
JP4556536B2 (ja) テープキャリアの製造方法
KR20160117809A (ko) 비아 상에 회로 트레이스를 구비하는 인쇄회로기판 및 그 제조 방법
KR20120049700A (ko) 메탈 포스트를 갖는 기판의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160608