KR20160117809A - 비아 상에 회로 트레이스를 구비하는 인쇄회로기판 및 그 제조 방법 - Google Patents

Abstract

일 실시 예에 따르는 비아 상에 회로 트레이스를 구비하는 인쇄회로기판의 제조 방법에 있어서, 절연층의 상면 및 하면에 구리 포일층이 형성된 기판을 제공한다. 상기 기판의 상면 및 하면으로부터 상기 구리 포일층 및 상기 절연층을 가공하여, 상기 기판을 관통하는 관통 비아홀을 형성한다. 상기 관통 비아홀을 채우는 관통 비아층 및 상기 절연층의 상면 및 하면에 각각 배치되는 제1 및 제2 회로 트레이스를 형성한다. 이때, 상기 관통 비아홀은 상기 절연층의 상면 및 하면으로부터 상기 절연층의 내부로 진행할수록 폭이 좁아지는 단면 프로파일을 가지며, 상기 제1 및 제2 회로 트레이스 중 적어도 하나는 상기 관통 비아층의 적어도 일부분과 접촉하도록 형성된다.

Description

비아 상에 회로 트레이스를 구비하는 인쇄회로기판 및 그 제조 방법{PCB having circuit trace on via and method of manufacturing the same}

본 출원은 인쇄회로기판(PCB)에 관한 것으로, 보다 상세하게는, 비아 상의 회로 트레이스를 구비하는 인쇄회로기판 및 그 제조 방법에 관한 것이다.

전자 기기의 소형화에 따라, 전자 부품이 보다 고기능화되고 보다 더 소형화되고 있다. 디지털 네트워크의 고도화에 의해, 휴대폰이나 휴대용 컴퓨터 등과 같은 휴대 정보 단말 기기가 고성능 및 고기능화되고 있으며, 다양한 기능이 하나의 기기에 융합되어 복합화되고 있다. 이와 같이, 전자 기기가 소형화되고 고기능화됨에 따라 인쇄회로기판에 실장되어야 하는 부품 소자 수가 크게 증가하고 있는 반면에, 인쇄회로기판의 면적은 이에 대응하여 증가하지 못하고 있는 실정이다.

이에 따라, 인쇄회로기판 내에는 상술한 부품 소자와 전기적으로 접속하는 범프 패드의 개수가 증가하고 있으며, 전기 회로의 밀도도 증가하고 있는 추세이다. 또한, 상기 전기 회로 간 상호 간섭을 피하기 위해, 범프 패드 간의 간격, 또는 회로 패턴 간의 간격을 최대한 확보하기 위한 다양한 기술들이 제안되고 있다.

이러한 인쇄회로기판의 제조 기술의 일 예로서, 한국 등록특허공보 1422524(발명의 명칭: 미세피치의 접속부를 구비하는 인쇄회로기판 및 이의 제조 방법)에 개시된 기술이 있다.

본 출원이 해결하고자 하는 과제는 비아를 구비하는 인쇄회로기판을 제조할 때, 인쇄회로기판의 상면 또는 하면 상에서 보다 효율적인 배치를 가지는 회로 트레이스를 형성하는 방법을 제공하는 것이다.

본 출원이 해결하고자 하는 과제는 비아를 구비하는 인쇄회로기판을 제조할 때, 비아홀 내에 도금층을 보다 충실하게 채울 수 있는 구조 및 방법을 제공하는 것이다.

일 측면에 따르는 비아 상에 회로 트레이스를 구비하는 인쇄회로기판의 제조 방법이 제공된다. 상기 인쇄회로기판의 제조 방법에 있어서, 절연층의 상면 및 하면에 구리 포일층이 형성된 기판을 제공한다. 상기 기판의 상면 및 하면으로부터 상기 구리 포일층 및 상기 절연층을 가공하여, 상기 기판을 관통하는 관통 비아홀을 형성한다. 상기 관통 비아홀을 채우는 관통 비아층 및 상기 절연층의 상면 및 하면에 각각 배치되는 제1 및 제2 회로 트레이스를 형성한다. 이때, 상기 관통 비아홀은 상기 절연층의 상면 및 하면으로부터 상기 절연층의 내부로 진행할수록 폭이 좁아지는 단면 프로파일을 가지며, 상기 제1 및 제2 회로 트레이스 중 적어도 하나는 상기 관통 비아층의 적어도 일부분과 접촉하도록 형성된다.

다른 측면에 따르는 비아 상에 회로 트레이스를 구비하는 인쇄회로기판이 제공된다. 상기 인쇄회로기판은 상면과 하면을 구비하고 내부에 관통 비아층을 포함하는 절연층; 상기 절연층의 상기 상면 및 상기 하면 상에 배치되는 제1 및 제2 회로 트레이스; 및 상기 절연층의 상기 상면 및 상기 하면 상에서, 상기 제1 및 제2 회로 트레이스의 적어도 일부분을 노출시키는 솔더레지스트 패턴층을 포함한다. 상기 관통 비아층은 상기 절연층의 상기 상면 및 상기 하면으로부터 상기 절연층의 내부로 진행할수록 폭이 좁아지는 단면 프로파일을 가지며, 상기 제1 및 제2 회로 트레이스 중 적어도 하나는 상기 관통 비아층의 적어도 일부분과 접촉한다.

일 실시 예에 따르면, 관통 비아층의 상부 및 하부 중 적어도 하나 상에 회로 트레이스를 형성할 수 있다. 상기 회로 트레이스의 폭을 상기 관통 비아층의 상부 폭 또는 하부 폭보다 작게 형성함으로써, 상기 회로 트레이스 간의 간격을 보다 확보할 수 있다.

일 실시 예에 따르면, 절연층의 상면과 하면을 함께 가공하여, 일 예로서, 절구통 형태의 단면 프로파일을 가지는 관통 비아홀을 형성할 수 있다. 상기 관통 비아홀은 전기 도금시에 전해 도금액의 유동을 보다 원활하게 유지시킴으로써, 상기 관통 비아홀 내부에 도금층이 보다 충실하게 채워질 수 있도록 할 수 있다.

도 1은 본 출원의 일 실시 예에 있어서 비아 상에 회로 트레이스를 구비하는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 순서도이다.
도 2 내지 도 12는 본 출원의 제1 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다.
도 13 및 도 14는 본 출원의 일 실시 예에 있어서, 관통 비아층 상의 회로 트레이스를 개략적으로 나타내는 평면도이다.
도 15 내지 도 19는 본 출원의 제2 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다.

복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. 또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.

본 명세서에서 사용되는, 기판 또는 칩의 '상면' 또는 '하면'이라는 용어는 관찰자의 시점에서 관측되는 상대적인 개념이다. 따라서, 기판 또는 칩의 측면을 제외한 두 면 중 어느 한 면을 '상면' 또는 '하면'으로 지칭할 수 있으며, 이에 대응하여 나머지 한 면을 '하면' 또는 '상면'으로 지칭할 수 있다. 마찬가지로, 본 명세서에서, '상', '위' 또는 '하', '아래' 라는 개념도 마찬가지로 상대적인 개념으로 사용될 수 있다.

도 1은 본 출원의 일 실시 예에 있어서 비아 상에 회로 트레이스를 구비하는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 순서도이다. 도 1을 참조하면, S110 단계에서, 절연층의 상면 및 하면에 구리 포일층이 형성된 기판을 제공한다. 상기 기판은 일 예로서, 구리 적층 기판(Copper Clad Laminate, CCL) 일 수 있다.

S120 단계에서, 상기 기판의 상면 및 하면으로부터 상기 구리 포일층 및 상기 절연층을 가공하여, 상기 기판을 관통하는 관통 비아홀을 형성한다. 상기 관통 비아홀은 일 예로서, 레이저 가공법 또는 기계 가공법에 의해 수행될 수 있다. 상기 관통 비아홀은 상기 절연층의 상면 및 하면으로부터 상기 절연층의 내부로 진행할수록 폭이 좁아지는 단면 프로파일을 가질 수 있다. 일 예로서, 상기 관통 비아홀은 상기 절연 코어층 내부에서 절구통 형태의 단면 프로파일을 가질 수 있다. 상기 관통 비아홀의 단면 프로파일의 경사도는 후술하는 도금 공정에서, 상기 관통 비아홀 내부에서의 도금층의 채움(filling) 특성을 고려하여 결정될 수 있다.

S130 단계에서, 상기 관통 비아홀을 채우는 관통 비아층을 형성한다. 또한, 상기 절연층의 상면 및 하면에 각각 배치되는 제1 및 제2 회로 트레이스를 형성한다. 일 실시 예에 있어서, 상기 관통 비아홀, 제1 및 제2 회로 트레이스를 형성하는 공정은 화학 도금법 및 전기 도금법을 연속으로 실시하는 도금 공정으로 진행될 수 있다. 이때, 상기 제1 및 제2 회로 트레이스 중 적어도 하나는 상기 관통 비아층의 적어도 일부분과 접촉하도록 형성될 수 있다.

일 실시 예에 있어서, 상기 제1 및 제2 회로 트레이스 중 적어도 하나는 상기 관통 비아층의 상면 또는 하면을 가로지르도록 형성되며, 상기 제1 및 제2 회로 트레이스의 폭은 상기 관통 비아층의 상부 폭 또는 하부 폭보다 좁을 수 있다.

다른 실시 예에 있어서, 상기 제1 및 제2 회로 트레이스 중 적어도 하나는 범프 패드를 포함하며, 상기 범프 패드는 상기 관통 비아층의 상면 또는 하면 상에 배치되고, 상기 범프 패드의 표면적은 상기 관통 비아층의 상부 또는 하부의 표면적보다 작을 수 있다.

이하에서는, 상술한 인쇄회로기판의 제조 방법의 공정 단계를 도면을 이용하여 보다 상세하게 기술한다.

도 2 내지 도 12는 본 출원의 제1 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다. 도 2를 참조하면, 기판(100)을 제공한다. 기판(100)은 절연층(110), 절연층(110)의 상면(110a) 및 하면(110b)에 배치되는 구리 포일층(112)을 구비한다. 기판(100)은 구리 포일층(112) 상에 배치되는 캐리어 포일층(114)을 더 포함할 수 있다. 기판(100)은 일 예로서, 구리 적층 기판(Copper Clad laminate)일 수 있다.

도 3을 참조하면, 기판(100)으로부터 캐리어 포일층(114)을 제거한다. 이어서, 기판(100)을 가공하여 기판(100)의 내부를 관통하는 관통 비아홀(120)을 형성한다. 구체적인 실시 예에 있어서, 기판(100)의 상면 및 하면으로부터 구리 포일층(112) 및 절연층(110)을 가공함으로써, 관통 비아홀(120)을 형성할 수 있다. 상기 가공은 일 예로서, 레이저 가공 또는 기계 가공을 적용할 수 있다. 다른 예로서, 상기 가공은 화학적 식각법에 의해 구리 포일층(112)을 패터닝하고, 이어서, 레이저 가공 또는 기계 가공에 의해 절연층(110)을 가공하는 방법을 적용할 수 있다.

상기 기판(100)의 가공은 기판(100)의 상면 및 하면 방향으로부터 동시에 진행될 수 있다. 그 결과, 관통 비아홀(120)은 절연층(110)의 상면(110a) 및 하면(110b)으로부터 절연층(110)의 내부로 진행할수록 폭이 좁아지는 단면 프로파일을 가질 수 있다. 도 3에 도시되는 바와 같이, 절연층(110)의 상면(110a) 및 하면(110b) 부근에서의 관통 비아홀(120)의 폭(W1, W3)은 절연층(110) 내부의 관통 비아홀(120)의 폭(W2)보다 넓을 수 있다. 관통 비아홀(120)은 절연 코어층(120)의 내부에서 절구통 형태의 단면 프로파일을 가질 수 있다. 이때, 관통 비아홀(120)의 단면 프로파일의 경사도는 후술하는 도금 공정에서, 관통 비아홀(120) 내부에서의 도금층의 채움(filling) 특성을 고려하여 결정될 수 있다.

도 4를 참조하면, 관통 비아홀(120) 내부의 절연층(110) 및 관통 비아홀(120) 외부의 구리 포일층(112) 상에 화학도금층(132)을 형성한다. 상기 화학도금층(132)은 구리층일 수 있다. 이어서, 관통 비아홀(120) 외부의 화학도금층(132) 상에 컨택 패턴을 구비하는 레지스트 패턴층(142)을 형성한다. 레지스트 패턴층(142)은 관통 비아홀(120)의 적어도 일부분을 가리도록 배치될 수 있다. 구체적으로, 도 4에서, 레지스트 패턴층(142)은 관통 비아홀(120)의 상부(120a) 및 하부(120b)를 국부적으로 가리도록 배치될 수 있다.

도 5를 참조하면, 화학도금층(132)을 도금 시드층으로 하는 전기 도금법을 수행하여, 관통 비아홀(120) 및 상기 컨택 패턴을 채우는 전해 도금층(150)을 형성한다. 전해 도금층(150)은 구리층일 수 있다. 도 10을 참조하면, 전기 도금법은 기판(100)을 도금용 전해액 내에 제공하고, 상기 전해액에 외부로부터 전원을 인가하는 과정으로 진행될 수 있다. 이때, 본 실시 예의 관통 비아홀(120)은 기판(100)을 관통하도록 구성됨으로써, 상기 도금용 전해액이 관통 비아홀(120) 내부를 관통하여 용이하게 유동할 수 있다. 도면에서 FL은 도금용 전해액의 유동 방향을 개략적으로 나타내주고 있다. 이와 같이, 전해액의 유동이 원활하게 이루어짐에 따라, 관통 비아홀(120)의 상부(120a), 중부(120c), 하부(120b)에 따른 도금 공정의 편차를 감소시킬 수 있는 장점이 있다.

이에 더하여, 도금 공정 시에 관통 비아홀(120)의 중부(120c)에서의 도금 속도가 상대적으로 떨어지는 현상을 극복하기 위해, 본 실시 예에서는, 관통 비아홀(120)의 단면 프로파일이 절구통의 형태를 가지도록 관통 비아홀(120)을 형성할 수 있다. 이를 통해, 관통 비아홀(120)의 상부(120a), 중부(120c), 하부(120b)에서 균일하게 구리 도금층이 채워질 수 있도록 할 수 있다.

한편, 절구통 형태를 가지는 관통 비아홀(120)의 단면 프로파일의 경사도는 관통 비아홀(120) 내부에서의 도금층의 채움(filling) 특성을 고려하여 결정될 수 있다. 이때, 상기 도금층의 채움 특성은 일 예로서, 관통 비아홀(120)의 폭, 관통 비아홀(120)의 깊이, 상기 도금액의 유동량 및 유동 속도, 외부에서 인가되는 전원의 크기 등에 근거하여 결정될 수 있다.

도 6을 참조하면, 전해 도금층(150)이 형성된 기판(100)으로부터 레지스트 패턴층(142)을 제거한다.

도 7을 참조하면, 전해 도금층(150), 화학 도금층(132) 및 구리 포일층(112)을 균일하게 식각한다. 상기 식각은 마스크 패턴층을 적용하지 않는 화학적 식각법에 의해, 기판(100) 전면에 걸쳐 진행될 수 있다. 상기 식각은 절연 코어층(110) 상면 및 하면 상에서, 서로 물리적으로 분리되는 회로 패턴층이 형성될 때까지 진행될 수 있다. 상기 식각 결과, 절연층(110) 내부에서 관통 비아홀(120)을 채우는 관통 비아층(162)이 형성될 수 있다. 또한, 절연층(110)의 상면(110a) 및 하면(110b)에 제1 및 제2 회로 트레이스(164, 166)가 각각 형성될 수 있다.

도 7을 참조하면, 관통 비아층(162) 상면 및 하면에는 제1 및 제2 회로 트레이스(164, 166)의 일부분이 관통 비아층(1620을 직접 접촉한 상태로 형성될 수 있다. 이때, 관통 비아층(162) 상에서 형성되는 제1 및 제2 회로 트레이스(164, 166)의 폭은 관통 비아층(162)의 상부 및 하부의 폭보다 좁을 수 있다. 일반적으로, 인쇄회로기판 공정에서, 비아층은 외부로 노출되지 않도록 회로패턴층에 의해 덮이도록 형성되지만, 본 실시 예에서는, 제1 및 제2 회로 트레이스(164, 166), 및 관통 비아층(162)이 함께 외부에 노출되도록 형성될 수 있다.

도 8을 참조하면, 제1 및 제2 회로 트레이스(164, 166)를 선택적으로 노출시키는 제1 및 제2 솔더레지스트 패턴층(172, 174)을 절연층(110)의 상면(110a) 및 하면(110b) 상에 형성한다. 이때, 제1 및 제2 회로 트레이스(164, 166) 중 제1 및 제2 솔더레지스트 패턴층(172, 174)에 의해 노출되는 부분은 외부 접속을 위한 패드로서 기능할 수 있다. 일 예로서, 절연층(110)의 상면(110a) 상에 형성되는 패드(164a)는 칩과의 접속을 위한 범프 패드로서 기능할 수 있다. 다른 예로서, 절연층(110)의 하면(110b) 상에 형성되는 패드(166a)는 다른 인쇄회로기판 또는 반도체 패키지와 같은 외부 시스템과의 접속을 위한 접속 패드로서 기능할 수 있다.

상술한 과정을 통해, 본 출원의 실시 예에 따르는 비아 상에 회로 트레이스를 구비하는 인쇄회로기판을 제조할 수 있다. 도 9에 도시되는 바와 같이, 절연 코어층(110)의 상부에는 칩(20)이 실장될 수 있으며, 칩(20) 상에 배치되는 접속 패드(미도시)는 범프 패드(164a)와 범프(210)에 의해 접합될 수 있다. 이에 의해, 상기 인쇄회로기판과 칩(20) 사이에 전기적 신호가 교환될 수 있다.

몇몇 다른 실시 예들에 있어서, 도 4 내지 도 6의 도금 공정은 도 11 및 도 12에 도시되는 공정으로 대체될 수 있다. 즉, 도 3에서, 기판(100)을 가공하여 관통 비아홀(120)을 형성한 후에, 도 11에서, 관통 비아홀(120) 내부의 절연층(110) 및 관통 비아홀(120) 외부의 구리 포일층(112) 상에 화학도금층(132)을 형성한다. 이어서, 화학도금층(132)을 도금 시드층으로 하는 전기 도금법을 수행하여, 관통 비아홀(120)의 내부을 채우고 또한 관통 비아홀(120) 외부의 화학도금층(132) 상에 적층되는 전해 도금층(350)을 형성한다. 이어서, 전해 도금층(350) 상에 레지스트 패턴층(미도시)을 형성한다. 한편, 상기 레지스트 패턴층을 형성하기 전에, 전해 도금층(350)의 두께를 감소시키는 식각 공정이 추가로 진행될 수도 있다. 이어서, 상기 레지스트 패턴층을 이용하여 전해 도금층(350)을 선택적으로 식각함으로써, 도 12에 도시되는 관통 비아층(162), 제1 및 제2 회로 트레이스(164, 166)을 형성할 수 있다.

상술한 바와 같이, 본 출원의 일 실시 예에 따르는 제조 방법에 의하면, 관통 비아층의 상부 및 하부 중 적어도 하나 상에 회로 트레이스를 형성할 수 있다. 상기 회로 트레이스의 폭을 상기 관통 비아층의 상부 폭 또는 하부 폭보다 작게 형성함으로써, 상기 회로 트레이스 간의 간격을 보다 확보할 수 있다.

또한, 절연층의 상면과 하면을 동시에 가공하여, 절구통 형태의 단면 프로파일을 가지는 관통 비아홀을 형성할 수 있다. 상기 관통 비아홀은 전기 도금시에 전해 도금액의 유동을 보다 원활하게 유지시킴으로써, 상기 관통 비아홀 내부에 도금층이 보다 충실하게 채워질 수 있다.

이하에서는 도 8을 참조하여, 본 출원의 일 실시 예에 따르는 비아 상에 회로 트레이스를 구비하는 인쇄회로기판을 구체적으로 설명하도록 한다.

도 8을 참조하면, 인쇄회로기판은 관통 비아층(162)을 구비하는 절연층(110), 절연층(110)의 상면(110a) 및 하면(110b)에 배치되는 제1 및 제2 회로 트레이스(164, 166), 및 제1 및 제2 회로 트레이스(164, 166)의 적어도 일부분을 노출시키는 솔더레지스트 패턴층(172, 174)을 포함한다. 이때, 제1 및 제2 회로 트레이스(164, 166) 중 적어도 하나는 관통 비아층(162)의 적어도 일부분과 접촉할 수 있다.

관통 비아층(162)은 절연층의 상기 상면 및 상기 하면으로부터 상기 절연층의 내부로 진행할수록 폭이 좁아지는 단면 프로파일을 가질 수 있다. 일 예로서, 관통 비아층(162)은 절구통 형태의 단면 프로파일을 구비할 수 있다.

도 13 및 도 14는 본 출원의 일 실시 예에 있어서, 관통 비아층 상의 회로 트레이스를 개략적으로 나타내는 평면도이다. 일 예로서, 도 13 및 도 14는 도 8에 도시되는 인쇄회로기판에서 절연층(110)의 상면(110a) 또는 하면(110b) 상에서 관찰되는 제1 회로 트레이스(164) 또는 제2 회로 트레이스(166)의 형상일 수 있다.

도 13을 참조하면, 제1 회로 트레이스(164) 중 적어도 일부분은, 제1 회로 트레이스(164)의 나머지 부분과 격리되는 범프 패드(164a1, 164a2, 164a3)를 포함할 수 있다. 이때, 범프 패드(164a1, 164a2, 164a3)는 관통 비아층(162)을 통해서 제2 회로 트레이스(166)와 연결될 수 있다.

마찬가지로, 도시되지는 않았지만, 제2 회로 트레이스(166) 중 적어도 일부분도, 제2 회로 트레이스(166)의 나머지 부분과 격리되는 범프 패드(166a)를 포함할 수 있다. 이때, 범프 패드(166a)는 관통 비아층(162)을 통해서 제1 회로 트레이스(164)와 연결될 수 있다.

도 13의 (a) 내지 (c)를 참조하면, 범프 패드(164a1, 164a2, 164a3)는 평면도 상에서 관통 비아층(162)의 내부 영역에 배치될 수 있다. 범프 패드(164a1, 164a2, 164a3))의 표면적은 관통 비아층(162)의 표면적보다 작을 수 있다. 도 13의 (a)에서, 범프 패드(164a1)는 원형의 형태를 가질 수 있으며, 도 13의 (b)에서, 범프 패드(164a2)는 타원형의 형태를 가질 수 있으며, 도 13의 (c)에서, 범프 패드(164a3)는 사각형의 형태를 가질 수 있다.

도 14를 참조하면, 제1 및 제2 회로 트레이스(164, 166) 중 적어도 하나는 관통 비아층(162)의 상면 또는 하면을 가로지르도록 형성될 수 있다. 이때, 제1 및 제2 회로 트레이스(164, 166)의 폭은 관통 비아층(162)의 상부 폭 또는 하부 폭보다 좁을 수 있다.

구체적으로, 도 14의 (a)에서, 범프 패드(164a4)는 제1 회로 트레이스(164)로부터 관통 비아층(162)의 상면 또는 하면 상으로 연장되어 형성될 수 있다. 이때, 범프 패드(164a4)는 평면도 상에서 관통 비아층(162)의 내부 영역에 배치될 수 있다. 범프 패드(164a4)의 표면적은 관통 비아층(162)의 상부의 표면적보다 작을 수 있다.

도 14의 (b)에서, 범프 패드(164a5)는 관통 비아층(162)를 가로지르는 제1 회로 트레이스(164)의 일부분일 수 있다. 범프 패드(164a5)는 관통 비아층(162)의 상면 또는 하면 상에 배치되고, 상기 범프 패드(164a5)의 표면적은 관통 비아층(162)의 상부 또는 하부의 표면적보다 작을 수 있다.

도 14의 (c)에서, 제1 회로 트레이스(164)는 균일한 폭을 가지며, 관통 비아층(162)를 가로지르도록 배치될 수 있다.

도시되지는 않았지만, 제2 회로 트레이스(166)의 경우에도, 제1 회로 트레이스(164)와 실질적으로 동일한 형태의 구성을 가질 수 있다. 즉, 제2 회로 트레이스(166)는 도 13의 (a) 내지 (c) 및 도 14의 (a) 내지 (c)에 도시되는 범프 패드(164a1,164a2,164a3, 164a4, 164a5, 164a6)와 실질적으로 동일한 구성의 범프 패드를 구비할 수 있다.

도 13 및 도 14에서와 같이, 본 출원의 실시 예에 따르는 인쇄회로기판에서, 관통 비아층(162)는 제1 또는 제2 회로 트레이스(164, 166)와 함께 외부로 노출될 수 있다. 이것은 제1 또는 제2 회로 트레이스(164, 166)의 선폭을 관통 비아층(162)의 상부 또는 하부 폭보다 좁게 형성함으로써, 구현될 수 있다. 이에 따라, 절연 코어층(110)의 상면(110a) 상에서 제1 회로 트레이스(164)는 상호간의 간격을 보다 크게 유지할 수 있으며, 절연 코어층(110)의 하면 상에서 제2 회로 트레이스(166)는 상호간의 간격을 보다 크게 유지할 수 있다.

도 15 내지 도 19는 본 출원의 제2 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다. 먼저, 도 2에 도시되는 기판(100)을 준비한다. 이어서, 도 3과 관련하여 상술한 관통 비아홀(120)의 형성 공정과 실질적으로 동일한 공정을 수행하여, 도 15에 도시되는 바와 같이, 절연층(110) 내에 관통 비아홀(120)을 형성한다.

도 16을 참조하면, 관통 비아홀(120) 내부의 절연층(110) 및 관통 비아홀(120) 외부의 구리 포일층(112) 상에 화학도금층(132)을 형성한다. 상기 화학도금층(132)은 구리층일 수 있다. 이어서, 관통 비아홀(120) 외부의 화학도금층(132) 상에 컨택 패턴을 구비하는 레지스트 패턴층(1142, 1143)을 형성한다. 레지스트 패턴층(142)은 관통 비아홀(120)의 적어도 일부분을 가리도록 배치될 수 있다.

본 실시 예에서, 레지스트 패턴층(142)은 관통 비아홀(120)의 상부(120a) 만을 국부적으로 가리도록 배치될 수 있다. 이어서, 도 5 및 도 6과 관련하여 상술한 전해 도금 공정, 레지스트 패턴층(142)의 제거 공정, 및 구리층의 식각 공정과 실질적으로 동일한 공정을 진행한다. 그 결과 도 17에 도시되는 바와 같이, 절연층(110) 내부의 관통 비아홀(120)을 채우는 관통 비아층(162)을 형성할 수 있다. 또한, 절연층(110)의 상면(110a) 및 하면(110b)에 제1 및 제2 회로 트레이스(1164, 1166)를 각각 형성할 수 있다.

도 18을 참조하면, 제1 및 제2 회로 트레이스(1164, 1166)를 선택적으로 노출시키는 제1 및 제2 솔더 레지스트 패턴층(1172, 1174)을 절연층(110)의 상면(110a) 및 하면(110b) 상에 형성한다. 이때, 제1 및 제2 회로 트레이스(1164, 1166) 중 제1 및 제2 솔더 레지스트 패턴층(1172, 1174)에 의해 노출되는 부분은 외부 접속을 위한 패드로서 기능할 수 있다. 일 예로서, 절연층(110)의 상면(110a) 상에 형성되는 패드(1164a)는 칩과의 접속을 위한 범프 패드로서 기능할 수 있다. 다른 예로서, 절연층(110)의 하면(110b) 상에 형성되는 패드(1166a)는 다른 인쇄회로기판 또는 반도체 패키지와 같은 외부 시스템과의 접속을 위한 접속 패드로서 기능할 수 있다.

본 실시 예에서는, 절연층(110)의 하면(110b) 상에 형성되는 패드(1166a)가 관통 비아층(162)의 하부를 전부 가릴 수 있다. 즉, 패드(1166a)의 표면적은 관통 비아층(162)의 하부 표면적보다 넓을 수 있다.

도 19를 참조하면, 절연 코어층(110)의 상부에 칩(20)이 실장될 수 있다. 칩(20) 상에 배치되는 접속 패드(미도시)는 범프 패드(1164a)와 범프(210)에 의한 접합될 수 있다. 이에 의해, 인쇄회로기판과 칩(20) 사이에 전기적 신호가 교환될 수 있다.

몇몇 다른 실시 예들에 있어서, 도 16 및 도 17의 도금 공정은 도 11 및 도 12에 도시되는 공정으로 대체될 수 있다. 즉, 화학도금층(132)을 형성한 후에, 전기 도금법에 의한 전해 도금층을 이어서 형성한다. 그 후에, 레지스트 패턴층을 이용하여 상기 전해 도금층을 패터닝함으로써, 도 17에 도시되는 관통 비아층(162), 제1 및 제2 회로 트레이스(1164, 1166)을 형성할 수도 있다.

상술한 과정을 통해, 본 출원의 제2 실시 예에 의하여 비아 상에 회로 트레이스를 구비하는 인쇄회로기판을 제조할 수 있다.

이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 기판, 110: 절연층,
112: 구리 포일층, 120: 관통 비아홀,
132: 화학도금층, 142, 144, 1142, 1144: 레지스트 패턴층,
150 350: 전해도금층, 162: 관통 비아층,
164, 1164: 제1 회로 트레이스, 166, 1166: 제2 회로 트레이스,
164a, 164a1, 164a2, 164a3, 164a4, 164a5: 범프 패드, 166a: 접속 패드,
172, 1172: 제1 솔더레지스트 패턴층,
174, 1174: 제2 솔더레지스트 패턴층,
20: 칩, 210: 범프.

Claims (18)

1. (a) 절연층의 상면 및 하면에 구리 포일층이 형성된 기판을 제공하는 단계;
   (b) 상기 기판의 상면 및 하면으로부터 상기 구리 포일층 및 상기 절연층을 가공하여, 상기 기판을 관통하는 관통 비아홀을 형성하는 단계;
   (c) 상기 관통 비아홀을 채우는 관통 비아층 및 상기 절연층의 상면 및 하면에 각각 배치되는 제1 및 제2 회로 트레이스를 형성하는 단계를 포함하되,
   상기 관통 비아홀은 상기 절연층의 상면 및 하면으로부터 상기 절연층의 내부로 진행할수록 폭이 좁아지는 단면 프로파일을 가지며,
   상기 제1 및 제2 회로 트레이스 중 적어도 하나는 상기 관통 비아층의 적어도 일부분과 접촉하도록 형성되는
   비아 상에 회로 트레이스를 구비하는 인쇄회로기판의 제조 방법.
   
2. 제1 항에 있어서,
   상기 관통 비아홀은 상기 절연 코어층 내부에서 절구통 형태의 단면 프로파일을 가지는
   비아 상에 회로 트레이스를 구비하는 인쇄회로기판의 제조 방법.
   
3. 제1 항에 있어서,
   상기 관통 비아홀의 단면 프로파일의 경사도는
   상기 관통 비아홀 내부에서의 도금층의 채움(filling) 특성을 고려하여 결정되는
   비아 상에 회로 트레이스를 구비하는 인쇄회로기판의 제조 방법.
   
4. 제1 항에 있어서,
   상기 제1 및 제2 회로 트레이스 중 적어도 하나는 상기 관통 비아층의 상면 또는 하면을 가로지르도록 형성되며,
   상기 제1 및 제2 회로 트레이스의 폭은 상기 관통 비아층의 상부 폭 또는 하부 폭보다 좁은
   비아 상에 회로 트레이스를 구비하는 인쇄회로기판의 제조 방법.
   
5. 제4 항에 있어서,
   상기 제1 및 제2 회로 트레이스 중 적어도 하나는 범프 패드를 포함하며,
   상기 범프 패드는 상기 관통 비아층의 상면 또는 하면 상에 배치되고,
   상기 범프 패드의 표면적은 상기 관통 비아층의 상부 또는 하부의 표면적보다 작은
   비아 상에 회로 트레이스를 구비하는 인쇄회로기판의 제조 방법.
   
6. 제1 항에 있어서,
   상기 제1 및 제2 회로 트레이스 중 적어도 하나는 범프 패드를 포함하며,
   상기 범프 패드는 상기 제1 및 제2 회로 트레이스 중 적어도 하나로부터 상기 관통 비아층의 상면 또는 하면 상으로 연장되어 형성되며,
   상기 범프 패드의 표면적은 상기 관통 비아층의 상부 또는 하부의 표면적보다 작은
   비아 상에 회로 트레이스를 구비하는 인쇄회로기판의 제조 방법.
   
7. 제1 항에 있어서,
   상기 제1 회로 트레이스 중 적어도 일부분은, 상기 제1 회로 트레이스의 나머지 부분과 격리되는 범프 패드를 포함하며,
   상기 범프 패드는 상기 관통 비아층을 통해서 상기 제2 회로 트레이스와 연결되는
   비아 상에 회로 트레이스를 구비하는 인쇄회로기판의 제조 방법.
   
8. 제1 항에 있어서,
   (b) 단계는
   레이저 가공법 또는 기계적 가공법을 적용하여, 상기 기판의 상면 및 하면으로부터 동시에 진행되는
   비아 상에 회로 트레이스를 구비하는 인쇄회로기판의 제조 방법.
   
9. 제1 항에 있어서,
   (c) 단계는
   전해액을 사용하는 전기 도금법을 수행하는 단계를 포함하되,
   상기 전기 도금법을 수행함에 있어서, 상기 전해액이 상기 관통 비아홀을 통하여 상기 기판을 관통하여 유동하도록 하는
   비아 상에 회로 트레이스를 구비하는 인쇄회로기판의 제조 방법.
   
10. 제1 항에 있어서,
    (c) 단계는
    (c1) 상기 관통 비아홀 내부의 상기 절연층 및 상기 관통 비아홀 외부의 상기 구리 포일층 상에 화학도금층을 형성하는 단계;
    (c2) 상기 관통 비아홀 외부의 화학도금층 상에 컨택 패턴을 구비하는 레지스트 패턴층을 형성하는 단계; 및
    (c3) 상기 화학도금층을 도금 시드층으로 하는 전기 도금법을 수행하여, 상기 관통 비아홀 및 상기 컨택 패턴을 채우는 전해 도금층을 형성하는 단계를 포함하되,
    상기 레지스트 패턴층은 상기 관통 비아홀의 적어도 일부분을 가리도록 배치되는
    비아 상에 회로 트레이스를 구비하는 인쇄회로기판의 제조 방법.
    
11. 제1 항에 있어서,
    (c) 단계는
    (c1) 상기 관통 비아홀 내부의 상기 절연층 및 상기 관통 비아홀 외부의 상기 구리 포일층 상에 화학도금층을 형성하는 단계;
    (c2) 상기 화학도금층을 도금 시드층으로 하는 전기 도금법을 수행하여, 상기 관통 비아홀의 내부을 채우고 또한 상기 관통 비아홀 외부의 상기 화학도금층 상에 적층되는 전해 도금층을 형성하는 단계; 및
    (c3) 상기 전해 도금층 상에 레지스트 패턴층을 형성하는 단계; 및
    (c4) 상기 레지스트 패턴층을 이용하여 상기 전해 도금층을 선택적으로 식각하는 단계를 포함하는
    비아 상에 회로 트레이스를 구비하는 인쇄회로기판의 제조 방법.
    
12. 제1 항에 있어서,
    (d) 상기 제1 및 제2 회로 트레이스를 선택적으로 노출시키는 제1 및 제2 솔더레지스트 패턴층을 상기 절연층의 상기 상면 및 상기 하면 상에 형성하는 단계를 더 포함하되,
    상기 제1 및 제2 솔더 레지스트 패턴층 중 적어도 일부분은 상기 관통 비아층과 상기 제1 회로 트레이스를 동시에 노출시키거나 또는 상기 관통 비아층과 상기 제2 회로 트레이스를 동시에 노출시키는
    비아 상에 회로 트레이스를 구비하는 인쇄회로기판의 제조 방법.
    
13. 상면과 하면을 구비하고 내부에 관통 비아층을 포함하는 절연층;
    상기 절연층의 상기 상면 및 상기 하면 상에 배치되는 제1 및 제2 회로 트레이스; 및
    상기 절연층의 상기 상면 및 상기 하면 상에서, 상기 제1 및 제2 회로 트레이스의 적어도 일부분을 노출시키는 솔더레지스트 패턴층을 포함하되,
    상기 관통 비아층은 상기 절연층의 상기 상면 및 상기 하면으로부터 상기 절연층의 내부로 진행할수록 폭이 좁아지는 단면 프로파일을 가지며,
    상기 제1 및 제2 회로 트레이스 중 적어도 하나는 상기 관통 비아층의 적어도 일부분과 접촉하는
    비아 상에 회로 트레이스를 구비하는 인쇄회로기판.
    
14. 제13 항에 있어서,
    상기 관통 비아층은 절구통 형태의 단면 프로파일을 구비하는
    비아 상에 회로 트레이스를 구비하는 인쇄회로기판.
    
15. 제13 항에 있어서,
    상기 제1 및 제2 회로 트레이스 중 적어도 하나는 상기 관통 비아층의 상면 또는 하면을 가로지르도록 배치되며,
    상기 제1 및 제2 회로 트레이스의 폭은 상기 관통 비아층의 상부 폭 또는 하부 폭보다 좁은
    비아 상에 회로 트레이스를 구비하는 인쇄회로기판.
    
16. 제13 항에 있어서,
    상기 제1 및 제2 회로 트레이스 중 적어도 하나는 범프 패드를 포함하며,
    상기 범프 패드는 상기 관통 비아층의 상면 또는 하면 상에 배치되고,
    상기 범프 패드의 표면적은 상기 관통 비아층의 상부 또는 하부의 표면적보다 작은
    비아 상에 회로 트레이스를 구비하는 인쇄회로기판.
    
17. 제13 항에 있어서,
    상기 제1 및 제2 회로 트레이스 중 적어도 하나는 범프 패드를 포함하며,
    상기 범프 패드는 상기 제1 및 제2 회로 트레이스 중 적어도 하나로부터 상기 관통 비아층의 상면 또는 하면 상으로 연장되어 형성되며,
    상기 범프 패드의 표면적은 상기 관통 비아층의 상부 또는 하부의 표면적보다 작은
    비아 상에 회로 트레이스를 구비하는 인쇄회로기판.
    
18. 제13 항에 있어서,
    상기 제1 회로 트레이스 중 적어도 일부분은, 상기 제1 회로 트레이스의 나머지 부분과 격리되는 범프 패드를 포함하며,
    상기 범프 패드는 상기 관통 비아층을 통해서 상기 제2 회로 트레이스와 연결되는
    비아 상에 회로 트레이스를 구비하는 인쇄회로기판.

Images