JP2010103435A - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2010103435A JP2010103435A JP2008275888A JP2008275888A JP2010103435A JP 2010103435 A JP2010103435 A JP 2010103435A JP 2008275888 A JP2008275888 A JP 2008275888A JP 2008275888 A JP2008275888 A JP 2008275888A JP 2010103435 A JP2010103435 A JP 2010103435A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- wiring layer
- land
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09545—Plated through-holes or blind vias without lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0542—Continuous temporary metal layer over metal pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】第1配線層20と、その上に形成された絶縁層30と、絶縁層30の厚み方向に貫通して充填され、第1配線層20の接続部に接続されたビア導体VCと、絶縁層30の上に形成され、接続部がビア導体VCに接続された第2配線層22とを含み、第1配線層20及び第2配線層22のうち、いずれか一方の配線層の接続部がビア導体VCの径より大きな径のランドL1となって形成され、他方の配線層の接続部がビア導体VCと同一径又はそれより小さい径のランドレス配線部WXとなって形成されている。
【選択図】図8
Description
本実施形態の配線基板の製造方法を説明する前に、本発明に関連する関連技術の問題点について説明する。図1及び図2は関連技術の配線基板の製造方法を示す断面図である。
図4には、配線層にランドを設ける場合の設計ルールの一例が示されている。図4に示すように、ビアホールVHの径D1が50μm、ビアホールVHのピッチPが225μm、ランドLの径D2が100μmの場合について説明する。この場合、ランドL間の幅WAは、ビアホールVHのピッチP(225μm)−ランドLの半径×2(100μm)=125μmとなる。
図5〜図7は本発明の第1実施形態の配線基板の製造方法を示す断面図である。第1実施形態の配線基板の製造方法では、まず、図5(a)に示すようなベース配線板10を用意する。ベース配線板10では、コア基板12にスルーホールTHが設けられており、スルーホールTHの内壁にはスルーホールめっき層14が形成されている。スルーホールTHの孔には樹脂16が充填されている。
図10〜図12は本発明の第2実施形態の配線基板の製造方法を示す断面図である。前述した第1実施形態では、図6(a)の工程で、めっきレジスト35の開口部35aをビアホールVHと同一径に設定する必要があるので、使用する露光装置の性能によっては位置ずれが問題になるおそれがある。許容範囲を超えて位置ずれが発生すると、ランドレス配線部WXを形成する際に、ビアホールVHに孔が残存してしまうことがある。
図13〜図16は本発明の3実施形態の配線基板の製造方法を示す断面図である。前述した第1、第2実施形態では、ビアホール(ビア導体)に接続される第1配線層及び第2配線層の接続部のうち、下側の第1配線層の接続部をランドとし、上側の第2配線層の接続部をランドレス配線部としている。
Claims (10)
- 第1配線層と、
前記第1配線層の上に形成された絶縁層と、
前記絶縁層の厚み方向に貫通して充填され、前記第1配線層の接続部に接続されたビア導体と、
前記絶縁層の上に形成され、接続部が前記ビア導体に接続された第2配線層とを有し、
前記第1配線層及び前記第2配線層のうち、一方の前記配線層の接続部が前記ビア導体の径より大きな径のランドとなって形成され、他方の前記配線層の接続部が前記ビア導体と同一径又はそれより小さい径のランドレス配線部となって形成されていることを特徴とする配線基板。 - 前記第1配線層の接続部が前記ランドとなって形成され、前記第2配線層の接続部が前記ランドレス配線部となって形成されており、
前記第2配線層は、上側配線層と層間接続するための、前記ビア導体より大きな径のランドを前記絶縁層の上にさらに備えていることを特徴とする請求項1に記載の配線基板。 - 前記第1配線層の接続部が前記ビア導体と同一径の前記ランドレス配線部となって形成され、前記第2配線層の接続部が前記ランドとなって形成されており、
前記第2配線層は、上側配線層と層間接続するための、前記ビア導体と同一径又はそれより小さい径の接続部を前記絶縁層の上にさらに備えていることを特徴とする請求項1に記載の配線基板。 - ランドを備えた第1配線層の上に絶縁層を形成する工程と、
前記絶縁層をレーザで加工することにより、前記ランドより小さい径を有して前記ランドに到達するビアホールを形成する工程と、
前記ビアホールを充填するビア導体の上に配置されて前記ビアホールと同一径のランドレス配線部を備えた第2配線層を前記絶縁層の上に形成する工程とを有することを特徴とする配線基板の製造方法。 - 前記2配線層を形成する工程は、
前記ビアホールを形成する工程の後に、
前記絶縁層の上及び前記ビアホール内にシード層を形成する工程と、
前記第2配線層が配置される部分に開口部が設けられためっきレジストを形成する工程と、
前記シード層をめっき給電経路に利用する電解めっきにより、前記ビアホール内から前記めっきレジストの開口部に金属めっき層を形成する工程と、
前記めっきレジストを除去する工程と、
前記シード層をエッチングする工程とを含むことを特徴とする請求項4に記載の配線基板の製造方法。 - 第1配線層のランドの上に、前記ランドより小さい径の金属ポストを立設する工程と、
前記金属ポストを埋め込む絶縁層を形成する工程と、
前記絶縁層を削ることにより、前記金属ポストの上面を露出させると共に、前記金属ポストの側方に前記絶縁層を残す工程と、
前記金属ポストの上に配置されてそれと同一径又はそれより小さい径のランドレス配線部を備えた第2配線層を前記絶縁層の上に形成する工程とを有することを特徴とする配線基板の製造方法。 - 前記第2配線層を形成する工程において、前記第2配線層は、上側配線層と層間接続するための、前記ビア導体より大きな径のランドを前記絶縁層の上にさらに備えて形成されることを特徴とする請求項4乃至6のいずれか一項に記載の配線基板の製造方法。
- 第1配線層の接続部の上に、前記接続部と同一径又はそれより大きな径の金属ポストを立設する工程と、
前記金属ポストを埋め込む絶縁層を形成する工程と、
前記絶縁層を削ることにより、前記金属ポストの上面を露出させると共に、前記金属ポストの側方に前記絶縁層を残す工程と、
前記金属ポストの上に配置されてそれより大きな径のランドを備えた第2配線層を前記絶縁層の上に形成する工程とを有することを特徴とする配線基板の製造方法。 - 前記金属ポストを立設する工程は、
前記第1配線層及び前記絶縁層の上にシード層を形成する工程と、
前記金属ポストが配置される部分に開口部が設けられためっきレジストを前記シード層の上に形成する工程と、
前記シード層をめっき給電経路に利用する電解めっきにより、前記めっきレジストの開口部に金属めっき層を形成する工程と、
前記めっきレジストを除去する工程と、
前記シード層をエッチングすることにより前記金属ポストを得る工程とを含むことを特徴とする請求項6又は8に記載の配線基板の製造方法。 - 前記第2配線層を形成する工程において、前記第2配線層は、上側配線層と層間接続するための、前記ビア導体と同一径又はそれより小さい径の接続部を前記絶縁層の上にさらに備えて形成されることを特徴とする請求項8に記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008275888A JP2010103435A (ja) | 2008-10-27 | 2008-10-27 | 配線基板及びその製造方法 |
US12/606,538 US20100101851A1 (en) | 2008-10-27 | 2009-10-27 | Wiring substrate and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008275888A JP2010103435A (ja) | 2008-10-27 | 2008-10-27 | 配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010103435A true JP2010103435A (ja) | 2010-05-06 |
JP2010103435A5 JP2010103435A5 (ja) | 2011-09-15 |
Family
ID=42116410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008275888A Pending JP2010103435A (ja) | 2008-10-27 | 2008-10-27 | 配線基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100101851A1 (ja) |
JP (1) | JP2010103435A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012104774A (ja) * | 2010-11-15 | 2012-05-31 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及び配線基板の製造方法 |
JP2013514668A (ja) * | 2009-12-18 | 2013-04-25 | エーティーアイ・テクノロジーズ・ユーエルシー | ビアトレース接続を伴う回路板及びその製造方法 |
WO2024128056A1 (ja) * | 2022-12-15 | 2024-06-20 | 日東電工株式会社 | 配線回路基板および配線回路基板の製造方法 |
US12022613B2 (en) | 2021-07-29 | 2024-06-25 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101255892B1 (ko) * | 2010-10-22 | 2013-04-17 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
WO2015173347A1 (de) * | 2014-05-14 | 2015-11-19 | At & S Austria Technologie & Systemtechnik Aktiengesellschaft | Leiterzug mit verbreiterungsfreiem übergang zwischen leiterbahn und kontaktstruktur |
CN113286413A (zh) * | 2021-04-01 | 2021-08-20 | 珠海精路电子有限公司 | 散热电路板及其制造工艺 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS582091A (ja) * | 1981-06-26 | 1983-01-07 | 沖電気工業株式会社 | 印刷配線基板 |
JPH11307931A (ja) * | 1998-04-17 | 1999-11-05 | Mitsubishi Electric Corp | 多層プリント基板の製造方法 |
JP2001127437A (ja) * | 1999-10-26 | 2001-05-11 | Hitachi Aic Inc | プリント配線板及びその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6195883B1 (en) * | 1998-03-25 | 2001-03-06 | International Business Machines Corporation | Full additive process with filled plated through holes |
US5976286A (en) * | 1997-10-14 | 1999-11-02 | International Business Machines Corporation | Multi-density ceramic structure and process thereof |
TW530377B (en) * | 2002-05-28 | 2003-05-01 | Via Tech Inc | Structure of laminated substrate with high integration and method of production thereof |
US7084509B2 (en) * | 2002-10-03 | 2006-08-01 | International Business Machines Corporation | Electronic package with filled blinds vias |
JP2004273575A (ja) * | 2003-03-05 | 2004-09-30 | Sony Corp | 多層プリント配線基板及びその製造方法 |
JP2004311870A (ja) * | 2003-04-10 | 2004-11-04 | Mitsubishi Electric Corp | 多層プリント配線板 |
EP1622435A1 (en) * | 2004-07-28 | 2006-02-01 | ATOTECH Deutschland GmbH | Method of manufacturing an electronic circuit assembly using direct write techniques |
JP2006344671A (ja) * | 2005-06-07 | 2006-12-21 | Fujitsu Ltd | 多層回路基板及びその製造方法 |
KR100688701B1 (ko) * | 2005-12-14 | 2007-03-02 | 삼성전기주식회사 | 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법 |
WO2009101904A1 (ja) * | 2008-02-14 | 2009-08-20 | Nec Corporation | 半導体装置及びその製造方法 |
KR100990618B1 (ko) * | 2008-04-15 | 2010-10-29 | 삼성전기주식회사 | 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법 |
-
2008
- 2008-10-27 JP JP2008275888A patent/JP2010103435A/ja active Pending
-
2009
- 2009-10-27 US US12/606,538 patent/US20100101851A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS582091A (ja) * | 1981-06-26 | 1983-01-07 | 沖電気工業株式会社 | 印刷配線基板 |
JPH11307931A (ja) * | 1998-04-17 | 1999-11-05 | Mitsubishi Electric Corp | 多層プリント基板の製造方法 |
JP2001127437A (ja) * | 1999-10-26 | 2001-05-11 | Hitachi Aic Inc | プリント配線板及びその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013514668A (ja) * | 2009-12-18 | 2013-04-25 | エーティーアイ・テクノロジーズ・ユーエルシー | ビアトレース接続を伴う回路板及びその製造方法 |
JP2012104774A (ja) * | 2010-11-15 | 2012-05-31 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及び配線基板の製造方法 |
US9741647B2 (en) | 2010-11-15 | 2017-08-22 | Shinko Electric Industries Co., Ltd. | Wiring substrate, semiconductor device, and method of manufacturing wiring substrate |
US12022613B2 (en) | 2021-07-29 | 2024-06-25 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
WO2024128056A1 (ja) * | 2022-12-15 | 2024-06-20 | 日東電工株式会社 | 配線回路基板および配線回路基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20100101851A1 (en) | 2010-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8227711B2 (en) | Coreless packaging substrate and method for fabricating the same | |
TWI446847B (zh) | 佈線板,其製造方法及半導體封裝 | |
JP6373574B2 (ja) | 回路基板及びその製造方法 | |
US20090121351A1 (en) | Process for forming a bump structure and bump structure | |
KR20160070588A (ko) | 임베디드 인쇄회로기판 및 그 제조 방법 | |
JP2010103435A (ja) | 配線基板及びその製造方法 | |
KR20170037331A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2008282842A (ja) | 配線基板及びその製造方法 | |
KR102134933B1 (ko) | 배선 기판 및 배선 기판의 제조 방법 | |
US20150144384A1 (en) | Packaging substrate and fabrication method thereof | |
KR20150102504A (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
TW201519714A (zh) | 印刷電路板及其製造方法 | |
KR20150064976A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2015149325A (ja) | 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法 | |
KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
WO2014045491A1 (ja) | 配線基板及びその製造方法 | |
KR102466204B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조방법 | |
TWI678952B (zh) | 線路板結構及其製作方法 | |
JP5407470B2 (ja) | 多層回路基板の製造方法 | |
JP2020088005A (ja) | 配線基板及び半導体装置 | |
JP5865769B2 (ja) | 多層配線基板の製造方法 | |
JP4657870B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2016127248A (ja) | 多層配線基板 | |
KR101501902B1 (ko) | 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법 | |
KR101158213B1 (ko) | 전자부품 내장형 인쇄회로기판 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110802 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121217 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130521 |