JP2010103435A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2010103435A
JP2010103435A JP2008275888A JP2008275888A JP2010103435A JP 2010103435 A JP2010103435 A JP 2010103435A JP 2008275888 A JP2008275888 A JP 2008275888A JP 2008275888 A JP2008275888 A JP 2008275888A JP 2010103435 A JP2010103435 A JP 2010103435A
Authority
JP
Japan
Prior art keywords
wiring
layer
wiring layer
land
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008275888A
Other languages
English (en)
Other versions
JP2010103435A5 (ja
Inventor
Shigeji Muramatsu
茂次 村松
Yasuhiko Kusama
泰彦 草間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008275888A priority Critical patent/JP2010103435A/ja
Priority to US12/606,538 priority patent/US20100101851A1/en
Publication of JP2010103435A publication Critical patent/JP2010103435A/ja
Publication of JP2010103435A5 publication Critical patent/JP2010103435A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09545Plated through-holes or blind vias without lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0542Continuous temporary metal layer over metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】配線密度を高めることができると共に、上下の配線層を容易に層間接続することができる配線基板を提供する。
【解決手段】第1配線層20と、その上に形成された絶縁層30と、絶縁層30の厚み方向に貫通して充填され、第1配線層20の接続部に接続されたビア導体VCと、絶縁層30の上に形成され、接続部がビア導体VCに接続された第2配線層22とを含み、第1配線層20及び第2配線層22のうち、いずれか一方の配線層の接続部がビア導体VCの径より大きな径のランドL1となって形成され、他方の配線層の接続部がビア導体VCと同一径又はそれより小さい径のランドレス配線部WXとなって形成されている。
【選択図】図8

Description

本発明は、上下の配線層が絶縁層に設けられたビアホール(ビア導体)を介して接続された多層配線構造を有する配線基板及びその製造方法に関する。
従来、半導体チップなどの電子部品を実装するための配線基板がある。そのような配線基板では、配線層と絶縁層が交互に積層され、絶縁層に設けられたビアホール(ビア導体)を介して上下の配線層が電気接続される。
特許文献1には、2つの内層回路と外層回路とを非貫通接続穴で接続する多層印刷配線板において、外層回路側の内層回路にランド部を形成しない構造とすることにより配線密度を高めることが記載されている。
特許文献2には、上下の配線基板に挟まれる絶縁層に貫通孔を形成し、その貫通孔に充填した電気接続部によって上下の配線基板の配線パターンの端部同士を電気的に接続することが記載されている。
特許文献3には、多層プリント配線基板において、外層回路と直交するように貫通穴が設けられ、その貫通穴には導電性ペーストが充填されており、外層回路の幅を貫通穴の径より小さく形成することが記載されている。
特許文献4には、プリント配線基板において、ビアホールに形成される高密度配線部のランドがビアホール形成用の非貫通孔を加工する際に設けられる表面金属箔のウィンドウ部より小さい径で形成されることが記載されている。
特開平9−199862号公報 特開2001−177243号公報 特開2002−16334号公報 特開2004−235331号公報
後述する関連技術の欄で説明するように、多層配線基板では、一般的に、上下の配線層が絶縁層に設けられるビアホール(ビア導体)から外れないように、ビアホールに接続される配線層の部分にはビアホールより大きな径のランドが配置される。
配線密度を向上させるためには、ビアホールの間の領域に何本の配線層を配置できるかが重要なファクターとなる。各ビアホールにはそれより径の大きな配線層のランドが配置されるので、ランドの影響で配線層を配置できるビアホール間の幅が狭くなり、配線密度の向上を阻害してしまう問題がある。
本発明は以上の課題を鑑みて創作されたものであり、配線密度を高めることができる共に、上下の配線層が容易に層間接続される配線基板及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明は配線基板に係り、第1配線層と、前記第1配線層の上に形成された絶縁層と、前記絶縁層の厚み方向に貫通して充填され、前記第1配線層の接続部に接続されたビア導体と、前記絶縁層の上に形成され、接続部が前記ビア導体に接続された第2配線層とを有し、前記第1配線層及び前記第2配線層のうち、一方の前記配線層の接続部が前記ビア導体の径より大きな径のランドとなって形成され、他方の前記配線層の接続部が前記ビア導体と同一径又はそれより小さい径のランドレス配線部となって形成されていることを特徴とする。
本発明では、絶縁層に設けられたビア導体を介して接続される上下の一対の第1配線層及び第2配線層のうち、いずれか一方の配線層の接続部がビア導体より大きな径のランドとなってビア導体に接続され、他方の配線層の接続部がビア導体と同一径又はそれより小さい径のランドレス配線部となってビア導体に接続されている。
本発明の一つの態様では、下側の第1配線層の接続部がランドとして形成され、上側の第2配線層の接続部がランドレス配線部として形成される。この態様の場合、第2配線層は、上側配線層と層間接続するためのランドを絶縁層の上にさらに備えている。
このような配線構造を形成する場合は、まず、第1配線層のランド上の絶縁層にレーザによってビアホールが形成される。このとき、ランドはビアホールより大きな径に設定され、レーザのストッパとして機能する。さらに、ビアホールを充填するビア導体の上に配置されてビアホールと同一径のランドレス配線部を備えた第2配線層が絶縁層の上に形成される。
第2配線層のビア導体との接続部は、ランドレス配線部となって形成されるので、ランドを配置する場合よりもビアホール間の配線形成が可能な領域を広く確保することができる。従って、ビアホール間に配置される配線層の本数を増やすことができるので、配線密度を向上させることができる。
また、第2配線層のランドレス配線部の上にレーザビアを形成することはプロセスの難易度が高いので、第2配線層のランドの上にレーザビアが配置される。これにより、ビアホール間の配線密度を向上させることができると共に、レーザビアによる層間接続を容易に形成することが可能になる。
あるいは、上記した配線構造は、レーザビアを形成せずに金属ポストを立設することに基づいて形成することも可能である。
また、本発明の一つの態様では、下側の第1配線層の接続部がランドレス配線部として形成され、上側の第2配線層の接続部がランドとして形成される。この態様の場合は、第2配線層は、上側配線層と層間接続するための、ビア導体と同一径又はそれより小さい径の接続部を絶縁層の上にさらに備えている。
この配線構造を形成する場合は、まず、下側の第1配線層の接続部上にそれと同等以上の径の金属ポストが立設される。続いて、金属ポストを絶縁層で埋め込んだ後に、絶縁層を削ることにより、金属ポストの上面を露出させると共にその側方に絶縁層を残す。さらに、金属ポストの上にランドが配置された第2配線層を絶縁層の上に形成する。
これにより、下側の第1配線層のビア導体との接続部がランドレス配線部となって形成されるので、ランドを配置する場合よりも金属ポスト(ビア導体)間の領域の配線密度を向上させることができる。
また、金属ポストの上にはそれより大きな径のランドが配置されるため、第2配線層を形成する際にフォトリソグラフィの位置合わせ精度を緩和することができ、プロセスの難易度を低くすることができる。そして、第2配線層は、ランドの他に絶縁層上に形成された接続部を別に備えており、その接続部に同様に金属ポストが立設されて上側配線層と層間接続される。
以上説明したように、本発明では、ビアホール間の領域において配線密度を高めることができる共に、上下の配線層が容易に層間接続される。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
(関連技術)
本実施形態の配線基板の製造方法を説明する前に、本発明に関連する関連技術の問題点について説明する。図1及び図2は関連技術の配線基板の製造方法を示す断面図である。
図1(a)に示すように、関連技術の配線基板の製造方法では、まず、絶縁性のコア基板200の上に第1配線層300が形成されたベース配線板100を用意する。
特に図示しないが、ベース配線板100では、コア基板200の両面側に第1配線層300が形成されており、両面側の第1配線層300がコア基板200を貫通する貫通電極を介して相互接続されている。ベース配線板100の両面側にビルドアップ配線が形成されるが、ベース配線板100の上面側に多層配線が形成される様子について説明する。
図1(a)には第1配線層300のランドL1が示されている。ランドL1は第1配線層300の上に形成される層間絶縁層にレーザでビアホールを形成する際のストッパとして機能する。レーザが位置ずれして第1配線層300からはみ出すと、その下のコア基板200が加工されてしまい、正常なビアホールが得られなくなるからである。
従って、レーザが位置ずれした場合であっても、ビアホールがランドL1からはみ出さないように、ランドL1の径はビアホールの径より大きく設定される。
次いで、図1(b)に示すように、ベース配線板100の上に樹脂フィルムを圧着することにより、第1配線層300を被覆する層間絶縁層400を形成する。続いて、図1(c)に示すように、層間絶縁層400をレーザで加工することにより、第1配線層300のランドL1に到達するビアホールVHを形成する。上記したように、ランドL1はレーザが位置ずれしてもランドL1からはみ出さない径に設定されているので、ビアホールVHがランドL1の領域内に安定して形成される。
続いて、図1(d)に示すように、層間絶縁層400上及びビアホールVHの内面にシード層220を形成する。その後に、図2(a)に示すように、第2配線層が形成される部分に開口部500aが設けられためっきレジスト500を形成する。このとき、ビアホールVHから第2配線層が外れないようにビアホールVHの上にはそれより大きな径のめっきレジスト500の開口部500aが配置される。
次いで、図2(b)に示すように、シード層220をめっき給電経路に利用する電解めっきにより、めっきレジスト500の開口部500a内及びビアホールVH内に金属めっき層240を形成する。ビアホールVH内ではシード層220から内側にめっきが施され、ビアホールVH内にビア導体VCが充填される。
次いで、図2(c)に示すように、めっきレジスト500を除去する。さらに、シード層220をエッチングする。これにより、シード層220及び金属めっき層240によって構成される第2配線層320が層間絶縁層400の上に形成される。第2配線層320はビアホールVH内のビア導体VCを含んで形成され、ビア導体VCを介して第1配線層300のランドL1に接続される。
このとき、ビアホールVH(ビア導体VC)の上に第2配線層320のランドL2が配置される。ランドL2は第2配線層320がビアホールVHから外れて配置されないように、ビアホールVH(ビア導体VC)の径より大きく設定される。なお、第2配線層320のランドL2の上にレーザでビアホールが形成される場合は、レーザがランドL2からはみ出することなくビアホールが安定して形成される。
その後に、同様な工程を繰り返すことにより、ベース配線板100の上に所望の多層配線が形成される。
このように、関連技術では、図3の斜視図に示すように、ビアホールVH内のビア導体VCの上下にはそれより径が大きなランドL1,L2がそれぞれ配置され、第1、第2配線層300,320はランドL1,L2を介してビア導体VCに接続される。
これにより、製造工程においてビアホールVHと上下のランドL1,L2との間で位置や径のばらつきが発生するとしても、第1配線層300及び第2配線層320がビア導体VCから外れることなく安定して電気接続される
図4には、配線層にランドを設ける場合の設計ルールの一例が示されている。図4に示すように、ビアホールVHの径D1が50μm、ビアホールVHのピッチPが225μm、ランドLの径D2が100μmの場合について説明する。この場合、ランドL間の幅WAは、ビアホールVHのピッチP(225μm)−ランドLの半径×2(100μm)=125μmとなる。
従って、ライン(配線幅)W1:スペース(抜き幅)W2が25μm:25μmの配線層を形成する場合は、ランドL間の幅WAに配置できる配線層の数は2本である。
近年では、半導体デバイス(LSIチップ)の高性能化に伴ってそれを実装するための配線基板の高密度化が求められている。このため、ビアホールVH間の領域に、より多くの本数の配線層を配置する必要がある。
図4においては、配線層を配置できるビアホールVH間の領域はランドLの配置によって狭くなっているので、配線層の本数を増やすためには、配線層のライン:スペースを狭ピッチ化する必要がある。
しかしながら、配線層の微細化はフォトリソグラフィの技術に大きく依存することから、膨大な開発コストがかかり、しかもプロセスの難易度が高くなるので、容易には対応できない問題がある。
以上のことから、配線基板の配線密度を向上させるためには、ランドLの大きさをできるだけ小さくすることが肝要である。本願発明者は以上の問題を鑑みて鋭意研究した結果、ビアホール(ビア導体)に接続される上下の配線層の接続部のうち、いずれか一方の接続部をビアホールより大きなランドとして形成し、他方の接続部をビアホールと同一径又はそれより小さい径のランドレス配線部として形成する配線構造を考案した。
(第1の実施の形態)
図5〜図7は本発明の第1実施形態の配線基板の製造方法を示す断面図である。第1実施形態の配線基板の製造方法では、まず、図5(a)に示すようなベース配線板10を用意する。ベース配線板10では、コア基板12にスルーホールTHが設けられており、スルーホールTHの内壁にはスルーホールめっき層14が形成されている。スルーホールTHの孔には樹脂16が充填されている。
さらに、コア基板12の両面側には、スルーホールめっき層14を介して相互接続される第1配線層20がそれぞれ形成されている。第1配線層20はランドL1(接続パッドと呼ぶこともある)を備えており、ランドL1は第1配線層20上に形成される層間絶縁層にレーザでビアホールを形成する際のストッパとして機能する。レーザが位置ずれした場合であっても、ビアホールがランドL1からはみ出さないように、ランドL1の径はビアホールの径より大きく設定される。
ベース配線板10の両面側にビルドアップ配線が形成されるが、以下の工程では、説明を簡易にするため、ベース配線板10の上面側にビルドアップ配線を形成する様子を説明する。
次いで、図5(b)に示すように、ベース配線板10の上に樹脂フィルムを圧着することにより、第1配線層20を被覆する第1層間絶縁層30を形成する。さらに、図5(c)に示すように、第1層間絶縁層30をレーザで加工することにより、第1配線層20のランドL1に到達する深さの第1ビアホールVH1を形成する。
このとき、上記したように、ランドL1はその径が第1ビアホールVH1の径より大きく設定されるので第1ビアホールVH1がランドL1からはみ出すことなく、その領域内に安定して形成される。
次いで、図5(d)に示すように、第1層間絶縁層30の上及び第1ビアホールVH1の内面に無電解めっきにより銅などのシード層22aを形成する。
続いて、図6(a)に示すように、第2配線層が形成される部分に開口部35aが設けられためっきレジスト35をシード層22aの上に形成する。このとき、第1ビアホールVH1の上では、めっきレジスト35の開口部35aは第1ビアホールVH1と同一の径で形成される。
さらに、図6(b)に示すように、シード層22aをめっき給電経路に利用する電解めっきにより、第1ビアホールVH1内を含むめっきレジスト35の開口部35aに銅などの金属めっき層22bを充填して形成する。第1ビアホールVH1内では、シード層22aから内側にめっきが施されて第1ビアホールVH1内にビア導体VCが充填される。
次いで、図6(c)に示すように、めっきレジスト35を除去する。さらに、シード層22aをエッチングする。これにより、シード層22a及び金属めっき層22bによって構成される第2配線層22が得られる。このように、第2配線層22はセミアディティブ法によって形成される。
第1配線層20のランドL1の上に配置された第1ビアホールVH1にはビア導体VCが充填され、その上にビア導体VCと同一径のランドレス配線部WXが第1層間絶縁層30の上面から突出して形成される。
つまり、図6(c)に図8の斜視図を加えて参照すると、下側の第1配線層20は第1ビアホールVH1より大きな径のランドL1によってビア導体VCに接続され、上側の第2配線層22は第1ビアホールVH1と同一径のランドレス配線部WXによってビア導体VCに接続される。
なお、図8では、ビア導体VC(ビアホールVH1)の形状がストレート形状となっているが、上部から下部になるにつれて径が小さくなるテーパ形状であってもよい。ビア導体VC(ビアホールVH1)がテーパ形状の場合は、第1配線層20のランドL1の径はビア導体VC(ビアホールVH1)の下端面の径より大きく、第2配線層22のランドレス配線部WXの径はビア導体VC(ビアホールVH1)の上端面と同一径に設定される。
後述する第2、第3実施形態においても、同様に、ビア導体(ビアホール)がテーパ形状の場合は、下側の配線層の接続部の径はビア導体(ビアホール)の下端面の径を比較基準として設定され、上側の配線層の接続部の径はビア導体(ビアホール)の上端面の径を比較基準として設定される。
このような配線構造を採用する場合において、図9を参照しながら、ビアホールVHの間の領域に配置できる第2配線層22の本数を前述した関連技術の図4と同じ設計ルールで比較してみる。図9ではランドレス配線部WXに繋がる配線層が省略されている。
図9に示すように、本実施形態では、上側の第2配線層22の接続部はビアホールVHと同一径のランドレス配線部WXとなっているので、配線層を配置できるビアホールVH間の幅WBは、ビアホールVHのピッチP(225μm)−ビアホールVHの半径×2(50μm)=175μmとなる。
従って、関連技術と同様にライン(配線幅)W1:スペース(抜き幅)W2が25μm:25μmの配線層を形成する場合は、ビアホールVH間の幅WBに配置できる配線層の数は3本に増加する。
このように、第2配線層22のビア導体VCとの接続部をランドレス配線部WXとすることにより、同じ設計ルールにおいてビアホールVH間の幅WBを関連技術より広く設定することができる。従って、ビアホールVH間の領域に多くの配線層を配置できるようになるので、関連技術より配線密度を向上させることができる。
あるいは、ビアホールVH間の領域に関連技術と同じ2本の配線層を形成する場合、ビアホールVH間の幅が広くなった分だけ、配線層のライン:スペースを太くすることも可能である。これにより、プロセスの難易度を下げることができるので、厳格な工程管理をすることなく、信頼性の高い配線層を歩留りよく形成することも可能になる。
続いて、図6(c)に戻って製造方法を説明すると、第2配線層22は、第1ビアホールVH1上に配置される上記したランドレス配線部WXの他に、ランドL2を備えて形成される。ランドL2は第1ビアホールVH1より大きな径を有して第1層間絶縁層30の上に形成される。
本実施形態では、レーザでビアホールを形成することによって多層配線を構築するため、第2配線層22にもレーザのストッパとなるランドL2を設ける方がプロセスの難易度を低くできるからである。
本実施形態と違って、第2配線層22の全ての接続部をビアホールと同一径のランドレス配線部とする場合は、レーザによるビアホールの形成が困難を極める。
次いで、図7(a)に示すように、第2配線層22の上に第2層間絶縁層32を形成する。さらに、第2層間絶縁層32をレーザで加工することにより、第2配線層22のランドL2に到達する深さの第2ビアホールVH2を形成する。このときも、第2ビアホールVH2は、それより径の大きなランドL2の上に形成されるので、ランドL2からはみ出すことなく信頼性よく形成される。
次いで、図7(b)に示すように、前述した図5(d)〜図6(c)の工程を繰り返すことにより、第2層間絶縁層32の上にシード層24a及び金属めっき層24bにより構成される第3配線層24を形成する。第3配線層24は、第2配線層22と同様に、第2ビアホールVH2内のビア導体VCの上に形成されたランドレス配線部WXと、第2層間絶縁層32の上に形成されたランドL3を含んで形成される。
その後に、図7(c)に示すように、第3配線層24のランドL3の上に開口部34aが設けられたソルダレジスト34が形成される。さらに、第3配線層24のランドL3にNi/Auめっき層を形成するなどしてコンタクト層(不図示)を形成する。
以上により、第1実施形態の配線基板1が得られる。本実施形態では、ベース配線板10の下面側にも同様に、ビア導体(ビアホール)の下側にランドが配置され、ビア導体の上側にランドレス配線部が配置された配線構造を有するビルドアップ配線が形成される。また、ベース配線板10の両面側に形成される配線層の積層数は任意に設定することができる。
図7(c)に示すように、第1実施形態の配線基板1では、ランドL1を含む第1配線層20を備えたベース配線板10の上に第1層間絶縁層30が形成されている。第1層間絶縁層30にはランドL1に到達する第1ビアホールVH1が形成されている。第1配線層20のランドL1の径は第1ビアホールVH1の径より大きく設定されている。
図7(c)に図8の斜視図を加えて参照すると、第1ビアホールVH1内にはビア導体VCが充填されており、ビア導体VCは第1層間絶縁層30上に形成された第2配線層22に繋がって形成されている。そして、第2配線層22のビア導体VCとの接続部はランドレス配線部WXとなっており、ランドレス配線部WXはビア導体VC(第1ビアホールVH1)と同一径に設定されている。
第2配線層22はランドレス配線部WXの他にレーザのストッパとなるランドL2を含んで形成される。そして、第2配線層22の上に第2層間絶縁層32が形成されており、第2層間絶縁層32にはランドL2に到達するレーザで形成された第2ビアホールVH2が形成されている。
さらには、同様に、第2ビアホールVH2内にはビア導体VCが充填され、それに第3配線層24のランドレス配線部WXが接続されている。また、第3配線層24はランドレス配線部WXの他にランドL3を備えて形成されている。
さらに、第3配線層24のランドL3上に開口部34aが設けられたソルダレジスト34が形成されている。
このように、第1実施形態の配線基板1では、ビアホール(ビア導体)を介して接続される上下の一対の配線層において、下側の配線層の接続部がビアホールより大きな径のランドとなってビア導体に接続され、上側の配線層の接続部がビアホールと同一径のランドレス配線部となってビア導体に接続されている。
このような配線構造を採用することにより、図9で説明したように、ランドレス配線部が配置されたビアホール間の幅をランドが配置される場合よりも広く確保することができる。従って、ビアホール間の領域に配置される配線層の本数を増やすことができるので、関連技術よりも配線密度を向上させることができる。
また、ランドレス配線部の上にレーザでビアホールを形成することはプロセスの難易度が高いので、ランドレス配線部を備える配線層は、レーザビアを配置するためのランドを別に備えている。これにより、ビアホール間の配線密度を向上させることができると共に、レーザビアによる層間接続を容易に形成することが可能になる。
(第2の実施の形態)
図10〜図12は本発明の第2実施形態の配線基板の製造方法を示す断面図である。前述した第1実施形態では、図6(a)の工程で、めっきレジスト35の開口部35aをビアホールVHと同一径に設定する必要があるので、使用する露光装置の性能によっては位置ずれが問題になるおそれがある。許容範囲を超えて位置ずれが発生すると、ランドレス配線部WXを形成する際に、ビアホールVHに孔が残存してしまうことがある。
第2実施形態の特徴は、金属ポストを立設させることに基づいてランドレス配線部を形成することにある。第2実施形態では、第1実施形態と同一工程及び同一要素についてはその説明を省略する。
第2実施形態では、図10(a)に示すように、第1実施形態の図5(a)と同一のベース配線板10を用意する。続いて、図10(b)に示すように、ベース配線板10の上に第1配線層20を被覆するシード層50aを形成する。
さらに、図10(c)に示すように、第1配線層20のランドL1の上に柱状の開口部35aが設けられためっきレジスト35を形成する。めっきレジスト35の開口部35aはランドL1より小さな径に設定される。これにより、開口部35aが位置ずれして形成されるとしても、開口部35aがランドL1から外れないようになっている。
次いで、図11(a)に示すように、シード層50aをめっき給電経路に利用する電解めっきにより、めっきレジスト35の開口部35aに銅などの金属めっき層50bを形成する。
続いて、図11(b)に示すように、めっきレジスト35を除去する。さらに、金属めっき層50bをマスクにしてシード層50aをエッチングすることにより、第1配線層20のランドL1の上にシード層50a及び金属めっき層50bより構成される第1金属ポスト(柱)50を得る。シード層50aをエッチングする際にその下の第1配線層20が多少エッチングされるが、シード層50aの膜厚は第1配線層20に比べてかなり薄いので特に問題は発生しない。
次いで、図11(c)に示すように、図11(b)の構造体の上に樹脂フィルムを圧着することにより、第1金属ポスト50の全体を樹脂層30a(絶縁層)によって埋め込む。
さらに、図11(d)に示すように、サンドブラスト法などによって樹脂層30aを第1金属ポスト50の上面が露出するまで削る。これにより、第1金属ポスト50の側方に樹脂層30aが残されて第1層間絶縁層30が得られる。これにより、実質的に第1層間絶縁層30に第1ビアホールVH1が形成された状態となり、第1ビアホールVH1内に第1金属ポスト50が充填されてそれがビア導体となる。
次いで、図12(a)に示すように、セミアディティブ法により、第1層間絶縁層30の上にシード層22a及び金属めっき層22bから構成される第2配線層22を形成する。第2配線層22は、第1金属ポスト50の上にそれと同一径で配置されたランドレス配線部WXと、第1層間絶縁層30上に配置されたランドL2とを含んで形成される。
第2実施形態では、セミアディティブ法によってランドレス配線部WXを形成する際に、第1金属ポスト50の上にめっきレジストの開口部を配置する必要があるが、第1実施形態よりも位置ずれによる不具合が発生しにくい。めっきレジストの開口部の下には第1金属ポスト50が充填されているので、その開口部が第1金属ポスト50から多少位置ずれしても孔が残存する問題は発生しないからである。
よって、第2実施形態では、第1金属ポスト50を形成した後に、その上に第2配線層22のランドレス配線部WXを配置するので、ランドレス配線部WXの径を第1金属ポスト50(ビア導体)の径と同一又はそれより小さく設定することが可能である。
これにより、第1実施形態で説明した図6(c)と同様に、第1金属ポスト50(ビア導体)の下に接続される第1配線層20の接続部は、第1金属ポスト50より大きな径のランドL1として形成される。一方、第1金属ポスト50(ビア導体)の上に接続される第2配線層22の接続部は、第1金属ポスト50と同一径又はそれより小さい径のランドレス配線部WXとして形成される。
さらに、図12(b)に示すように、上記した図11(b)〜図11(d)の工程を繰り返す。これにより、第2配線層22のランドL2の上にシード層52a及び金属めっき層52bにより構成される第2金属ポスト52を形成し、その側方に第2層間絶縁層32を形成する。
続いて、図12(c)に示すように、上記した図12(a)と同様に、セミアディティブ法により、第2金属ポスト52の上に配置されてそれと同一径のランドレス配線部WXと、第2層間絶縁層32の上に配置されたランドL3と含む第3配線層24を形成する。第3配線層24は、同様に、シード層24a及び金属めっき層24bによって構成される。
なお、第2実施形態では、第2配線層22のランドレス配線部WXの上に第2金属ポスト52を配置することにより、スタックビアを形成することも可能である。
その後に、図12(d)に示すように、第3配線層24のランドL3上に開口部34aが設けられたソルダレジスト34を形成する。さらに、第3配線層24のランドL3にNi/Auめっき層を形成するなどしてコンタクト層(不図示)を形成する。
これにより、第1実施形態の図7(c)と実質的に同一構造の配線基板1aが得られる。第2実施形態においても、ベース配線板10の下面側にも同様な配線構造のビルドアップ配線が形成され、その積層数は任意に設定することができる。
第2実施形態では第1実施形態と同様な効果を奏する。これに加えて、第2実施形態では、金属ポスト50,52を立設させてビア導体として形成した後に、その上にランドレス配線部WXを形成している。このため、ランドレス配線部WXを形成する際のフォトリソグラフィの位置合わせ精度を緩和できるので、配線基板を低コストで歩留りよく製造することができる。
(第3の実施の形態)
図13〜図16は本発明の3実施形態の配線基板の製造方法を示す断面図である。前述した第1、第2実施形態では、ビアホール(ビア導体)に接続される第1配線層及び第2配線層の接続部のうち、下側の第1配線層の接続部をランドとし、上側の第2配線層の接続部をランドレス配線部としている。
第3実施形態では、その逆で、下側の第1配線層の接続部をランドレス配線部とし、上側の第2配線部の接続部をランドとして形成する。
第3実施形態の配線基板の製造方法では、図13(a)に示すように、まず、第1実施形態の図5(a)と同様なベース配線板10を用意する。第3実施形態では、下側の配線層にランドを設けないので、ベース配線板10の第1配線層20はビア導体(金属ポスト)と同一径又はそれより小さな径のポスト用接続部Cを備えており、ランドを備えていない。第1配線層20のポスト用接続部Cはランドレス配線部の主要部となる。
続いて、図13(b)に示すように、ベース配線板10の上に第1配線層20を被覆するシード層50aを形成する。さらに、図13(c)に示すように、第1配線層20のポスト用接続部Cの上に柱状の開口部35aが設けられためっきレジスト35を形成する。めっきレジスト35の開口部35aの径は、ポスト用接続部Cと同一径と又はそれより大きな径に設定される。
そして、図13(d)に示すように、シード層50aをめっき給電経路に利用する電解めっきにより、めっきレジスト35の開口部35aに金属めっき層50bを形成する。
続いて、図14(a)に示すように、めっきレジスト35を除去する。さらに、シード層50aをエッチングする。
これにより、第1配線層20のポスト用接続部C、シード層50a及び金属めっき層50bにより構成される第1金属ポスト50が形成される。第1金属ポスト50はストレート形状でベース配線板10上に形成されるので、第1金属ポスト50の下部に配置された第1配線層20のポスト用接続部Cが第1金属ポスト50と同一径のランドレス配線部WXとして形成される。
次いで、図14(b)に示すように、ベース配線板10の上に第1金属ポスト50の全体を埋め込む樹脂層30a(絶縁層)を形成する。さらに、図14(c)に示すように、サンドブラスト法などにより樹脂層30aを第1金属ポスト50の上面が露出するまで削る。これにより、第1金属ポスト50の側方に樹脂層30aが残されて第1層間絶縁層30が得られる。
次いで、図15(a)に示すように、第1層間絶縁層30及び第1金属ポスト50の上にシード層22aを形成した後に、第2配線層が形成される部分に開口部35aが設けられためっきレジスト35を形成する。さらに、シード層22aをめっき給電経路に利用する電解めっきにより、めっきレジスト35の開口部35aに金属めっき層22bを形成する。
続いて、図15(b)に示すように、めっきレジスト35を除去する。さらに、金属めっき層22bをマスクにしてシード層22bをエッチングすることにより、シード層22a及び金属めっき層22bより構成される第2配線層22を得る。
第2配線層22は、第1金属ポスト50上に配置されたランドL1と、第1層間絶縁層30上に配置されたポスト用接続部Cとを含んで形成される。第2配線層22のランドL1は第1金属ポスト50より大きな径で形成され、ポスト用接続部Cは第1金属ポスト50と同一径又はそれより小さい径で形成される。
第1金属ポスト50の上にそれより径が大きなランドL1を形成することにより、フォトリソグラフィの位置合わせ精度を緩和させることができる。従って、高性能な露光装置を使用しなくとも、第2配線層22が第1金属ポスト50から外れるおそれがないので、プロセスの難易度を下げることができる。
図15(b)に図17の斜視図を加えて参照すると、下側の第1配線層20は第1金属ポスト50と同一径のランドレス配線部WXによって第1金属ポスト50に接続され、上側の第2配線層22は第1金属ポスト50より大きな径のランドL1によって第1金属ポスト50に接続される。
図15(c)に戻って製造方法を説明すると、図15(b)の構造体に対して、図13(a)〜図14(c)までの工程を繰り返す。これにより、第2配線層22のポスト用接続部C、シード層52a及び金属めっき層52bから構成される第2金属ポスト52を形成すると共に、第2金属ポスト52の上面が露出するようにその側方に第2層間絶縁層32を形成する。
さら、図16(a)に示すように、第2層間絶縁層32の上にセミアディティブ法により、シード層24a及び金属めっき層24bによって構成される第3配線層24を形成する。第3配線層24は、第1金属ポスト50の上に配置されてそれより大きな径のランドL2を含んで形成される。
なお、第3実施形態では、第2配線層22のランドL1の上に第2金属ポスト52を配置することにより、スタックビアを形成することも可能である。
その後に、図16(b)に示すように、第3配線層24のランドL2上に開口部34aが設けられたソルダレジスト34を形成する。さらに、第3配線層24のランドL2にNi/Auめっき層を形成するなどしてコンタクト層(不図示)を形成する。
以上により、第3実施形態の配線基板1bが得られる。第3実施形態においても、ベース配線板10の下面側にも同様な配線構造のビルドアップ配線が形成され、その積層数は任意に設定することができる。
図16(b)及び図17に示すように、第3実施形態の配線基板1bでは、第1金属ポスト50(ビア導体)を介して接続される上下の一対の第1、第2配線層20,22において、下側の第1配線層20の接続部が第1金属ポスト50と同一径のランドレス配線部WXとなって第1金属ポスト50に接続されている。一方、上側の第2配線層22の接続部は第1金属ポスト50より大きな径のランドL1となって第1金属ポスト50に接続されている。
第3実施形態では、下側の第1配線層20のポスト用接続部Cにセミアディティブ法によって第1金属ポスト50を立設して層間接続を行うので、下側の第1配線層20にレーザ加工のストッパ用のランドを形成する必要がない。
このような配線構造を採用することにより、第1、第2実施形態と同様に、ランドレス配線部が配置された金属ポスト(ビア導体)間の幅をランドが配置される場合よりも広く確保することができる。従って、同じ設計ルールにおいて金属ポスト(ビア導体)間に配置される配線層の本数を増やすことができるので、関連技術より配線密度を向上させることができる。
また、上側の配線層を形成する際に金属ポストの上にランドを配置することによりフォトリソグラフィの位置合わせ精度を緩和できるので、プロセスの難易度を下げることができ、低コストで歩留りよく多層配線を形成することができる。
なお、前述した第1〜第3実施形態において、多層配線層の中で配線密度を向上させたい任意の配線層がランドレス配線部でビア導体に接続されるようにしてもよく、多層配線内にビア導体の上下にランドが配置された配線層が含まれていてもよい。
図1(a)〜(d)は本発明に関連する関連技術の配線基板の製造方法を示す断面図(その1)である。 図2(a)〜(c)は本発明に関連する関連技術の配線基板の製造方法を示す断面図(その2)である。 図3は本発明に関連する関連技術の配線基板における接続ビアの様子を示す斜視図である。 図4は本発明に関連する関連技術の配線基板の設計ルールの一例を示す平面図である。 図5(a)〜(d)は本発明の第1実施形態の配線基板の製造方法を示す断面図(その1)である。 図6(a)〜(c)は本発明の第1実施形態の配線基板の製造方法を示す断面図(その2)である。 図7(a)〜(c)は本発明の第1実施形態の配線基板の製造方法を示す断面図(その3)である。 図8は本発明の第1実施形態の配線基板の接続ビアの様子を示す斜視図である。 図9は本発明の第1実施形態の配線基板の設計ルールの一例を示す平面図である。 図10(a)〜(c)は本発明の第2実施形態の配線基板の製造方法を示す断面図(その1)である。 図11(a)〜(d)は本発明の第2実施形態の配線基板の製造方法を示す断面図(その2)である。 図12(a)〜(d)は本発明の第2実施形態の配線基板の製造方法を示す断面図(その3)である。 図13(a)〜(d)は本発明の第3実施形態の配線基板の製造方法を示す断面図(その1)である。 図14(a)〜(c)は本発明の第3実施形態の配線基板の製造方法を示す断面図(その2)である。 図15(a)〜(c)は本発明の第3実施形態の配線蔵基板の製造方法を示す断面図(その3)である。 図16(a)及び(b)は本発明の第3実施形態の配線基板の製造方法を示す断面図(その4)である。 図17は本発明の第3実施形態の配線基板の接続ビアの様子を示す斜視図である。
符号の説明
1,1a,1b…配線基板、10…ベース配線板、12…コア基板、14…スルーホールめっき層、16…樹脂、20…第1配線層、22…第2配線層、24…第3配線層、30…第1層間絶縁層、32…第2層間絶縁層、34…ソルダレジスト、35…めっきレジスト、34a,35a…開口部、22a,24a,50a,52a…シード層、22b,24b,50b,52b…金属めっき層、50…第1金属ポスト、52…第2金属ポスト、L1,L2,L3…ランド、WX…ランドレス配線部、C…ポスト用接続部、TH…スルーホール、VH…ビアホール。

Claims (10)

  1. 第1配線層と、
    前記第1配線層の上に形成された絶縁層と、
    前記絶縁層の厚み方向に貫通して充填され、前記第1配線層の接続部に接続されたビア導体と、
    前記絶縁層の上に形成され、接続部が前記ビア導体に接続された第2配線層とを有し、
    前記第1配線層及び前記第2配線層のうち、一方の前記配線層の接続部が前記ビア導体の径より大きな径のランドとなって形成され、他方の前記配線層の接続部が前記ビア導体と同一径又はそれより小さい径のランドレス配線部となって形成されていることを特徴とする配線基板。
  2. 前記第1配線層の接続部が前記ランドとなって形成され、前記第2配線層の接続部が前記ランドレス配線部となって形成されており、
    前記第2配線層は、上側配線層と層間接続するための、前記ビア導体より大きな径のランドを前記絶縁層の上にさらに備えていることを特徴とする請求項1に記載の配線基板。
  3. 前記第1配線層の接続部が前記ビア導体と同一径の前記ランドレス配線部となって形成され、前記第2配線層の接続部が前記ランドとなって形成されており、
    前記第2配線層は、上側配線層と層間接続するための、前記ビア導体と同一径又はそれより小さい径の接続部を前記絶縁層の上にさらに備えていることを特徴とする請求項1に記載の配線基板。
  4. ランドを備えた第1配線層の上に絶縁層を形成する工程と、
    前記絶縁層をレーザで加工することにより、前記ランドより小さい径を有して前記ランドに到達するビアホールを形成する工程と、
    前記ビアホールを充填するビア導体の上に配置されて前記ビアホールと同一径のランドレス配線部を備えた第2配線層を前記絶縁層の上に形成する工程とを有することを特徴とする配線基板の製造方法。
  5. 前記2配線層を形成する工程は、
    前記ビアホールを形成する工程の後に、
    前記絶縁層の上及び前記ビアホール内にシード層を形成する工程と、
    前記第2配線層が配置される部分に開口部が設けられためっきレジストを形成する工程と、
    前記シード層をめっき給電経路に利用する電解めっきにより、前記ビアホール内から前記めっきレジストの開口部に金属めっき層を形成する工程と、
    前記めっきレジストを除去する工程と、
    前記シード層をエッチングする工程とを含むことを特徴とする請求項4に記載の配線基板の製造方法。
  6. 第1配線層のランドの上に、前記ランドより小さい径の金属ポストを立設する工程と、
    前記金属ポストを埋め込む絶縁層を形成する工程と、
    前記絶縁層を削ることにより、前記金属ポストの上面を露出させると共に、前記金属ポストの側方に前記絶縁層を残す工程と、
    前記金属ポストの上に配置されてそれと同一径又はそれより小さい径のランドレス配線部を備えた第2配線層を前記絶縁層の上に形成する工程とを有することを特徴とする配線基板の製造方法。
  7. 前記第2配線層を形成する工程において、前記第2配線層は、上側配線層と層間接続するための、前記ビア導体より大きな径のランドを前記絶縁層の上にさらに備えて形成されることを特徴とする請求項4乃至6のいずれか一項に記載の配線基板の製造方法。
  8. 第1配線層の接続部の上に、前記接続部と同一径又はそれより大きな径の金属ポストを立設する工程と、
    前記金属ポストを埋め込む絶縁層を形成する工程と、
    前記絶縁層を削ることにより、前記金属ポストの上面を露出させると共に、前記金属ポストの側方に前記絶縁層を残す工程と、
    前記金属ポストの上に配置されてそれより大きな径のランドを備えた第2配線層を前記絶縁層の上に形成する工程とを有することを特徴とする配線基板の製造方法。
  9. 前記金属ポストを立設する工程は、
    前記第1配線層及び前記絶縁層の上にシード層を形成する工程と、
    前記金属ポストが配置される部分に開口部が設けられためっきレジストを前記シード層の上に形成する工程と、
    前記シード層をめっき給電経路に利用する電解めっきにより、前記めっきレジストの開口部に金属めっき層を形成する工程と、
    前記めっきレジストを除去する工程と、
    前記シード層をエッチングすることにより前記金属ポストを得る工程とを含むことを特徴とする請求項6又は8に記載の配線基板の製造方法。
  10. 前記第2配線層を形成する工程において、前記第2配線層は、上側配線層と層間接続するための、前記ビア導体と同一径又はそれより小さい径の接続部を前記絶縁層の上にさらに備えて形成されることを特徴とする請求項8に記載の配線基板の製造方法。
JP2008275888A 2008-10-27 2008-10-27 配線基板及びその製造方法 Pending JP2010103435A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008275888A JP2010103435A (ja) 2008-10-27 2008-10-27 配線基板及びその製造方法
US12/606,538 US20100101851A1 (en) 2008-10-27 2009-10-27 Wiring substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008275888A JP2010103435A (ja) 2008-10-27 2008-10-27 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010103435A true JP2010103435A (ja) 2010-05-06
JP2010103435A5 JP2010103435A5 (ja) 2011-09-15

Family

ID=42116410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008275888A Pending JP2010103435A (ja) 2008-10-27 2008-10-27 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US20100101851A1 (ja)
JP (1) JP2010103435A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104774A (ja) * 2010-11-15 2012-05-31 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
JP2013514668A (ja) * 2009-12-18 2013-04-25 エーティーアイ・テクノロジーズ・ユーエルシー ビアトレース接続を伴う回路板及びその製造方法
WO2024128056A1 (ja) * 2022-12-15 2024-06-20 日東電工株式会社 配線回路基板および配線回路基板の製造方法
US12022613B2 (en) 2021-07-29 2024-06-25 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255892B1 (ko) * 2010-10-22 2013-04-17 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2015173347A1 (de) * 2014-05-14 2015-11-19 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterzug mit verbreiterungsfreiem übergang zwischen leiterbahn und kontaktstruktur
CN113286413A (zh) * 2021-04-01 2021-08-20 珠海精路电子有限公司 散热电路板及其制造工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582091A (ja) * 1981-06-26 1983-01-07 沖電気工業株式会社 印刷配線基板
JPH11307931A (ja) * 1998-04-17 1999-11-05 Mitsubishi Electric Corp 多層プリント基板の製造方法
JP2001127437A (ja) * 1999-10-26 2001-05-11 Hitachi Aic Inc プリント配線板及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195883B1 (en) * 1998-03-25 2001-03-06 International Business Machines Corporation Full additive process with filled plated through holes
US5976286A (en) * 1997-10-14 1999-11-02 International Business Machines Corporation Multi-density ceramic structure and process thereof
TW530377B (en) * 2002-05-28 2003-05-01 Via Tech Inc Structure of laminated substrate with high integration and method of production thereof
US7084509B2 (en) * 2002-10-03 2006-08-01 International Business Machines Corporation Electronic package with filled blinds vias
JP2004273575A (ja) * 2003-03-05 2004-09-30 Sony Corp 多層プリント配線基板及びその製造方法
JP2004311870A (ja) * 2003-04-10 2004-11-04 Mitsubishi Electric Corp 多層プリント配線板
EP1622435A1 (en) * 2004-07-28 2006-02-01 ATOTECH Deutschland GmbH Method of manufacturing an electronic circuit assembly using direct write techniques
JP2006344671A (ja) * 2005-06-07 2006-12-21 Fujitsu Ltd 多層回路基板及びその製造方法
KR100688701B1 (ko) * 2005-12-14 2007-03-02 삼성전기주식회사 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
WO2009101904A1 (ja) * 2008-02-14 2009-08-20 Nec Corporation 半導体装置及びその製造方法
KR100990618B1 (ko) * 2008-04-15 2010-10-29 삼성전기주식회사 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582091A (ja) * 1981-06-26 1983-01-07 沖電気工業株式会社 印刷配線基板
JPH11307931A (ja) * 1998-04-17 1999-11-05 Mitsubishi Electric Corp 多層プリント基板の製造方法
JP2001127437A (ja) * 1999-10-26 2001-05-11 Hitachi Aic Inc プリント配線板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013514668A (ja) * 2009-12-18 2013-04-25 エーティーアイ・テクノロジーズ・ユーエルシー ビアトレース接続を伴う回路板及びその製造方法
JP2012104774A (ja) * 2010-11-15 2012-05-31 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
US9741647B2 (en) 2010-11-15 2017-08-22 Shinko Electric Industries Co., Ltd. Wiring substrate, semiconductor device, and method of manufacturing wiring substrate
US12022613B2 (en) 2021-07-29 2024-06-25 Samsung Electro-Mechanics Co., Ltd. Printed circuit board
WO2024128056A1 (ja) * 2022-12-15 2024-06-20 日東電工株式会社 配線回路基板および配線回路基板の製造方法

Also Published As

Publication number Publication date
US20100101851A1 (en) 2010-04-29

Similar Documents

Publication Publication Date Title
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
TWI446847B (zh) 佈線板,其製造方法及半導體封裝
JP6373574B2 (ja) 回路基板及びその製造方法
US20090121351A1 (en) Process for forming a bump structure and bump structure
KR20160070588A (ko) 임베디드 인쇄회로기판 및 그 제조 방법
JP2010103435A (ja) 配線基板及びその製造方法
KR20170037331A (ko) 인쇄회로기판 및 그 제조방법
JP2008282842A (ja) 配線基板及びその製造方法
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
US20150144384A1 (en) Packaging substrate and fabrication method thereof
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
TW201519714A (zh) 印刷電路板及其製造方法
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
JP2015149325A (ja) 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
WO2014045491A1 (ja) 配線基板及びその製造方法
KR102466204B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
TWI678952B (zh) 線路板結構及其製作方法
JP5407470B2 (ja) 多層回路基板の製造方法
JP2020088005A (ja) 配線基板及び半導体装置
JP5865769B2 (ja) 多層配線基板の製造方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2016127248A (ja) 多層配線基板
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130521