JPS582091A - 印刷配線基板 - Google Patents
印刷配線基板Info
- Publication number
- JPS582091A JPS582091A JP9829781A JP9829781A JPS582091A JP S582091 A JPS582091 A JP S582091A JP 9829781 A JP9829781 A JP 9829781A JP 9829781 A JP9829781 A JP 9829781A JP S582091 A JPS582091 A JP S582091A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- plate member
- present
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は印刷配線基板に関し、詳しくは平坦な板部材よ
り成る基板の表裏の面上に回路配線ノＪ？ターンが高密
度に配線できる改良された印刷配線基板に関するもので
ある。
り成る基板の表裏の面上に回路配線ノＪ？ターンが高密
度に配線できる改良された印刷配線基板に関するもので
ある。
絶縁性材料よシ成る板部材の平坦な面上に回路配線ノ母
ターンを形成した印刷配線基板は、集積回路装置に代表
される小型電子部品を実装する為に、その外部リードを
挿入する孔が、前記基板を貫通して形成されている。
ターンを形成した印刷配線基板は、集積回路装置に代表
される小型電子部品を実装する為に、その外部リードを
挿入する孔が、前記基板を貫通して形成されている。
又、前記孔は、その内部で小型電子部品の外部リードと
電気的接続を得る為に、或は前記回路配線／Ｊターン相
互の電気的接続を得る為に、第１図に示すように導電路
が形成されている。即ち、第１図は従来の印刷配線板の
断面図を示すものであシ、特に前述した孔部分の拡大断
面図である。又第２図は第１図の平面図を示すものであ
る。第１図及び第２図に於て、平坦な板部材１は、ガラ
スニブキシ樹脂等の絶縁性基板であり、この平坦な板部
材１を貫通して形成された複数の小孔２ａ。
電気的接続を得る為に、或は前記回路配線／Ｊターン相
互の電気的接続を得る為に、第１図に示すように導電路
が形成されている。即ち、第１図は従来の印刷配線板の
断面図を示すものであシ、特に前述した孔部分の拡大断
面図である。又第２図は第１図の平面図を示すものであ
る。第１図及び第２図に於て、平坦な板部材１は、ガラ
スニブキシ樹脂等の絶縁性基板であり、この平坦な板部
材１を貫通して形成された複数の小孔２ａ。
２ｂｆ持つ。この小孔２ａ、２ｂはスルーホール（ｔｈ
ｒｏｕｇｈ ｈｏｌｅ）と称され、前記小孔２ｈ 、
２ｂの周囲に形成された環状座３及び内壁導電層４表か
ら成る導電路を有する。この様なスルーホール２ｈ 、
２ｂは、上部回路配線ノクタ〜ン５ａを迂回して−Ｌ
部回路配線パターン５ｂ、５ｃ相互を接続するいわゆる
トンネル配線を可能とし又、単に上部回路配線パターン
５ｂ或は５ｃと下部配線パグーン６とを接・続すると、
とも可能である。この様な ゛スルーホール２ａ、２
ｂは配線引き廻しの設計自由度を著しく高めると共に両
面配線ができることから極めて有益である。
ｒｏｕｇｈ ｈｏｌｅ）と称され、前記小孔２ｈ 、
２ｂの周囲に形成された環状座３及び内壁導電層４表か
ら成る導電路を有する。この様なスルーホール２ｈ 、
２ｂは、上部回路配線ノクタ〜ン５ａを迂回して−Ｌ
部回路配線パターン５ｂ、５ｃ相互を接続するいわゆる
トンネル配線を可能とし又、単に上部回路配線パターン
５ｂ或は５ｃと下部配線パグーン６とを接・続すると、
とも可能である。この様な ゛スルーホール２ａ、２
ｂは配線引き廻しの設計自由度を著しく高めると共に両
面配線ができることから極めて有益である。
しかしながら、この種印刷配線基板に実装される小型電
子部品、特に半導体集積回路装置は、近年急速に高集積
化例図られ、外部リードの数が増加したシ、多機能化に
付随して、各集積回路装置相互を接続する配線が増加の
一途をたどっている。
子部品、特に半導体集積回路装置は、近年急速に高集積
化例図られ、外部リードの数が増加したシ、多機能化に
付随して、各集積回路装置相互を接続する配線が増加の
一途をたどっている。
加えてフラットパッケージ型の集積回路装置の様に方形
のデバイスの４方から外部リード−が導出した構造の集
積回路装置ｉ、外部リードの数の多いことは勿論、その
リード間ピッチも０．０５インチ（１，２７ｗｎ ）以
下と極めて狭く、プーアル・イン・ライン（ｄｕａｌ
ｉｎ １ｉｎｅ ）パッケージ型集積回路装置の外部リ
ード間ピッチ（２，５４ｍｍ ）の実に１／２以下であ
る。この様な問題を解決する一方法としく３） て多層印刷配線基板がある。多層印刷配線基板は両面印
刷配線基板を接着性絶縁物で張り合せる事はよシ実現で
きるが一生表面当りの配線密度は依然として変らない上
、高価でもある。
のデバイスの４方から外部リード−が導出した構造の集
積回路装置ｉ、外部リードの数の多いことは勿論、その
リード間ピッチも０．０５インチ（１，２７ｗｎ ）以
下と極めて狭く、プーアル・イン・ライン（ｄｕａｌ
ｉｎ １ｉｎｅ ）パッケージ型集積回路装置の外部リ
ード間ピッチ（２，５４ｍｍ ）の実に１／２以下であ
る。この様な問題を解決する一方法としく３） て多層印刷配線基板がある。多層印刷配線基板は両面印
刷配線基板を接着性絶縁物で張り合せる事はよシ実現で
きるが一生表面当りの配線密度は依然として変らない上
、高価でもある。
従って本発明は一生表面当りの配線密度を向上させる印
刷配線基板を得ることを目的とするものである。
刷配線基板を得ることを目的とするものである。
本発明の特徴は平坦な板部材を貫通して形成された小孔
の内壁に形成される導電性物質よシ成る導電路を、前記
板部材の表面とほぼ同一平面で終端した構造の印刷配線
基板である“。以下本発明の印刷配線基板によって得ら
れる多大な利益を実施例図に沿って詳説する。
の内壁に形成される導電性物質よシ成る導電路を、前記
板部材の表面とほぼ同一平面で終端した構造の印刷配線
基板である“。以下本発明の印刷配線基板によって得ら
れる多大な利益を実施例図に沿って詳説する。
第３図は本発明の高密度印刷配線基板の第１の実施例平
面図である。又、第４図は第３図のＡ−”′線切断面図
７あ±・平坦な板部材“は”７エポキシ樹脂等の絶縁性
基板であシ、この平坦な板部材１０．を貫通↓て形成さ
れた複数の小孔２０゜２１を持つ。この小孔２．０．２
１は、その内壁に筒状で且つ前記板部材１０の表面１１
とほぼ同一（４） ・Ｖ−而で終端する導電性物質よシ成る導電、路３０を
有する。導電路３０が形成された小孔２０、、．２１は
一般にスルーホールと呼称され、中空部４０゜４ノを有
する。この中空部４０．４１は、図示しない半導体集積
回路装置の外部リードを挿入するために０．８ ｔＩＩ
Ｉ＋１φ程度の口径を持つ。しかしながら−１二部回路
配線パターン５０ 、５１、．５２．５３と下部回路配
線・母ターン６０六を相互接続するためにのみ使用され
るものｆあれば前、記口径程必要ではなく、更に中空部
も特−に必要ではない。この様に上下回路配線相互を接
続するためのスルーホールハ、パイヤホール（ｖｉａ
ｈｏｌｅ） 或ハバイヤスルーホールと区別されて呼
ばれることもある。本発明はバイヤホールのみではなく
、電子部品の外部リードが実装されるものにも適用され
るものであることを銘記しておく。
面図である。又、第４図は第３図のＡ−”′線切断面図
７あ±・平坦な板部材“は”７エポキシ樹脂等の絶縁性
基板であシ、この平坦な板部材１０．を貫通↓て形成さ
れた複数の小孔２０゜２１を持つ。この小孔２．０．２
１は、その内壁に筒状で且つ前記板部材１０の表面１１
とほぼ同一（４） ・Ｖ−而で終端する導電性物質よシ成る導電、路３０を
有する。導電路３０が形成された小孔２０、、．２１は
一般にスルーホールと呼称され、中空部４０゜４ノを有
する。この中空部４０．４１は、図示しない半導体集積
回路装置の外部リードを挿入するために０．８ ｔＩＩ
Ｉ＋１φ程度の口径を持つ。しかしながら−１二部回路
配線パターン５０ 、５１、．５２．５３と下部回路配
線・母ターン６０六を相互接続するためにのみ使用され
るものｆあれば前、記口径程必要ではなく、更に中空部
も特−に必要ではない。この様に上下回路配線相互を接
続するためのスルーホールハ、パイヤホール（ｖｉａ
ｈｏｌｅ） 或ハバイヤスルーホールと区別されて呼
ばれることもある。本発明はバイヤホールのみではなく
、電子部品の外部リードが実装されるものにも適用され
るものであることを銘記しておく。
、さて、係る構造のスルーホールを有する本発明の印刷
配線基板は、第２図の従来゛のそれと図面上だけで比較
しても明らかなように作図上ではあるが配線密度が片面
のみで２倍となる。従って両面（５） 印刷されたこの種印刷基板に於ては４倍の配線引き廻し
が実現し得るととｋなる。
配線基板は、第２図の従来゛のそれと図面上だけで比較
しても明らかなように作図上ではあるが配線密度が片面
のみで２倍となる。従って両面（５） 印刷されたこの種印刷基板に於ては４倍の配線引き廻し
が実現し得るととｋなる。
次に本発明の印刷配線基板が発揮する利益を実例をもっ
て説明する。
て説明する。
第５図は本発明の他の実施例平面図であり１４ビンのデ
ュアル・イン・ライン・パッケージ型半導体集積回路装
置を実装するためのスルーホールパターン及び上部回路
配線／Ｐターン形成スペースの一部分を拡大した図であ
る。同第５図に於て、前記集積回路装置は片側に７つの
外部リードを有するから１列７個の小孔が二列に配置さ
れるものであるが、表示の関係上、片側で、しかも２つ
の小孔のみに限って描いである。この２つのスルーホー
ルのピッチＶは、この種半導体集積回路装置の外部リー
ドの標準リードピッチである０、 １インチ（２，５４
１１１）ピッチで、はぼ０．８飾φの中空部１００を有
するように形成されている。又小孔１１０の内壁に円柱
状で且つ板部材表面１２０とほぼ同一平面で終端する導
電路１３０は、００３〜０．０５ｍの厚みで形成される
から前記小孔１１０の（６）′ 直径は０９職φ程度である。従って記号Ｗで示される回
路配線パターン形成スペースは、１．５４＋ｎｍである
。このス被−スに何本の線を通すことができるかを計算
してみると、線相互の間隔Ｘは現在０１３〜０．１５ｍ
ｍミニマムと言われている。線巾Ｙｆ ０．１ ｒａｎ
ミニマムとすると、線相互の間隔Ｘが０１３調であれ
ば６本の線が通せ、前記間隔Ｘが０１５ｆｉであれば５
本の線が通せることになる。
ュアル・イン・ライン・パッケージ型半導体集積回路装
置を実装するためのスルーホールパターン及び上部回路
配線／Ｐターン形成スペースの一部分を拡大した図であ
る。同第５図に於て、前記集積回路装置は片側に７つの
外部リードを有するから１列７個の小孔が二列に配置さ
れるものであるが、表示の関係上、片側で、しかも２つ
の小孔のみに限って描いである。この２つのスルーホー
ルのピッチＶは、この種半導体集積回路装置の外部リー
ドの標準リードピッチである０、 １インチ（２，５４
１１１）ピッチで、はぼ０．８飾φの中空部１００を有
するように形成されている。又小孔１１０の内壁に円柱
状で且つ板部材表面１２０とほぼ同一平面で終端する導
電路１３０は、００３〜０．０５ｍの厚みで形成される
から前記小孔１１０の（６）′ 直径は０９職φ程度である。従って記号Ｗで示される回
路配線パターン形成スペースは、１．５４＋ｎｍである
。このス被−スに何本の線を通すことができるかを計算
してみると、線相互の間隔Ｘは現在０１３〜０．１５ｍ
ｍミニマムと言われている。線巾Ｙｆ ０．１ ｒａｎ
ミニマムとすると、線相互の間隔Ｘが０１３調であれ
ば６本の線が通せ、前記間隔Ｘが０１５ｆｉであれば５
本の線が通せることになる。
一方同第５図に想像線で示す環状座を有する従来の印刷
配線基板に於ては、環状座が０．２５ｍｍ程度であるか
ら配線スＲ−スＺは１１４腸と０．５柵も減ってしまい
、線相互の間隔Ｘが０．１３ｍ＋ｎであれば４本通せる
が、０．１５ｍｍであれば３本しか通せない。これらの
計算はフォトリソグラフィによるマスクズレを全く考慮
しない理論値であシ、実際は従来のもので３本通すのが
限界であるが、本発明によれば４本は楽に通せ、５本も
ツ能である。
配線基板に於ては、環状座が０．２５ｍｍ程度であるか
ら配線スＲ−スＺは１１４腸と０．５柵も減ってしまい
、線相互の間隔Ｘが０．１３ｍ＋ｎであれば４本通せる
が、０．１５ｍｍであれば３本しか通せない。これらの
計算はフォトリソグラフィによるマスクズレを全く考慮
しない理論値であシ、実際は従来のもので３本通すのが
限界であるが、本発明によれば４本は楽に通せ、５本も
ツ能である。
第６図は、本発明の更に他の実施例で、パイヤホールを
有する印刷配線基板の平面図であり、第 ′５図に示し
たと同じス（−スＷに、バイヤホールを含む３本の上部
回路配線パターンを描いた例図である。第６図に於て、
第５図と重複する部分は同一符号を付し説明を省略しで
ある。さて、上部回路配線・ぐターンス技−スＷに３本
の上部回路配線）ぐターン１４０．．１４１，１４２が
通り、且つ中央の配線パターン１４１が下部回路配線パ
ターン１５０とパイヤホール１６０で接続した実施例図
は、図示しない従来のパイヤホールと同じ寸法（０，４
ｙｎｍφ）の内径を持つ。従って小孔の直径は０、５
ｖａｎφであるが、回路配線ツクターン１４０ 、１４
１及び１４２の線巾Ｙを前“述したミニマム値（０，１
箇）の１．５倍の０．１５＋ｍｎにしても、線相互の間
隔Ｘは、前述したミー１− マム値（０，１３〜０．１
５ｍｍ）の１．５倍の０．２調も離すことがそきる。加
えて、従来デュアル・イン・ライン型半導体集積回路装
置の外部リード間ピッチ（２，５４ｍｍ）に３本の線を
通すのが限界だ゛ったのに対し、本発明によれば同じス
ペースにパイヤホールを含む線を３本楽々メ通すこぶが
できる。このことは回路配線・ぐターンの設計自由度が
極めて大きくなることを意味す以上詳細に説明した様に
本発明の印刷配線基板は、板部材を貫通して形成された
複数の小孔の内壁に形成する導電性物質より成る導電路
を、前記板部材表面とほぼ同一平面で終端するように構
成した事により、平坦な板部材表面での回路配線パター
ン密度が極めて高密度に描くことができる。
有する印刷配線基板の平面図であり、第 ′５図に示し
たと同じス（−スＷに、バイヤホールを含む３本の上部
回路配線パターンを描いた例図である。第６図に於て、
第５図と重複する部分は同一符号を付し説明を省略しで
ある。さて、上部回路配線・ぐターンス技−スＷに３本
の上部回路配線）ぐターン１４０．．１４１，１４２が
通り、且つ中央の配線パターン１４１が下部回路配線パ
ターン１５０とパイヤホール１６０で接続した実施例図
は、図示しない従来のパイヤホールと同じ寸法（０，４
ｙｎｍφ）の内径を持つ。従って小孔の直径は０、５
ｖａｎφであるが、回路配線ツクターン１４０ 、１４
１及び１４２の線巾Ｙを前“述したミニマム値（０，１
箇）の１．５倍の０．１５＋ｍｎにしても、線相互の間
隔Ｘは、前述したミー１− マム値（０，１３〜０．１
５ｍｍ）の１．５倍の０．２調も離すことがそきる。加
えて、従来デュアル・イン・ライン型半導体集積回路装
置の外部リード間ピッチ（２，５４ｍｍ）に３本の線を
通すのが限界だ゛ったのに対し、本発明によれば同じス
ペースにパイヤホールを含む線を３本楽々メ通すこぶが
できる。このことは回路配線・ぐターンの設計自由度が
極めて大きくなることを意味す以上詳細に説明した様に
本発明の印刷配線基板は、板部材を貫通して形成された
複数の小孔の内壁に形成する導電性物質より成る導電路
を、前記板部材表面とほぼ同一平面で終端するように構
成した事により、平坦な板部材表面での回路配線パター
ン密度が極めて高密度に描くことができる。
又、従来と同一密度に回路配線パターンを描けば回路配
線の線巾及び隣接する線相互の間隔の両方を約１．５倍
広げることができるので、製造過程での断線事故は殆ん
ど無くなる。加えて、半田メ。
線の線巾及び隣接する線相互の間隔の両方を約１．５倍
広げることができるので、製造過程での断線事故は殆ん
ど無くなる。加えて、半田メ。
キ等の工程で生じ易いブリツノ？、フォトリソ工程で生
じやすいパターン残りによる線間シュートが極めて発生
しにくくなる等、この種印刷配線基板に用いて有益であ
る。
じやすいパターン残りによる線間シュートが極めて発生
しにくくなる等、この種印刷配線基板に用いて有益であ
る。
第１図は従来の印す１ｊ配線基板の断面図を示し、第２
図はその平面図である。第゛３図は本発明の印刷配線基
板の一実施例平面図を示し、第４図は第３図のＡ −Ａ
’線切断面図である。第５図は本発明（９） の他の実施例平面図を示す。第６図は本発明の更に他の
実施例で、パイヤホールを有する印刷配線基板の平面図
である。 １０・・・板部材、２０ 、２１ 、１１ ｏ・・・小
孔、３０．１３０・・・導電路、５０．５１．５２，５
．ｉ、１４０゜１４１．１４？・・・上部回路配線パタ
ーン、６０．１５０・・・下部回路配線１？ターン、１
６０・パイヤホール。 （１０）
図はその平面図である。第゛３図は本発明の印刷配線基
板の一実施例平面図を示し、第４図は第３図のＡ −Ａ
’線切断面図である。第５図は本発明（９） の他の実施例平面図を示す。第６図は本発明の更に他の
実施例で、パイヤホールを有する印刷配線基板の平面図
である。 １０・・・板部材、２０ 、２１ 、１１ ｏ・・・小
孔、３０．１３０・・・導電路、５０．５１．５２，５
．ｉ、１４０゜１４１．１４？・・・上部回路配線パタ
ーン、６０．１５０・・・下部回路配線１？ターン、１
６０・パイヤホール。 （１０）
Claims (1)
- （１） 絶縁性材料の少なくとも１枚の平坦な板部材
から成る基板と、前記板部材を貫通して形成された複数
の小孔と、該小孔の内壁に形成された前記板部材の少な
くとも一方の表面とほぼ同一平面で終端する導電性物質
より成る導電路と、前記板部材の平坦な面に形成された
導電性物質より成る回路配線ノ’？ターンとを有し、該
回路配線・ぐターンの選ばれたパターンは、前記小孔の
直径以下の線。 巾で該小孔の内壁延長線上を横切って延びることによシ
前記導電路と接続して成る事を特徴とする印刷配線基板
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9829781A JPS582091A (ja) | 1981-06-26 | 1981-06-26 | 印刷配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9829781A JPS582091A (ja) | 1981-06-26 | 1981-06-26 | 印刷配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS582091A true JPS582091A (ja) | 1983-01-07 |
Family
ID=14215978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9829781A Pending JPS582091A (ja) | 1981-06-26 | 1981-06-26 | 印刷配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582091A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6163868U (ja) * | 1984-10-01 | 1986-04-30 | ||
| JP2010103435A (ja) * | 2008-10-27 | 2010-05-06 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52110472A (en) * | 1976-03-11 | 1977-09-16 | Takatsugu Komatsu | Printed circuit substrate |
| JPS5355775A (en) * | 1976-10-30 | 1978-05-20 | Hitachi Chemical Co Ltd | Method of producing through hole printed circuit board |
| JPS5629389A (en) * | 1979-08-17 | 1981-03-24 | Nippon Electric Co | Printed board |
-
1981
- 1981-06-26 JP JP9829781A patent/JPS582091A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52110472A (en) * | 1976-03-11 | 1977-09-16 | Takatsugu Komatsu | Printed circuit substrate |
| JPS5355775A (en) * | 1976-10-30 | 1978-05-20 | Hitachi Chemical Co Ltd | Method of producing through hole printed circuit board |
| JPS5629389A (en) * | 1979-08-17 | 1981-03-24 | Nippon Electric Co | Printed board |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6163868U (ja) * | 1984-10-01 | 1986-04-30 | ||
| JP2010103435A (ja) * | 2008-10-27 | 2010-05-06 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3111053B2 (ja) | 一次スルー・ホールおよび二次スルー・ホールを有する多層回路板 | |
| US5095407A (en) | Double-sided memory board | |
| US7095107B2 (en) | Ball assignment schemes for integrated circuit packages | |
| JP4341552B2 (ja) | プリント配線板 | |
| JPH0542140B2 (ja) | ||
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| JP2005166794A (ja) | 部品パッケージとプリント配線基板および電子機器 | |
| JP2664485B2 (ja) | セラミック多層配線板 | |
| JPS582091A (ja) | 印刷配線基板 | |
| JP3408590B2 (ja) | 多層プリント基板の配線構造 | |
| JPH06310827A (ja) | 表面実装部品配置構造 | |
| JPH04262590A (ja) | フレキシブル配線板 | |
| JP3008887U (ja) | Ｉｃピッチ変換基板 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JPH11102990A (ja) | 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板 | |
| JPS62243347A (ja) | 面付可能な電子部品 | |
| JP2646710B2 (ja) | Ｓｏｐ型ｓｍｄの両面実装プリント板 | |
| JPS582092A (ja) | 印刷配線基板 | |
| JPS6169159A (ja) | 集積回路装置 | |
| JPH10233462A (ja) | 半導体装置および基板ならびに半導体装置の実装構造 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JPS632149B2 (ja) | ||
| KR200267934Y1 (ko) | 볼 그리드 어레이 인쇄회로기판 | |
| JPS6369258A (ja) | 多層配線基板 | |
| JP2002124742A (ja) | プリント配線板、接続部品、及び電子機器 |