JP2664485B2 - セラミック多層配線板 - Google Patents
セラミック多層配線板Info
- Publication number
- JP2664485B2 JP2664485B2 JP17157289A JP17157289A JP2664485B2 JP 2664485 B2 JP2664485 B2 JP 2664485B2 JP 17157289 A JP17157289 A JP 17157289A JP 17157289 A JP17157289 A JP 17157289A JP 2664485 B2 JP2664485 B2 JP 2664485B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- mesh
- layer
- wiring
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、メッシュ状電源層等を有する積層セラミッ
ク基板上にさらに高密度な配線層を形成したセラミック
多層配線板に関し、特に積層セラミック基板内層のメッ
シュ状電源層あるいは信号配線と上記配線層内の電源配
線あるいは信号配線との接続用パッドを積層セラミック
基板表面に高密度に有したセラミック多層配線板に関す
るものである。
ク基板上にさらに高密度な配線層を形成したセラミック
多層配線板に関し、特に積層セラミック基板内層のメッ
シュ状電源層あるいは信号配線と上記配線層内の電源配
線あるいは信号配線との接続用パッドを積層セラミック
基板表面に高密度に有したセラミック多層配線板に関す
るものである。
［従来の技術］ 従来より、メッシュ状電源層等を有する積層セラミッ
ク基板上に高密度配線の樹脂配線層を形成したセラミッ
ク多層配線板が知られており、放熱性が良く、高密度配
線が行える特長を生かし、チップ等の電子部品を実装す
る手段として電子機器などの装置で広く利用されてい
る。
ク基板上に高密度配線の樹脂配線層を形成したセラミッ
ク多層配線板が知られており、放熱性が良く、高密度配
線が行える特長を生かし、チップ等の電子部品を実装す
る手段として電子機器などの装置で広く利用されてい
る。
第４図は従来構造のセラミック多層配線板の断面図を
示し、第５図は第４図中のAA′平面図を示している。図
中、１は積層セラミック基板、D1,D2,D3,D4はメッシュ
状電源層、Ｓは信号配線である。また、積層セラミック
基板１の周辺の3,4は、それぞれ入出力信号端子および
電源端子であり、ヴィアホール２を経由して信号配線Ｓ
あるいはメッシュ状電源層D1〜D4とに接続される。5,6
は、それぞれ信号配線パッド及び電源配線パッドであ
り、ヴィアホール２を経由して信号配線Ｓあるいはメッ
シュ状電源層D1〜D4に接続されている。また７は積層セ
ラミック基板１上に形成された樹脂配線層であり、上記
のパッド5,6を介して樹脂配線層７内の電源配線あるい
は高密度な信号配線が、積層セラミック基板１のメッシ
ュ状電源層D1〜D4あるいは信号配線Ｓに接続されている
（樹脂配線層７内の電源配線あるいは信号配線は図示し
ていない）。従来、第５図に示すようなヴィアホール２
間のピッチＰは、メッシュ状電源層D1,D2,D3,D4のどの
層においても同一な構造となっていた。
示し、第５図は第４図中のAA′平面図を示している。図
中、１は積層セラミック基板、D1,D2,D3,D4はメッシュ
状電源層、Ｓは信号配線である。また、積層セラミック
基板１の周辺の3,4は、それぞれ入出力信号端子および
電源端子であり、ヴィアホール２を経由して信号配線Ｓ
あるいはメッシュ状電源層D1〜D4とに接続される。5,6
は、それぞれ信号配線パッド及び電源配線パッドであ
り、ヴィアホール２を経由して信号配線Ｓあるいはメッ
シュ状電源層D1〜D4に接続されている。また７は積層セ
ラミック基板１上に形成された樹脂配線層であり、上記
のパッド5,6を介して樹脂配線層７内の電源配線あるい
は高密度な信号配線が、積層セラミック基板１のメッシ
ュ状電源層D1〜D4あるいは信号配線Ｓに接続されている
（樹脂配線層７内の電源配線あるいは信号配線は図示し
ていない）。従来、第５図に示すようなヴィアホール２
間のピッチＰは、メッシュ状電源層D1,D2,D3,D4のどの
層においても同一な構造となっていた。
［発明が解決しようとする課題］ しかしながら、上記従来の技術におけるセラミック多
層配線板では、実装するチップの高密度化などに伴い、
近年ますます樹脂配線層７の配線密度が高密度になり、
そのため信号配線パッド５のピッチを狭くして入力信号
端子数３の数を増大させる場合、あるいは電源配線パッ
ド６のピッチを狭くして電源配線パッド６を高密度化さ
せる場合、従来の構造のままでは、メッシュ状電源層の
メッシュ幅Ｗが狭くなり、メッシュ状電源層の電気抵抗
が増大する結果、給電層として使用出来ないことにもな
ってしまう問題点があった。特に大電流が必要な装置あ
るいはセラミック多層配線板のサイズが大きい場合で
は、致命的な問題となる。即ち、クリアランスをC,ヴィ
アホール径をＶとすると、メッシュ幅ＷはＷ＝Ｐ−２×
Ｃ−Ｖであり、積層セラミック基板１では製造性の観点
から、ピッチＰの大きさに関係なくクリアランスＣをあ
る程度大きくする必要があり、またヴィアホール２の径
Ｖも層間接続抵抗の観点及び製造性の点から、通常0.18
mm以上で設計される。このため、ピッチＰを狭くすると
急激にメッシュ幅Ｗが小さくなってしまう。ちなみに、
Ｃは0.24mm程度必要であり、ピッチＰを積層セラミック
基板１の製造限界に近い0.8mmとすると、Ｗは0.14mmと
狭いものになってしまう。ここで、積層セラミック基板
１の導体材料は、タングステンやモリブデン等であり、
抵抗率が大きいため特に電気抵抗が大きくなる。
層配線板では、実装するチップの高密度化などに伴い、
近年ますます樹脂配線層７の配線密度が高密度になり、
そのため信号配線パッド５のピッチを狭くして入力信号
端子数３の数を増大させる場合、あるいは電源配線パッ
ド６のピッチを狭くして電源配線パッド６を高密度化さ
せる場合、従来の構造のままでは、メッシュ状電源層の
メッシュ幅Ｗが狭くなり、メッシュ状電源層の電気抵抗
が増大する結果、給電層として使用出来ないことにもな
ってしまう問題点があった。特に大電流が必要な装置あ
るいはセラミック多層配線板のサイズが大きい場合で
は、致命的な問題となる。即ち、クリアランスをC,ヴィ
アホール径をＶとすると、メッシュ幅ＷはＷ＝Ｐ−２×
Ｃ−Ｖであり、積層セラミック基板１では製造性の観点
から、ピッチＰの大きさに関係なくクリアランスＣをあ
る程度大きくする必要があり、またヴィアホール２の径
Ｖも層間接続抵抗の観点及び製造性の点から、通常0.18
mm以上で設計される。このため、ピッチＰを狭くすると
急激にメッシュ幅Ｗが小さくなってしまう。ちなみに、
Ｃは0.24mm程度必要であり、ピッチＰを積層セラミック
基板１の製造限界に近い0.8mmとすると、Ｗは0.14mmと
狭いものになってしまう。ここで、積層セラミック基板
１の導体材料は、タングステンやモリブデン等であり、
抵抗率が大きいため特に電気抵抗が大きくなる。
本発明は、上記問題点を解決するために創案されたも
ので、ヴィアホールピッチを高密度にする一方で、給電
層の電気抵抗を低減するセラミック多層配線板を提供す
ることを目的とする。
ので、ヴィアホールピッチを高密度にする一方で、給電
層の電気抵抗を低減するセラミック多層配線板を提供す
ることを目的とする。
［課題を解決するための手段］ 上記の目的を達成するための本発明のセラミック多層
配線板の構成は、 積層セラミック基板上にさらに配線層を有するセラミ
ック多層配線板において、 前記積層セラミック基板内層には少なくとも２層以上
のメッシュ状電源層及び層間接続用ヴィアホールを有
し、 前記積層セラミック基板表面の周辺部には入出力信号
端子及び電源端子を有し、 前記積層セラミック基板表面の内側領域には前記積層
セラミック基板の上に形成される配線層の信号配線及び
電源配線との接続用パッドを有し、 前記積層セラミック基板のメッシュ状電源層の層配置
に対応して前記層間接続用ヴィアホールのピッチを変え
その広いピッチの該メッシュ状電源層を大電流用とする
ことを特徴とする。
配線板の構成は、 積層セラミック基板上にさらに配線層を有するセラミ
ック多層配線板において、 前記積層セラミック基板内層には少なくとも２層以上
のメッシュ状電源層及び層間接続用ヴィアホールを有
し、 前記積層セラミック基板表面の周辺部には入出力信号
端子及び電源端子を有し、 前記積層セラミック基板表面の内側領域には前記積層
セラミック基板の上に形成される配線層の信号配線及び
電源配線との接続用パッドを有し、 前記積層セラミック基板のメッシュ状電源層の層配置
に対応して前記層間接続用ヴィアホールのピッチを変え
その広いピッチの該メッシュ状電源層を大電流用とする
ことを特徴とする。
［作用］ 本発明は、一般に、必要な電源電流が電源種別毎に異
なることに着目し、大電流が必要なメッシュ状電源層と
大電流が必要でないメッシュ状電源層とを層分けし、大
電流が必要なメッシュ状電源層のヴィアホールピッチを
大電流が必要でないメッシュ状電源層のヴィアホールピ
ッチより大きくすることにより、全体としてヴィアホー
ルピッチを小さくして高密度にした場合、大電流が必要
なメッシュ状電源層については大きいメッシュ幅を確保
し、給電層としての電気抵抗を低減する。
なることに着目し、大電流が必要なメッシュ状電源層と
大電流が必要でないメッシュ状電源層とを層分けし、大
電流が必要なメッシュ状電源層のヴィアホールピッチを
大電流が必要でないメッシュ状電源層のヴィアホールピ
ッチより大きくすることにより、全体としてヴィアホー
ルピッチを小さくして高密度にした場合、大電流が必要
なメッシュ状電源層については大きいメッシュ幅を確保
し、給電層としての電気抵抗を低減する。
［実施例］ 以下、本発明の実施例を図面に基づいて詳細に説明す
る。
る。
第１図は本発明の一実施例の断面図を示し、第２図は
第１図中のBB′平面図を示し、第３図は同じく第１図中
のCC′平面図を示している。
第１図中のBB′平面図を示し、第３図は同じく第１図中
のCC′平面図を示している。
第１図において、１は積層セラミック基板であり、そ
の積層セラミック基板１内には複数層のメッシュ状電源
層E1,E2,E3,D4,D5を層分けして配置する。メッシュ状電
源層E1,E2,E3は、積層セラミック基板１の裏面側に配置
し、大電流が必要な電源層として使用する。一方、メッ
シュ状電源層D4,D5は、積層セラミック基板１の表面側
に配置し、大電流が必要でない電源層として使用する。
Ｓは積層セラミック基板１内に設けた信号配線である。
3,4は、それぞれ積層セラミック基板１の表面上の周辺
に配置した入出力信号端子および電源端子であり、ヴィ
アホール2Sあるいは2D,2Eを経由して信号配線Ｓあるい
はメッシュ状電源層E1,E2,E3,D4,D5へ接続する。５は信
号配線パッド、6Dは小電流電源配線パッド、6Eは大電流
電源配線パッドであり、それぞれヴィアホール2S,2D,2E
を経由して信号配線Ｓあるいはメッシュ状電源層D4,D5
あるいはメッシュ状電源層E1,E2,E3に接続する。７は積
層セラミック基板１上に形成された樹脂配線層であり、
上記の配線パッド5,6D,6Eを介して、樹脂配線層７内の
図示しない電源配線あるいは高密度な信号配線と、積層
セラミック基板１の信号線Ｓあるいはメッシュ状電源層
E1,E2,E3,D4,D5とを接続する。積層セラミック基板１の
裏面側に近い下層からのヴィアホール2D,2E,2Sは、その
上層にメッシュ状電源層E1〜D5がある場合にはその孔部
を通って各端子3,4やパッド5,6D,6Eに達する。
の積層セラミック基板１内には複数層のメッシュ状電源
層E1,E2,E3,D4,D5を層分けして配置する。メッシュ状電
源層E1,E2,E3は、積層セラミック基板１の裏面側に配置
し、大電流が必要な電源層として使用する。一方、メッ
シュ状電源層D4,D5は、積層セラミック基板１の表面側
に配置し、大電流が必要でない電源層として使用する。
Ｓは積層セラミック基板１内に設けた信号配線である。
3,4は、それぞれ積層セラミック基板１の表面上の周辺
に配置した入出力信号端子および電源端子であり、ヴィ
アホール2Sあるいは2D,2Eを経由して信号配線Ｓあるい
はメッシュ状電源層E1,E2,E3,D4,D5へ接続する。５は信
号配線パッド、6Dは小電流電源配線パッド、6Eは大電流
電源配線パッドであり、それぞれヴィアホール2S,2D,2E
を経由して信号配線Ｓあるいはメッシュ状電源層D4,D5
あるいはメッシュ状電源層E1,E2,E3に接続する。７は積
層セラミック基板１上に形成された樹脂配線層であり、
上記の配線パッド5,6D,6Eを介して、樹脂配線層７内の
図示しない電源配線あるいは高密度な信号配線と、積層
セラミック基板１の信号線Ｓあるいはメッシュ状電源層
E1,E2,E3,D4,D5とを接続する。積層セラミック基板１の
裏面側に近い下層からのヴィアホール2D,2E,2Sは、その
上層にメッシュ状電源層E1〜D5がある場合にはその孔部
を通って各端子3,4やパッド5,6D,6Eに達する。
第２図では積層セラミック基板１内の裏面側に近いメ
ッシュ状電源層E3の平面が示され、第３図では積層セラ
ミック基板１内の表面側に近いメッシュ状電源層D5が示
されている。これらの図例に示すように本実施例では、
メッシュ状電源層E1,E2,E3のヴィアホールピッチPEをメ
ッシュ状電源層D4,D5のヴィアホールピッチPDの２倍と
する。
ッシュ状電源層E3の平面が示され、第３図では積層セラ
ミック基板１内の表面側に近いメッシュ状電源層D5が示
されている。これらの図例に示すように本実施例では、
メッシュ状電源層E1,E2,E3のヴィアホールピッチPEをメ
ッシュ状電源層D4,D5のヴィアホールピッチPDの２倍と
する。
以上のように構成した実施例の作用を調べる。本実施
例は、電源電流が電源種別によって異なる点に着目し、
大電流が必要な電源層として、ヴィアホールピッチPEを
広く取り積層セラミック基板１の裏面側である下層に配
置したメッシュ状電源層E1,E2,E3を用い、大電流が必要
でない電源層として、ヴィアホールピッチPDを狭く取
り、積層セラミック基板１内の表面側である上層に配置
したメッシュ状電源層D4,D5を用いる。これにより、メ
ッシュ状電源層D4,D5は、そのヴィアホールピッチPDを
狭くすることによる電気抵抗の増加の影響が、小電流で
あることから少なくなり、ヴィアホールピッチの高密度
化に対応することが可能になる。この場合、第１図に示
す信号配線Ｓを積層セラミック基板１の表面側に配置す
れば、ヴィアホールピッチ2Sのピッチを狭くし、高密度
に信号配線パッド５及び入出力信号端子３を設けること
が可能である。一方、メッシュ状電源層E1,E2,E3は、ヴ
ィアホールピッチPEがPDの２倍であることから、PDを小
さくしても、そのメッシュ幅WEが従来よりも十分広くな
り、その電気抵抗を大幅に低減することが可能になり、
大電流用の電源層として好適なものとなる。これを具体
例で示すと、クリアランスＣが0.24mm、ヴィアホール径
Ｖが0.18mm、信号配線パッド５のピッチすなわちメッシ
ュ状電源層D4,D5のヴィアホールピッチPDが0.8mmの場
合、上に述べた様に、メッシュ状電源層の配置を工夫し
て、メッシュ状電源層E1,E2,E3のヴィアホールピPEを２
倍の1.6mmとするだけで、メッシュ状電源層D4,D5のメッ
シュ幅WD（＝PD−２×Ｃ−Ｖ）に比較してメッシュ状電
源層E1,E2,E3のメッシュ幅WE（＝PE−２×Ｃ−Ｖ）を７
倍も大きく出来、電気抵抗を1/7と大幅に低減できる。
例は、電源電流が電源種別によって異なる点に着目し、
大電流が必要な電源層として、ヴィアホールピッチPEを
広く取り積層セラミック基板１の裏面側である下層に配
置したメッシュ状電源層E1,E2,E3を用い、大電流が必要
でない電源層として、ヴィアホールピッチPDを狭く取
り、積層セラミック基板１内の表面側である上層に配置
したメッシュ状電源層D4,D5を用いる。これにより、メ
ッシュ状電源層D4,D5は、そのヴィアホールピッチPDを
狭くすることによる電気抵抗の増加の影響が、小電流で
あることから少なくなり、ヴィアホールピッチの高密度
化に対応することが可能になる。この場合、第１図に示
す信号配線Ｓを積層セラミック基板１の表面側に配置す
れば、ヴィアホールピッチ2Sのピッチを狭くし、高密度
に信号配線パッド５及び入出力信号端子３を設けること
が可能である。一方、メッシュ状電源層E1,E2,E3は、ヴ
ィアホールピッチPEがPDの２倍であることから、PDを小
さくしても、そのメッシュ幅WEが従来よりも十分広くな
り、その電気抵抗を大幅に低減することが可能になり、
大電流用の電源層として好適なものとなる。これを具体
例で示すと、クリアランスＣが0.24mm、ヴィアホール径
Ｖが0.18mm、信号配線パッド５のピッチすなわちメッシ
ュ状電源層D4,D5のヴィアホールピッチPDが0.8mmの場
合、上に述べた様に、メッシュ状電源層の配置を工夫し
て、メッシュ状電源層E1,E2,E3のヴィアホールピPEを２
倍の1.6mmとするだけで、メッシュ状電源層D4,D5のメッ
シュ幅WD（＝PD−２×Ｃ−Ｖ）に比較してメッシュ状電
源層E1,E2,E3のメッシュ幅WE（＝PE−２×Ｃ−Ｖ）を７
倍も大きく出来、電気抵抗を1/7と大幅に低減できる。
なお、本実施例では、電源層のメッシュ形状を正方形
としているが、円形等でも本発明の効果が損なわれるこ
とが無いことは言うまでもない。また、電源層にはGND
（グランド）層をも含むものである。さらに、積層セラ
ミック基板１上に形成される配線層の例として、樹脂配
線層７をとりあげているが、セラミック配線層等の他の
配線層でもかまわない。このように、本発明はその主旨
に沿って種々に応用され、種々の実施態様を取り得るも
のである。
としているが、円形等でも本発明の効果が損なわれるこ
とが無いことは言うまでもない。また、電源層にはGND
（グランド）層をも含むものである。さらに、積層セラ
ミック基板１上に形成される配線層の例として、樹脂配
線層７をとりあげているが、セラミック配線層等の他の
配線層でもかまわない。このように、本発明はその主旨
に沿って種々に応用され、種々の実施態様を取り得るも
のである。
［発明の効果］ 以上の説明で明らかなように、本発明のセラミック多
層配線板によれば、メッシュ状電源層の層配置に対応し
て層間接続用のヴィアホールピッチを変え、広いヴィア
ホールピッチのメッシュ状電源層を大電流用とすること
で、大電流の電源層の電気抵抗を低減することができる
とともに、狭いヴィアホールピッチのメッシュ状電源層
によりヴィアホールピッチの高密度化に対応することが
できる。
層配線板によれば、メッシュ状電源層の層配置に対応し
て層間接続用のヴィアホールピッチを変え、広いヴィア
ホールピッチのメッシュ状電源層を大電流用とすること
で、大電流の電源層の電気抵抗を低減することができる
とともに、狭いヴィアホールピッチのメッシュ状電源層
によりヴィアホールピッチの高密度化に対応することが
できる。
第１図は本発明の一実施例を示す断面図、第２図は第１
図の実施例のBB′平面図、第３図は第１図の実施例CC′
平面図、第４図は従来例の断面図、第５図は第４図の従
来例のAA′平面図である。 １……積層セラミック基板、2E,2D,2S……ヴィアホー
ル、３……入出力信号端子、４……電源端子、５……信
号配線パッド、6D,6E……電源配線パッド、７……樹脂
配線層、E1,E2,E3……ヴィアホールピッチの広いメッシ
ュ状電源層、D4,D5……ヴィアホールピッチの狭いメッ
シュ状電源層。
図の実施例のBB′平面図、第３図は第１図の実施例CC′
平面図、第４図は従来例の断面図、第５図は第４図の従
来例のAA′平面図である。 １……積層セラミック基板、2E,2D,2S……ヴィアホー
ル、３……入出力信号端子、４……電源端子、５……信
号配線パッド、6D,6E……電源配線パッド、７……樹脂
配線層、E1,E2,E3……ヴィアホールピッチの広いメッシ
ュ状電源層、D4,D5……ヴィアホールピッチの狭いメッ
シュ状電源層。
Claims (1)
- 【請求項１】積層セラミック基板上にさらに配線層を有
するセラミック多層配線板において、 前記積層セラミック基板内層には少なくとも２層以上の
メッシュ状電源層及び層間接続用ヴィアホールを有し、 前記積層セラミック基板表面の周辺部には入出力信号端
子及び電源端子を有し、 前記積層セラミック基板表面の内側領域には前記積層セ
ラミック基板の上に形成される配線層の信号配線及び電
源配線との接続用パッドを有し、 前記積層セラミック基板のメッシュ状電源層の層配置に
対応して前記層間接続用ヴィアホールのピッチを変えそ
の広いピッチの該メッシュ状電源層を大電流用とするこ
とを特徴とするセラミック多層配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17157289A JP2664485B2 (ja) | 1989-07-03 | 1989-07-03 | セラミック多層配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17157289A JP2664485B2 (ja) | 1989-07-03 | 1989-07-03 | セラミック多層配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0336791A JPH0336791A (ja) | 1991-02-18 |
| JP2664485B2 true JP2664485B2 (ja) | 1997-10-15 |
Family
ID=15925636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17157289A Expired - Fee Related JP2664485B2 (ja) | 1989-07-03 | 1989-07-03 | セラミック多層配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2664485B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5841888A (en) | 1996-01-23 | 1998-11-24 | Harris Corporation | Method for fingerprint indexing and searching |
| US5956415A (en) * | 1996-01-26 | 1999-09-21 | Harris Corporation | Enhanced security fingerprint sensor package and related methods |
| US5963679A (en) * | 1996-01-26 | 1999-10-05 | Harris Corporation | Electric field fingerprint sensor apparatus and related methods |
| US5828773A (en) * | 1996-01-26 | 1998-10-27 | Harris Corporation | Fingerprint sensing method with finger position indication |
| KR20010085811A (ko) * | 1998-09-17 | 2001-09-07 | 엔도 마사루 | 다층빌드업배선판 |
| JP5076652B2 (ja) * | 2007-06-07 | 2012-11-21 | 株式会社デンソー | セラミック積層配線基板 |
| JP2018107307A (ja) | 2016-12-27 | 2018-07-05 | 富士通株式会社 | プリント基板及び電子装置 |
-
1989
- 1989-07-03 JP JP17157289A patent/JP2664485B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0336791A (ja) | 1991-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6888240B2 (en) | High performance, low cost microelectronic circuit package with interposer | |
| US5136471A (en) | Laminate wiring board | |
| US5095407A (en) | Double-sided memory board | |
| JPH1168026A (ja) | 配線用補助パッケージおよび印刷回路配線板構造 | |
| JPWO2003098983A1 (ja) | プリント配線板 | |
| JP2664485B2 (ja) | セラミック多層配線板 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JPH03286590A (ja) | セラミック配線基板 | |
| JPH0227836B2 (ja) | ||
| JPH09246684A (ja) | Ｂｇａ実装構造 | |
| JPH0823047A (ja) | Ｂｇａ型半導体装置 | |
| WO1999013509A1 (en) | Semiconductor device | |
| JP2933729B2 (ja) | プリント配線基板装置 | |
| JPH03263841A (ja) | 電子部品搭載用基板 | |
| JPH04118958A (ja) | 表面実装用多層型配線基板 | |
| JPH01132150A (ja) | 半導体チップのキャリア基板 | |
| JPH01196198A (ja) | 多層配線基板 | |
| JP3982960B2 (ja) | 半導体装置 | |
| JP3308448B2 (ja) | 終端抵抗アレー及びこれを備えた基板 | |
| JPH0741161Y2 (ja) | 混成集積回路 | |
| JPH0478014B2 (ja) | ||
| JPS6369258A (ja) | 多層配線基板 | |
| JPH01794A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |