JPH01196198A

JPH01196198A - 多層配線基板

Info

Publication number: JPH01196198A
Application number: JP63020070A
Authority: JP
Inventors: Toyoji Yasuda; 豊司安田; Taichi Kon; 昆　太一
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1988-01-30
Filing date: 1988-01-30
Publication date: 1989-08-07
Anticipated expiration: 2009-04-27
Also published as: JPH0632385B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、接地層あるいは電源層あるいは配線を絶縁膜
を介して多層化した多層配線基板において、膜抵抗素子
、特に高速パルスを歪みなく伝送するために必要な整合
終端抵抗回路用膜抵抗素子を内蔵した多層配線基板に関
するものである。

［従来の技術］従来、高速パルス伝送時に反射に起因して発生ずる波形
歪みを制御するための整合終端抵抗回路用抵抗素子とし
ては、デツプ抵抗部品を使用するのが一般的である。第
５図（ａ）、（ｂ）にチツプ抵抗部品を搭載した従来の
多層配線基板の概要を示す。（ａ）は縦断側面図、（ｂ
）は（ａ）におけるＣ−Ｄ線横断平面図である。（ａ）
は（、ｂ）のＡ−Ｂ線を通る断面に対応している。図中
１は基板、２は絶縁膜３および接地層７および電源層８
および配線９を含む多層配線層である。通常、この多層
配線層２は、セラミック基板１上に接地層７を形成後、
絶縁膜・配線を形成しさらに絶縁膜および電源層８を形
成しその上に絶縁膜・表面層を形成して実現される。多
層配線層２の表面層にはボンディング用パッド１３，１
４．１５が形成され、さらに、これらパッド１３，１４
．１５はそれぞれ接地層７．配線９．電源層８とヴィア
ホール１０．１１．１２にて接続される。表面層には、
必要により配線・接地用導体等も形成される（図示して
いない）。また、接地層７．電源層８は（ｂ）に示す様
に網目格子状とし、その網目を上下に投影して得られる
網目領域を層間接続用ヴィアホールの形成領域としてい
るのが一般的である。４はＬＳＩチップで、１’６．１
７はその電極である。電極１６は整合終端抵抗回路が必
要な信号端子であり、電極１７は必要としない信号端子
である。５はチップ抵抗部品で抵抗膜６および電極１８
．１９を有し、抵抗膜６は通常セラミック板５ａの表面
に形成される。以上において、従来の整合終端抵抗回路
は、ＬＳＩチップの電極１６がボンディング用パッド１
４とボンディング用ワイヤ２０にてボンディングされ、
抵抗膜６の電極１８がボンディング用パッド１４とボン
ディング用ワイヤ２１にてボンディングされ、さらに抵
抗膜６の電極１９がボンディング用パッド１３とボンデ
ィングワイヤ２２にてボンディングされて形成されてい
た。

［発明が解決しようとする課題］しかしながら、上記従来の技術における多層配線基板の
構造では、デツプ抵抗部品５の体積が大きいため実装密
度の低下は避けられない。また、接着剤等でチップ抵抗
部品５を多層配線層２上に搭載する必要があり組み立て
に時間を要する。さらに、ワイヤボンディング箇所が多
く、高周波時性が劣化するなど多くの欠点がある。

こうした欠点を解決する手段として、整合終端抵抗回路
をＬＳＩチップ内に内蔵することも考えられる。しかし
、この解決手段ではＬＳＩチップでの発熱量が増大し、
ＬＳＩチップの放熱が困難となる。また、分岐回路等回
路設計上、整合終端抵抗回路を内蔵しないＬＳＩチップ
も必要であることからＬＳＩチップの種類が増加し、Ｌ
ＳＩのマスク設計・製造管理が著しく複雑となる問題点
がある。さらには、チップ面積が増加し、このためＬＳ
Ｉ製造歩留りの低下が避けられない。

本発明は、チップ抵抗部品の実装に伴う組み立て作業性
や実装密度の低下、高周波特性の劣化あるいは整合終端
抵抗回路のＬＳＩチップ内蔵に伴う発熱密度の増大等の
上記問題点を解決し、整合終端抵抗回路用膜抵抗素子を
内蔵した多層配線基板を提供することを目的とする。

［課題を解決するための手段］上記の目的を達成するための本発明の多層配線基板の構
成は、４一基板の表面または内層に形成した所定のピッチの平面網
目形状の導体パターンと、この網目形状を上下に投影し
て得られる層間接続用ヴイアポールを形成するための網
目領域とを有する多層配線基板において、上記網目領域内または配線層内に整合終端用の抵抗膜を
形成したことを特徴とする。

［作用］従来の多層配線基板において、網目領域は層間接続用の
ヴイアポールを形成する領域として確保されているが、
実際の多層配線基板では、すべての網目領域に層間接続
用ヴィアホールが存在することはないのが実情である。

本発明は、上記に着目し、層間接続用ヴィアホールを形
成するために用意されている網目領域またはそれを含む
配線層に整合終端用の抵抗膜を形成し、必要に応じて適
宜配線や電源層または接地層等にヴィアホール等で接続
できるようにして、整合終端抵抗回路をボンディングに
よらず形成可能にする。このようにして、整合終端抵抗
回路の実装において、網目領域をスペース的に有効に利
用し、デツプ抵抗部品やｒ、ｓｒ内蔵の整合終端抵抗回
路を不要とする。まｌコ、この抵抗膜は基板上に散在す
る結果、発熱密度が疎になる。

［実施例］以下、本発明の実施例を図面に基づいて詳細に説明する
。以下、従来と同一の部材には同一の符号を用いて説明
を簡略にする。

第１図（ａ）、（ｂ）は本発明の第１の実施例を示す構
成図である。（ａ）は第１の実施例の縦断側面図であり
、（ｂ）は（ａ）のＣ−Ｄ線横断平面図である。（ａ）
は、（ｂ）のＡ−Ｂ線を通る断面に対応する。図中１は
セラミック基板、２はポリイミド膜等の絶縁層３および
配線９および所定のピッチを有する平面網目格子状導体
パターンの接地層７および電源層８を含む多層配線層で
ある。２３は電源層８の網目領域内に形成された抵抗膜
で、一端が電源層８に接続され他端には電極２４が形成
されている。この電極２４とホンディング用のパッド１
４とをヴィアホール１１にて接続ずれば、ＬＳＩヂンブ
４の電極１６に対する整合終端抵抗回路が形成できる。

上記第１の実施例によれば、抵抗膜２３を網目領域内に
形成しているため、従来の配線層構成を変えることなく
高密度に膜抵抗素子を実現出来、さらにホンディングも
不要のため組み立て作業性が飛躍的に改善される。この
第１の実施例では必要な位置にのみ抵抗膜２３を形成し
ている。この場合、ＩＣチップ４．パッド１４の配置に
応じて、抵抗膜２３を作成１−るためのマスクを設計・
作成すれば良い。

第２図（ａ）、（ｂ’）は本発明の第２の実施例の構成
を示し、（ａ　）　ｌ；］その縦断側面図、（ｂ）は（
２Ｌ）のＣ−Ｄ線横断平面図であり、（ａ）は（１〕）
のＡ−Ｂ線を通る断面に対応している。第２の実施例は
第１図の第１の実施例と同様に抵抗＋ａ　２３を電源層
８の網目領域内に形成するものであるが、第１の実施例
がマスク設計によりその都度必要な箇所に抵抗＋＋＊　
２３を形成するのに対し、第２の実施例は予め例えば千
鳥位置の網目領域内に抵抗膜２３を形成しておき、電源
層８を形成する際に必要に応じて電極２４を設（プ、ヴ
ィアホール１１にてパッド１４に接続することにより整
合終端抵抗回路を形成した実施例である。

」二記第２の実施例によれば、千鳥位置に抵抗膜２３を
予め形成しているため、必要に応じて抵抗膜２３の幾つ
かを使用し、整合終端抵抗回路を形成出来る。従って、
抵抗膜２３を作成するためのマスクを設計変更すること
なく、ＩＣチップ４゜パッドＩ４の配置変更に対処でき
る。この第２の実施例においても、従来の配線層構成を
変えることなく高密度に膜抵抗素子を実現出来、さらに
ホンディングが不要のため組み立て作業性が飛躍的に改
善されること（−第１の実施例と同様である。

尚、電極２４を全ての抵抗膜に予め形成しておき、電源
層８及び電極２４を形成するためのマスクを標準化ずろ
ことも可能である。この場合、ヴィアホール１１の形成
位置を必要に応じて選択すれば必要な場所に整合終端回
路を形成出来る。

第３図（ａ）、（ｂ）は本発明の第３の実施例の構成を
示し、（ａ）はその縦断側面図、（１］）は（λ）のＣ
−Ｄ線横断平面図であり、（ａ）は（ｂ）のＡ−Ｂ線を
通る断面に対応している。この第３の実施例は、網目領
域を含む配線層２ａ内に抵抗膜２３を形成した実施例で
ある。第３の実施例では、抵抗膜２３の一端を配線２５
、パッド２６およびヴィアホール２７を介して接地層７
と接続し、他端の電極２４をヴイアポール１１を介して
パッド１４を接続して整合終端抵抗回路を形成する。第
３の実施例によれば、網目格子形状の電源層８の下にも
定形、非定形の抵抗膜２３が形成可能となる。この実施
例においても整合終端抵抗回路を形成するためのボンデ
インクが不要となり、組み立て作業性が改善される効果
は他と同様である。

第４図（ａ）、（ｂ）ｉＪ本発明の第４の実施例の構成
図を示し、（ａ）１１その縦断側面図、（ｂ）は（ａ）
のＣ−Ｄ線横断平面図であり、（ａ）は（ｂ）のＡ−Ｂ
線を通る断面に対応する。この第４の実施例は、多層配
線層２の最下層、即ぢセラミノり基板１表面上の接地層
７の網目領域の全てに抵抗膜２３を形成した実施例であ
る。抵抗膜２３の一端は接地層７と接続されており、必
要に応じて他端に電極２４を形成し、ヴィアホール１１
を介してパッド１４と接続することにより整合終端抵抗
回路を形成出来、ボンディングが不要になる。

接地層７を多層配線層２表面のパッド１３と接続するに
は、抵抗膜２３を覆う形状のパッド２８を接地層７と電
気的に接続する形で形成し、ヴィアホール１０を形成す
れば良い。この第４の実施例においても、第２の実施例
と同様、抵抗膜２３を形成するためのマスクを標準化出
来る。また、電極２４をすべて抵抗膜２３の他端に形成
し、接地層７及び電極２４を形成するためのマスクを標
準化することも可能である。

以上のそれぞれの実施例では、通常の薄膜技術。

厚膜技術で抵抗膜２３．電極２４が製作可能で小型化で
き、ＬＳＩチップの配置・種別変更に対し新たにガラス
マスクを設計・作成することなく対処できる構成も可能
であるばかりでなく、ワイヤボンディング箇所の低減に
よって高周波特性の改善が図れることは言うまでもない
。抵抗膜２３を形成する箇所は、実際上層間接続のない
所を利用可能なので、従来のチップ抵抗部品のように実
装密度の低下を引き起す虞れはなくなるとともに、ＬＳ
Ｉチップに整合終端回路を内蔵した場合に伴う、発熱等
の諸問題を解消する。

なお、以上の実施例では導体パターンの網目形状を正方
形としているが、丸形、菱形等の網目形状であっても本
発明の効果をさまたげるものではないなど、本発明はそ
の主旨に沿って種々に応用され、種々の実施態様を取り
得るものである。

［発明の効果］以上の説明で明らかなように、本発明の多層配線基板に
よれば、抵抗膜を網目領域内または網目領域を含む配線
層内に形成しているため、従来の配線層構成を変えるこ
となく、高密度に膜抵抗素子を実現出来、さらにボンデ
ィングが不要のため組み立て作業性が飛躍的に改善され
、高周波特性の改善も図れる。さらに、網目領域の全で
あるいは網目領域の千鳥位置等のパターンで予め抵抗膜
を形成しておくことにより、抵抗膜を作成するためのマ
スクを設計変更することなく、ＩＣチップ。

パッドの配置変更に対処することも可能となり、多層配
線基板の設計時間短縮・経済化を実現出来る。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は本発明の第１の実施例を示す構
成図、第２図（ａ）、（ｂ）は本発明の第２の実施例を
示す構成図、第３図（ａ）、（ｂ）は本発明の第３の実
施例を示す構成図、第４図（ａ）、（ｂ）は本発明の第
４の実施例を示す構成図、第５図（ａ）、（ｂ）は従来
の多層配線基板の構成図である。１・・・セラミック基板、２　多層配線層、２ａ・・・
配線層、７　・接地層、８・電源層、９．２６　配線、
１０．１１，１２．２７・・ヴィアホール、１３．１４
．１５・ボンディング用パッド、２３・・・抵抗膜、２
４・・・電極、２５・・・パッド。口の

Claims

【特許請求の範囲】

（１）基板の表面または内層に形成した所定のピッチの
平面網目形状の導体パターンと、この網目形状を上下に
投影して得られる層間接続用ヴィアホールを形成するた
めの網目領域とを有する多層配線基板において、上記網目領域内に整合終端用の抵抗膜を形成したことを
特徴とする多層配線基板。
（２）請求項１記載の多層配線基板において、抵抗膜は
導体パターンである接地層または電源層の網目領域内に
形成し、その抵抗膜の一端を上記接地層または電源層へ
電気的に接続するとともに、上記網目領域内の所定の位
置に形成された上記抵抗膜の他端を必要に応じて配線あ
るいは配線層表面のパッドにヴィアホールを経て接続す
ることを特徴とする多層配線基板。
（３）基板の表面または内層に形成した所定のピッチの
平面網目形状の導体パターンと、この網目形状を上下に
投影して得られる層間接続用ヴィアホールを形成するた
めの網目領域とを有する多層配線基板において、整合終端用の抵抗膜を配線層と同じ層内に形成し、上記
抵抗膜の両端を必要に応じて配線あるいは配線層表面の
パッドにヴィアホールを経て接続することを特徴とする
多層配線基板。