JPH0632385B2 - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPH0632385B2 JPH0632385B2 JP63020070A JP2007088A JPH0632385B2 JP H0632385 B2 JPH0632385 B2 JP H0632385B2 JP 63020070 A JP63020070 A JP 63020070A JP 2007088 A JP2007088 A JP 2007088A JP H0632385 B2 JPH0632385 B2 JP H0632385B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesh
- resistance film
- resistance
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、接地層あるいは電源層あるいは配線を絶縁膜
を介して多層化した多層配線基板において、膜抵抗素
子、特に高速パルスを歪みなく伝送するために必要な整
合終端抵抗回路用巻抵抗素子を内蔵した多層配線基板に
関するものである。
を介して多層化した多層配線基板において、膜抵抗素
子、特に高速パルスを歪みなく伝送するために必要な整
合終端抵抗回路用巻抵抗素子を内蔵した多層配線基板に
関するものである。
［従来の技術］ 従来、高速パルス伝送時に反射に起因して発生する波形
歪みを制御するための整合終端抵抗回路用抵抗素子とし
ては、チップ抵抗部品を使用するのが一般的である。第
５図（ａ），（ｂ）にチップ抵抗部品を搭載した従来の
多層配線基板の概要を示す。（ａ）は縦断側面図、
（ｂ）は（ａ）におけるＣ−Ｄ線横断平面図である。
（ａ）は（ｂ）のＡ−Ｂ線を通る断面図に対応してい
る。図中１は基板、２は絶縁膜３および接地層７および
電源層８および配線９を含む多層配線層である。通常、
この多層配線層２は、セラミック基板１上に接地層７を
形成跡、絶縁膜・配線を形成しさらに絶縁膜および電源
層８を形成しその上に絶縁膜・表面層を形成して実現さ
れる。多層配線層２の表面層にはボンディング用パッド
１３，１４，１５が形成され、さらに、これらパッド１
３，１４，１５はそれぞれ接地層７，配線９，電源層８
とヴィアホール１０，１１，１２にて接続される。表面
層には、必要により配線・接地用導体等も形成される
（図示していない）。また、接地層７，電源層８は
（ｂ）に示す様に網目格子状とし、その網目を上下に投
影して得られる網目領域を層間接続用ヴィアホールの形
成領域としているのが一般的である。４はＬＳＩチップ
で、１６，１７はその電極である。電極１６は整合終端
抵抗回路が必要な信号端子であり、電極１７は必要とし
ない信号端子である。５はチップ抵抗部品で抵抗膜６お
よび電極１８，１９を有し、抵抗膜６は通常セラミック
板５ａの表面に形成される。以上において、従来の整合
終端抵抗回路は、ＬＳＩチップの電極１６がボンディン
グ用パッド１４とボンディング用ワイヤ２０にてボンデ
ィングされ、抵抗膜６の電極１８がボンディング用パッ
ド１４とボンディング用ワイヤ２１にてボンディングさ
れ、さらに抵抗膜６の電極１９がボンディング用パッド
１３とボンディングワイヤ２２にてボンディングされて
形成されていた。
歪みを制御するための整合終端抵抗回路用抵抗素子とし
ては、チップ抵抗部品を使用するのが一般的である。第
５図（ａ），（ｂ）にチップ抵抗部品を搭載した従来の
多層配線基板の概要を示す。（ａ）は縦断側面図、
（ｂ）は（ａ）におけるＣ−Ｄ線横断平面図である。
（ａ）は（ｂ）のＡ−Ｂ線を通る断面図に対応してい
る。図中１は基板、２は絶縁膜３および接地層７および
電源層８および配線９を含む多層配線層である。通常、
この多層配線層２は、セラミック基板１上に接地層７を
形成跡、絶縁膜・配線を形成しさらに絶縁膜および電源
層８を形成しその上に絶縁膜・表面層を形成して実現さ
れる。多層配線層２の表面層にはボンディング用パッド
１３，１４，１５が形成され、さらに、これらパッド１
３，１４，１５はそれぞれ接地層７，配線９，電源層８
とヴィアホール１０，１１，１２にて接続される。表面
層には、必要により配線・接地用導体等も形成される
（図示していない）。また、接地層７，電源層８は
（ｂ）に示す様に網目格子状とし、その網目を上下に投
影して得られる網目領域を層間接続用ヴィアホールの形
成領域としているのが一般的である。４はＬＳＩチップ
で、１６，１７はその電極である。電極１６は整合終端
抵抗回路が必要な信号端子であり、電極１７は必要とし
ない信号端子である。５はチップ抵抗部品で抵抗膜６お
よび電極１８，１９を有し、抵抗膜６は通常セラミック
板５ａの表面に形成される。以上において、従来の整合
終端抵抗回路は、ＬＳＩチップの電極１６がボンディン
グ用パッド１４とボンディング用ワイヤ２０にてボンデ
ィングされ、抵抗膜６の電極１８がボンディング用パッ
ド１４とボンディング用ワイヤ２１にてボンディングさ
れ、さらに抵抗膜６の電極１９がボンディング用パッド
１３とボンディングワイヤ２２にてボンディングされて
形成されていた。
［発明が解決しようとする課題］ しかしながら、上記従来の技術における多層配線基板の
構造では、チップ抵抗部品５の体積が大きいため実装密
度の低下は避けられない。また、接着剤等でチップ抵抗
部品５を多層配線層２上に搭載する必要があり組み立て
に時間を要する。さらに、ワイヤボンディング箇所が多
く、高周波特性が劣化するなど多くの欠点がある。
構造では、チップ抵抗部品５の体積が大きいため実装密
度の低下は避けられない。また、接着剤等でチップ抵抗
部品５を多層配線層２上に搭載する必要があり組み立て
に時間を要する。さらに、ワイヤボンディング箇所が多
く、高周波特性が劣化するなど多くの欠点がある。
こうした欠点を解決する手段として、整合終端抵抗回路
をＬＳＩチップ内に内蔵することも考えられる。しか
し、この解決手段ではＬＳＩチップでの発熱量が増大
し、ＬＳＩチップの放熱が困難となる。また、分岐回路
等回路設計上、整合終端抵抗回路を内蔵しないＬＳＩチ
ップも必要であることからＬＳＩチップの種類が増加
し、ＬＳＩのマスク設計・製造管理が著しく複雑となる
問題点がある。さらには、チップ面積が増加し、このた
めＬＳＩ製造歩留りの低下が避けられない。
をＬＳＩチップ内に内蔵することも考えられる。しか
し、この解決手段ではＬＳＩチップでの発熱量が増大
し、ＬＳＩチップの放熱が困難となる。また、分岐回路
等回路設計上、整合終端抵抗回路を内蔵しないＬＳＩチ
ップも必要であることからＬＳＩチップの種類が増加
し、ＬＳＩのマスク設計・製造管理が著しく複雑となる
問題点がある。さらには、チップ面積が増加し、このた
めＬＳＩ製造歩留りの低下が避けられない。
本発明は、チップ抵抗部品の実装に伴う組み立て作業性
や実装密度の低下，高周波特性の劣化あるいは整合終端
抵抗回路のＬＳＩチップ内蔵に伴う発熱密度の増大等の
上記問題点を解決し、整合終端抵抗回路用膜抵抗素子を
内蔵した多層配線基板を提供することを目的とする。
や実装密度の低下，高周波特性の劣化あるいは整合終端
抵抗回路のＬＳＩチップ内蔵に伴う発熱密度の増大等の
上記問題点を解決し、整合終端抵抗回路用膜抵抗素子を
内蔵した多層配線基板を提供することを目的とする。
［課題を解決するための手段］ 上記の目的を達成するための本発明の多層配線基板の構
成は、 基板の表面または内層に形成した所定のピッチの平面網
目形状の導体パターンと、この網目形状を上下に投影し
て得られる層間接続用ヴィアホールを形成するための網
目領域とを有する多層配線基板において、 上記網目領域内または配線層内に整合終端用の抵抗膜を
形成したことを特徴とする。
成は、 基板の表面または内層に形成した所定のピッチの平面網
目形状の導体パターンと、この網目形状を上下に投影し
て得られる層間接続用ヴィアホールを形成するための網
目領域とを有する多層配線基板において、 上記網目領域内または配線層内に整合終端用の抵抗膜を
形成したことを特徴とする。
［作用］ 従来の多層配線基板において、網目領域は層間接続用の
ヴィアホールを形成する領域として確保されているが、
実際の多層配線基板では、すべての網目領域に層間接続
用ヴィアホールが存在することはないのが実情である。
ヴィアホールを形成する領域として確保されているが、
実際の多層配線基板では、すべての網目領域に層間接続
用ヴィアホールが存在することはないのが実情である。
本発明は、上記に着目し、層間接続用ヴィアホールを形
成するために用意されている網目領域またはそれを含む
配線層に整合終端用の抵抗膜を形成し、必要に応じて適
宜配線や電源層または接地層等にヴィアホール等で接続
できるようにして、整合終端抵抗回路をボンディングに
よらず形成可能にする。このようにして、整合終端抵抗
回路の実装において、網目領域をスペース的に有効に利
用し、チップ抵抗部品やＬＳＩ内蔵の整合終端抵抗回路
を不要とする。また、この抵抗膜は基板上に散在する結
果、発熱密度が疎になる。
成するために用意されている網目領域またはそれを含む
配線層に整合終端用の抵抗膜を形成し、必要に応じて適
宜配線や電源層または接地層等にヴィアホール等で接続
できるようにして、整合終端抵抗回路をボンディングに
よらず形成可能にする。このようにして、整合終端抵抗
回路の実装において、網目領域をスペース的に有効に利
用し、チップ抵抗部品やＬＳＩ内蔵の整合終端抵抗回路
を不要とする。また、この抵抗膜は基板上に散在する結
果、発熱密度が疎になる。
［実施例］ 以下、本発明の実施例を図面に基づいて詳細に説明す
る。以下、従来と同一の部材には同一の符号を用いて説
明を簡略にする。
る。以下、従来と同一の部材には同一の符号を用いて説
明を簡略にする。
第１図（ａ），（ｂ）は本発明の第１の実施例を示す構
成図である。（ａ）は第１の実施例の縦断側面図であ
り、（ｂ）は（ａ）のＣ−Ｄ線横断平面図である。
（ａ）は、（ｂ）のＡ−Ｂ線を通る断面に対応する。図
中１はセラミック基板、２はポリイミド膜等の絶縁層３
および配線９および所定のピッチを有する平面網目格子
状導体パターンの接地層７および電源層８を含む多層配
線層である。２３は電源層８の網目領域内に形成された
抵抗膜で、一端が電源層８に接続された他端には電極２
４が形成されている。この電極２４とボンディング用の
パッド１４とをヴィアホール１１にて接続すれば、ＬＳ
Ｉチップ４の電極１６に対する整合終端抵抗回路が形成
できる。
成図である。（ａ）は第１の実施例の縦断側面図であ
り、（ｂ）は（ａ）のＣ−Ｄ線横断平面図である。
（ａ）は、（ｂ）のＡ−Ｂ線を通る断面に対応する。図
中１はセラミック基板、２はポリイミド膜等の絶縁層３
および配線９および所定のピッチを有する平面網目格子
状導体パターンの接地層７および電源層８を含む多層配
線層である。２３は電源層８の網目領域内に形成された
抵抗膜で、一端が電源層８に接続された他端には電極２
４が形成されている。この電極２４とボンディング用の
パッド１４とをヴィアホール１１にて接続すれば、ＬＳ
Ｉチップ４の電極１６に対する整合終端抵抗回路が形成
できる。
上記第１の実施例によれば、抵抗膜２３を網目領域内に
形成しているため、従来の配線層構成を変えることなく
高密度に膜抵抗素子を実現出来、さらにボンディングも
不要のため組み立て作業性が飛躍的に改善される。この
第１の実施例では必要な位置にのみ抵抗膜２３を形成し
ている。この場合、ＩＣチップ４，パッド１４の配置に
応じて、抵抗膜２３を作成するためのマスクを設計・作
成すれば良い。
形成しているため、従来の配線層構成を変えることなく
高密度に膜抵抗素子を実現出来、さらにボンディングも
不要のため組み立て作業性が飛躍的に改善される。この
第１の実施例では必要な位置にのみ抵抗膜２３を形成し
ている。この場合、ＩＣチップ４，パッド１４の配置に
応じて、抵抗膜２３を作成するためのマスクを設計・作
成すれば良い。
第２図（ａ），（ｂ）は本発明の第２の実施例の構成を
示し、（ａ）はその縦断側面図、（ｂ）は（ａ）のＣ−
Ｄ線横断平面図であり、（ａ）は（ｂ）のＡ−Ｂ線を通
る断面に対応している。第２の実施例は第１図の第１の
実施例と同様に抵抗膜２３を電源層８の網目領域内に形
成するものであるが、第１の実施例がマスク設計により
その都度必要な箇所に抵抗膜２３を形成するのに対し、
第２の実施例は予め例えば千鳥位置の網目領域内に抵抗
膜２３を形成しておき、電源層８を形成する際に必要に
応じて電極２４を設け、ヴィアホール１１にてパッド１
４に接続することにより整合終端抵抗回路を形成した実
施例である。
示し、（ａ）はその縦断側面図、（ｂ）は（ａ）のＣ−
Ｄ線横断平面図であり、（ａ）は（ｂ）のＡ−Ｂ線を通
る断面に対応している。第２の実施例は第１図の第１の
実施例と同様に抵抗膜２３を電源層８の網目領域内に形
成するものであるが、第１の実施例がマスク設計により
その都度必要な箇所に抵抗膜２３を形成するのに対し、
第２の実施例は予め例えば千鳥位置の網目領域内に抵抗
膜２３を形成しておき、電源層８を形成する際に必要に
応じて電極２４を設け、ヴィアホール１１にてパッド１
４に接続することにより整合終端抵抗回路を形成した実
施例である。
上記第２の実施例によれば、千鳥位置に抵抗膜２３を予
め形成しているため、必要に応じて抵抗膜２３の幾つか
を使用し、整合終端抵抗回路を形成出来る。従って、抵
抗膜２３を作成するためのマスクを設計変更することな
く、ＩＣチップ４，パッド１４の配置変更に対処でき
る。この第２の実施例においても、従来の配線層構成を
変えることなく高密度に膜抵抗素子を実現出来、さらに
ボンディングが不要のため組み立て作業性が飛躍的に改
善されることは第１の実施例と同様である。尚、電極２
４を全ての抵抗膜に予め形成しておき、電源層８及び電
極２４を形成するためのマスクを標準化することも可能
である。この場合、ヴィアホール１１の形成位置を必要
に応じて選択すれば必要な場所に整合終端回路を形成出
来る。
め形成しているため、必要に応じて抵抗膜２３の幾つか
を使用し、整合終端抵抗回路を形成出来る。従って、抵
抗膜２３を作成するためのマスクを設計変更することな
く、ＩＣチップ４，パッド１４の配置変更に対処でき
る。この第２の実施例においても、従来の配線層構成を
変えることなく高密度に膜抵抗素子を実現出来、さらに
ボンディングが不要のため組み立て作業性が飛躍的に改
善されることは第１の実施例と同様である。尚、電極２
４を全ての抵抗膜に予め形成しておき、電源層８及び電
極２４を形成するためのマスクを標準化することも可能
である。この場合、ヴィアホール１１の形成位置を必要
に応じて選択すれば必要な場所に整合終端回路を形成出
来る。
第３図（ａ），（ｂ）は本発明の第３の実施例の構成を
示し、（ａ）はその縦断側面図、（ｂ）は（ａ）のＣ−
Ｄ線横断平面図であり、（ａ）は（ｂ）のＡ−Ｂ線を通
る断面に対応している。この第３の実施例は、網目領域
を含む配線層２ａ内に抵抗膜２３を形成した実施例であ
る。第３の実施例では、抵抗膜２３の一端を配線２５、
パッド２６およびヴィアホール２７を介して接地層７と
接続し、他端の電極２４をヴィアホール１１を介してパ
ッド１４を接続して整合終端抵抗回路を形成する。第３
の実施例によれば、網目格子形状の電源層８の下にも定
形，非定形の抵抗膜２３が形成可能となる。この実施例
においても整合終端抵抗回路を形成するためのボンディ
ングが不要となり、組み立て作業性が改善される効果は
他と同様である。
示し、（ａ）はその縦断側面図、（ｂ）は（ａ）のＣ−
Ｄ線横断平面図であり、（ａ）は（ｂ）のＡ−Ｂ線を通
る断面に対応している。この第３の実施例は、網目領域
を含む配線層２ａ内に抵抗膜２３を形成した実施例であ
る。第３の実施例では、抵抗膜２３の一端を配線２５、
パッド２６およびヴィアホール２７を介して接地層７と
接続し、他端の電極２４をヴィアホール１１を介してパ
ッド１４を接続して整合終端抵抗回路を形成する。第３
の実施例によれば、網目格子形状の電源層８の下にも定
形，非定形の抵抗膜２３が形成可能となる。この実施例
においても整合終端抵抗回路を形成するためのボンディ
ングが不要となり、組み立て作業性が改善される効果は
他と同様である。
第４図（ａ），（ｂ）は本発明の第４の実施例の構成図
を示し、（ａ）はその縦断側面図、（ｂ）は（ａ）のＣ
−Ｄ線横断平面図であり、（ａ）は（ｂ）のＡ−Ｂ線を
通る断面に対応する。この第４の実施例は、多層配線層
２の最下層、即ちセラミック基板１表面上の接地層７の
網目領域の全てに抵抗膜２３を形成した実施例である。
抵抗膜２３の一端は接地層７と接続されており、必要に
応じて他端に電極２４を形成し、ヴィアホール１１を介
してパッド１４と接続することにより整合終端抵抗回路
を形成出来、ボンディングが不要になる。接地用７を多
層配線層２表面のパッド１３と接続するには、抵抗膜２
３を覆う形状のパッド２８を接地層と電気的に接続する
形で形成し、ヴィアホール１０を形成すれば良い。この
第４の実施例においても、第２の実施例と同様、抵抗膜
２３を形成するためのマスクを標準化出来る。また、電
極２４をすべて抵抗膜２３の他端に形成し、接地層７及
び電極２４を形成するためのマスクを標準化することも
可能である。
を示し、（ａ）はその縦断側面図、（ｂ）は（ａ）のＣ
−Ｄ線横断平面図であり、（ａ）は（ｂ）のＡ−Ｂ線を
通る断面に対応する。この第４の実施例は、多層配線層
２の最下層、即ちセラミック基板１表面上の接地層７の
網目領域の全てに抵抗膜２３を形成した実施例である。
抵抗膜２３の一端は接地層７と接続されており、必要に
応じて他端に電極２４を形成し、ヴィアホール１１を介
してパッド１４と接続することにより整合終端抵抗回路
を形成出来、ボンディングが不要になる。接地用７を多
層配線層２表面のパッド１３と接続するには、抵抗膜２
３を覆う形状のパッド２８を接地層と電気的に接続する
形で形成し、ヴィアホール１０を形成すれば良い。この
第４の実施例においても、第２の実施例と同様、抵抗膜
２３を形成するためのマスクを標準化出来る。また、電
極２４をすべて抵抗膜２３の他端に形成し、接地層７及
び電極２４を形成するためのマスクを標準化することも
可能である。
以上のそれぞれの実施例では、通常の薄膜技術，厚膜技
術で抵抗膜２３，電極２４が製作可能で小型化でき、Ｌ
ＳＩチップの配置・種別変更に対し新たにガラスマスク
を設計・作成することなく対処できる構成も可能である
ばかりでなく、ワイヤボンディング箇所の低減によって
高周波特性の改善が図れることは言うまでもない。抵抗
膜２３を形成する箇所は、実際上層間接続のない所を利
用可能なので、従来のチップ抵抗部品のように実装密度
の低下を引き起す虞れはなくなるとともに、ＬＳＩチッ
プに整合終端回路を内蔵した場合に伴う、発熱等の諸問
題を解消する。
術で抵抗膜２３，電極２４が製作可能で小型化でき、Ｌ
ＳＩチップの配置・種別変更に対し新たにガラスマスク
を設計・作成することなく対処できる構成も可能である
ばかりでなく、ワイヤボンディング箇所の低減によって
高周波特性の改善が図れることは言うまでもない。抵抗
膜２３を形成する箇所は、実際上層間接続のない所を利
用可能なので、従来のチップ抵抗部品のように実装密度
の低下を引き起す虞れはなくなるとともに、ＬＳＩチッ
プに整合終端回路を内蔵した場合に伴う、発熱等の諸問
題を解消する。
なお、以上の実施例では導体パターンの網目形状を正方
形としているが、丸形、菱形等の網目形状であっても本
発明の効果をさまたげるものではないなど、本発明はそ
の主旨に沿って種々に応用され、種々の実施態様を取り
得るものである。
形としているが、丸形、菱形等の網目形状であっても本
発明の効果をさまたげるものではないなど、本発明はそ
の主旨に沿って種々に応用され、種々の実施態様を取り
得るものである。
［発明の効果］ 以上の説明で明らかなように、本発明の多層配線基板に
よれば、抵抗膜を網目領域内または網目領域を含む配線
層内に形成しているため、従来の配線層構成を変えるこ
となく、高密度に膜抵抗素子を実現出来、さらにボンデ
ィングが不要のため組み立て作業性が飛躍的に改善さ
れ、高周波特性の改善も図れる。さらに、網目領域の全
てあるいは網目領域の千鳥位置等のパターンで予め抵抗
膜を形成しておくことにより、抵抗膜を作成するための
マスクを設計変更することなく、ＩＣチップ，パッドの
配置変更に対処することも可能となり、多層配線基板の
設計時間短縮・経済化を実現出来る。
よれば、抵抗膜を網目領域内または網目領域を含む配線
層内に形成しているため、従来の配線層構成を変えるこ
となく、高密度に膜抵抗素子を実現出来、さらにボンデ
ィングが不要のため組み立て作業性が飛躍的に改善さ
れ、高周波特性の改善も図れる。さらに、網目領域の全
てあるいは網目領域の千鳥位置等のパターンで予め抵抗
膜を形成しておくことにより、抵抗膜を作成するための
マスクを設計変更することなく、ＩＣチップ，パッドの
配置変更に対処することも可能となり、多層配線基板の
設計時間短縮・経済化を実現出来る。
第１図（ａ），（ｂ）は本発明の第１の実施例を示す構
成図、第２図（ａ），（ｂ）は本発明の第２の実施例を
示す構成図、第３図（ａ），（ｂ）は本発明の第３の実
施例を示す構成図、第４図（ａ），（ｂ）は本発明の第
４の実施例を示す構成図、第５図（ａ），（ｂ）は従来
の多層配線基板の構成図である。 １……セラミック基板、２……多層配線層、２ａ……配
線層、７……接地層、８……電源層、９，２６……配
線、１０，１１，１２，２７……ヴィアホール、１３，
１４，１５……ポンディング用パッド、２３……抵抗
膜、２４……電極、２５……パッド。
成図、第２図（ａ），（ｂ）は本発明の第２の実施例を
示す構成図、第３図（ａ），（ｂ）は本発明の第３の実
施例を示す構成図、第４図（ａ），（ｂ）は本発明の第
４の実施例を示す構成図、第５図（ａ），（ｂ）は従来
の多層配線基板の構成図である。 １……セラミック基板、２……多層配線層、２ａ……配
線層、７……接地層、８……電源層、９，２６……配
線、１０，１１，１２，２７……ヴィアホール、１３，
１４，１５……ポンディング用パッド、２３……抵抗
膜、２４……電極、２５……パッド。
Claims (3)
- 【請求項１】基板の表面または内層に形成した所定のピ
ッチの平面網目形状の導体パターンと、この網目形状を
上下に投影して得られる層間接続用ヴィアホールを形成
するための網目領域とを有する多層配線基板において、 上記網目領域内に整合終端用の抵抗膜を形成したことを
特徴とする多層配線基板。 - 【請求項２】請求項１記載の多層配線基板において、 抵抗膜は導体パターンである接地層または電源層の網目
領域内に形成し、その抵抗膜の一端を上記接地層または
電源層へ電気的に接続するとともに、上記網目領域内の
所定の位置に形成された上記抵抗膜の他端を必要に応じ
て配線あるいは配線層表面のパッドにヴィアホールを経
て接続することを特徴とする多層配線基板。 - 【請求項３】基板の表面または内層に形成した所定のピ
ッチの平面網目形状の導体パターンと、この網目形状を
上下に投影して得られる層間接続用ヴィアホールを形成
するための網目領域とを有する多層配線基板において、 整合終端用の抵抗膜を配線層と同じ層内に形成し、上記
抵抗膜の両端を必要に応じて配線あるいは配線層表面の
パッドにヴィアホールを経て接続することを特徴とする
多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63020070A JPH0632385B2 (ja) | 1988-01-30 | 1988-01-30 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63020070A JPH0632385B2 (ja) | 1988-01-30 | 1988-01-30 | 多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01196198A JPH01196198A (ja) | 1989-08-07 |
| JPH0632385B2 true JPH0632385B2 (ja) | 1994-04-27 |
Family
ID=12016836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63020070A Expired - Lifetime JPH0632385B2 (ja) | 1988-01-30 | 1988-01-30 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0632385B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2702595B1 (fr) * | 1993-03-11 | 1996-05-24 | Toshiba Kk | Structure de câblage multicouche. |
| JP2812358B2 (ja) * | 1996-03-18 | 1998-10-22 | 日本電気株式会社 | Ｌｓｉパッケージおよびｌｓｉパッケージ製造方法 |
| JP3455498B2 (ja) | 2000-05-31 | 2003-10-14 | 株式会社東芝 | プリント基板および情報処理装置 |
| JP3864093B2 (ja) * | 2002-01-10 | 2006-12-27 | シャープ株式会社 | プリント配線基板、電波受信用コンバータおよびアンテナ装置 |
-
1988
- 1988-01-30 JP JP63020070A patent/JPH0632385B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01196198A (ja) | 1989-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100281813B1 (ko) | 열및전기적으로개선된볼그리드패키지 | |
| US6479758B1 (en) | Wiring board, semiconductor package and semiconductor device | |
| US4755866A (en) | Electronic circuit module | |
| JP2559954B2 (ja) | 階段状多層相互接続装置 | |
| US8288848B2 (en) | Semiconductor chip package including a lead frame | |
| US5095407A (en) | Double-sided memory board | |
| JP2005515611A (ja) | インターポーザを有する高性能低コスト超小型回路パッケージ | |
| US5625166A (en) | Structure of a thermally and electrically enhanced plastic pin grid array (PPGA) package for high performance devices with wire bond interconnect | |
| JP3417808B2 (ja) | Ｌｓｉパッケージの配線構造 | |
| JP2509027B2 (ja) | 半導体装置 | |
| KR20010029892A (ko) | 에리어 어레이형 반도체 장치 | |
| JPH0236285Y2 (ja) | ||
| US20020139571A1 (en) | Semiconductor device and process for fabricating the same | |
| US5397864A (en) | Wiring board and a method for producing the same | |
| US20030209807A1 (en) | Organic substrate for flip chip bonding | |
| JPH0632385B2 (ja) | 多層配線基板 | |
| JP2664485B2 (ja) | セラミック多層配線板 | |
| JP3090115B2 (ja) | 半導体装置およびその製造方法 | |
| JP2804821B2 (ja) | 電子部品搭載用基板 | |
| JP2924583B2 (ja) | 素子分離型複合マイクロ波回路モジュール | |
| JP3954415B2 (ja) | 配線用補助パッケージ | |
| JPH0685106A (ja) | ハイブリッド半導体モジュール | |
| JP3337368B2 (ja) | 中継基板 | |
| JPH05218228A (ja) | 電子部品搭載用基板 | |
| JPH06268370A (ja) | 薄膜多層配線基板 |