JPH06268370A - 薄膜多層配線基板 - Google Patents
薄膜多層配線基板Info
- Publication number
- JPH06268370A JPH06268370A JP5053403A JP5340393A JPH06268370A JP H06268370 A JPH06268370 A JP H06268370A JP 5053403 A JP5053403 A JP 5053403A JP 5340393 A JP5340393 A JP 5340393A JP H06268370 A JPH06268370 A JP H06268370A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin
- power supply
- layers
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 煩雑な製造工程を伴わずに、高機能な MCM(
マルチチップモジュール）の構成に適する薄膜多層配線
基板の提供を目的とする。 【構成】 少なくとも１つのグランド層5a／電源層5b、
および信号配線層6a，6bを含む薄膜配線層と絶縁層7a，
7bとが交互に一体的に積層され、前記薄膜配線層間が絶
縁層7a，7bを貫通して選択的に接続9a，9bされて成る薄
膜多層配線基板において、前記グランド層5a／電源層5b
は絶縁離隔して同一層に、互いに噛み合う櫛形に配設さ
れ、かつ前記櫛形に噛み合ったグランド層5a／電源層5b
の少なくとも一部の歯間に平行して信号配線6aを形設具
備させたて成ることを特徴とする。
マルチチップモジュール）の構成に適する薄膜多層配線
基板の提供を目的とする。 【構成】 少なくとも１つのグランド層5a／電源層5b、
および信号配線層6a，6bを含む薄膜配線層と絶縁層7a，
7bとが交互に一体的に積層され、前記薄膜配線層間が絶
縁層7a，7bを貫通して選択的に接続9a，9bされて成る薄
膜多層配線基板において、前記グランド層5a／電源層5b
は絶縁離隔して同一層に、互いに噛み合う櫛形に配設さ
れ、かつ前記櫛形に噛み合ったグランド層5a／電源層5b
の少なくとも一部の歯間に平行して信号配線6aを形設具
備させたて成ることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、高速・高機能なシステ
ムを実現する高密度な実装構造の構成に適する薄膜多層
配線基板に係り、特にマルチチップモジュール（MCM)用
に適する微細配線の薄膜多層配線基板に関する。
ムを実現する高密度な実装構造の構成に適する薄膜多層
配線基板に係り、特にマルチチップモジュール（MCM)用
に適する微細配線の薄膜多層配線基板に関する。
【０００２】
【従来の技術】クロック周波数が50 MHzを超えるような
高速システムは、高速な LSI素子の開発だけでは実現で
きない。すなわち、高速な LSI素子を高密度に実装し、
LSI素子間の実装遅延を最小にする配線基板が必要であ
る。そして、このような配線基板は、一般に高密度な微
細配線を実現するために、いわゆる薄膜技術によって製
造されている。また、ノイズの発生を最小にするため、
図３(a) 〜(c) にそれぞれ要部構造を断面的に示すよう
に、各信号配線層1a，1bをグランド層／電源層2a，2b，
2cで挟んだストリップ構造（図３(a))、両信号配線層1
a，1bをグランド層／電源層2a，2cで挟んだダブル・ス
トリップ構造（図３(b))、もしくは両信号配線層1a，1b
をグランド層／電源層2aの上に配設したマイクロストリ
ップ構造（図３(c))を採用している。なお、図３(a) 〜
(c) において、3a，3b，3c，3d は前記各信号配線層1
a，1b、グランド層／電源層2a，2bの層間を絶縁する絶
縁層である。勿論上記の構成においては、信号配線層1
a，1bは層間絶縁層3a，3b，3c，3dを貫通する図示され
ていない接続部（ビアホール）によって、グランド層／
電源層2a，2b，2c などと所要の電気的な接続が成され
ている。
高速システムは、高速な LSI素子の開発だけでは実現で
きない。すなわち、高速な LSI素子を高密度に実装し、
LSI素子間の実装遅延を最小にする配線基板が必要であ
る。そして、このような配線基板は、一般に高密度な微
細配線を実現するために、いわゆる薄膜技術によって製
造されている。また、ノイズの発生を最小にするため、
図３(a) 〜(c) にそれぞれ要部構造を断面的に示すよう
に、各信号配線層1a，1bをグランド層／電源層2a，2b，
2cで挟んだストリップ構造（図３(a))、両信号配線層1
a，1bをグランド層／電源層2a，2cで挟んだダブル・ス
トリップ構造（図３(b))、もしくは両信号配線層1a，1b
をグランド層／電源層2aの上に配設したマイクロストリ
ップ構造（図３(c))を採用している。なお、図３(a) 〜
(c) において、3a，3b，3c，3d は前記各信号配線層1
a，1b、グランド層／電源層2a，2bの層間を絶縁する絶
縁層である。勿論上記の構成においては、信号配線層1
a，1bは層間絶縁層3a，3b，3c，3dを貫通する図示され
ていない接続部（ビアホール）によって、グランド層／
電源層2a，2b，2c などと所要の電気的な接続が成され
ている。
【０００３】前記薄膜多層配線基板の構成について詳述
すると、次のような構成を成している。先ず、図３(a)
の構成の場合は、たとえばCu、Alのグランド／電源層2a
面上に、たとえばポリイミドの絶縁層3aを形成する。さ
らに、たとえばCu、Alの信号層1aのパターン形成、絶縁
層3bの形成というようにして、金属のグランド層／電源
／信号配線と絶縁物の絶縁層を交互に積層・一体化した
構成を採っている。図３(b) の構成の場合は、図３(a)
の場合の中間のグランド層／電源層2bを省略したもので
あり、図３(c) の場合は、図３(b) の構成において上層
のグランド／電源層2cを省略した構造になっている。そ
して、薄膜多層配線基板としての電気特性は図３(a) の
構成の場合が最もすぐれており、以下図３(b) の構成、
図３(c)の構成の順になっている。
すると、次のような構成を成している。先ず、図３(a)
の構成の場合は、たとえばCu、Alのグランド／電源層2a
面上に、たとえばポリイミドの絶縁層3aを形成する。さ
らに、たとえばCu、Alの信号層1aのパターン形成、絶縁
層3bの形成というようにして、金属のグランド層／電源
／信号配線と絶縁物の絶縁層を交互に積層・一体化した
構成を採っている。図３(b) の構成の場合は、図３(a)
の場合の中間のグランド層／電源層2bを省略したもので
あり、図３(c) の場合は、図３(b) の構成において上層
のグランド／電源層2cを省略した構造になっている。そ
して、薄膜多層配線基板としての電気特性は図３(a) の
構成の場合が最もすぐれており、以下図３(b) の構成、
図３(c)の構成の順になっている。
【０００４】
【発明が解決しようとする課題】しかし、上記構成の薄
膜多層配線基板においては、製造工程からみると逆に図
３(c) の構成の場合、一番工程数が少なく、図３(b) の
構成の場合、図３(a) の構成の場合の順に工程数が増加
する。そして、薄膜多層配線基板の価格は工程数に比例
するので、電気特性を優先するとコストがアップすると
いう問題が生じる。 さらに、実装する LSI素子がCMOS
などのように単一電源で動作可能な場合は、図３(b) に
図示する構造の薄膜多層配線基板でも対応し得るが、 L
SI素子がBiCMOS、ECL などのように複数の電源を必要と
する場合は、図３(a) に図示する構造のように、グラン
ド層／電源層2a，2b…を増やす必要がある。しかしなが
ら、前記指摘したように、図３(a) に図示した構成のご
とく、グランド層／電源層2a，2b…を増やすことは、製
造工程が増加し繁雑になりコストアップを招来するばか
りでなく、薄膜多層配線基板の厚さなども必然的に増大
してコンパクト化の支障となる。
膜多層配線基板においては、製造工程からみると逆に図
３(c) の構成の場合、一番工程数が少なく、図３(b) の
構成の場合、図３(a) の構成の場合の順に工程数が増加
する。そして、薄膜多層配線基板の価格は工程数に比例
するので、電気特性を優先するとコストがアップすると
いう問題が生じる。 さらに、実装する LSI素子がCMOS
などのように単一電源で動作可能な場合は、図３(b) に
図示する構造の薄膜多層配線基板でも対応し得るが、 L
SI素子がBiCMOS、ECL などのように複数の電源を必要と
する場合は、図３(a) に図示する構造のように、グラン
ド層／電源層2a，2b…を増やす必要がある。しかしなが
ら、前記指摘したように、図３(a) に図示した構成のご
とく、グランド層／電源層2a，2b…を増やすことは、製
造工程が増加し繁雑になりコストアップを招来するばか
りでなく、薄膜多層配線基板の厚さなども必然的に増大
してコンパクト化の支障となる。
【０００５】上記のように、MCM ( マルチチップモジュ
ール）では、ノイズの減少などの電気的特性の向上や、
２電源または３電源の高機能デバイスを搭載し、MCM を
高機能化しようとする場合、それらのLSI 素子を搭載・
実装する配線基板の多層配線化は不可避である。したが
って、製造工程の増加などに伴う低価格化が困難である
という問題点を抱えながら、実用に供しているのが実情
である。
ール）では、ノイズの減少などの電気的特性の向上や、
２電源または３電源の高機能デバイスを搭載し、MCM を
高機能化しようとする場合、それらのLSI 素子を搭載・
実装する配線基板の多層配線化は不可避である。したが
って、製造工程の増加などに伴う低価格化が困難である
という問題点を抱えながら、実用に供しているのが実情
である。
【０００６】本発明は上記事情に対処してなされたもの
で、煩雑な製造工程を伴わずに、高機能な MCM( マルチ
チップモジュール）の構成に適する薄膜多層配線基板の
提供を目的とする。
で、煩雑な製造工程を伴わずに、高機能な MCM( マルチ
チップモジュール）の構成に適する薄膜多層配線基板の
提供を目的とする。
【０００７】
【課題を解決するための手段】本発明に係る薄膜多層配
線基板は、少なくとも１のグランド層／電源層、および
信号配線層を含む薄膜配線層と絶縁層とが交互に一体的
に積層され、前記薄膜配線層間が絶縁層を貫通して選択
的に接続されて成る薄膜多層配線基板において、 前記
グランド層／電源層は絶縁離隔して同一層に、互いに噛
み合う櫛形に配設され、かつ前記櫛形に噛み合ったグラ
ンド層／電源層の少なくとも一部の歯間に平行して信号
配線を形設具備させたて成ることを特徴とする。
線基板は、少なくとも１のグランド層／電源層、および
信号配線層を含む薄膜配線層と絶縁層とが交互に一体的
に積層され、前記薄膜配線層間が絶縁層を貫通して選択
的に接続されて成る薄膜多層配線基板において、 前記
グランド層／電源層は絶縁離隔して同一層に、互いに噛
み合う櫛形に配設され、かつ前記櫛形に噛み合ったグラ
ンド層／電源層の少なくとも一部の歯間に平行して信号
配線を形設具備させたて成ることを特徴とする。
【０００８】ここで、櫛形に噛み合ったグランド層／電
源層の少なくとも一部の歯間に平行して形設配置された
信号配線は、いわゆる短冊状（ｘ方向配線）なので、絶
縁層を介して隣接する信号配線層（ｙ方向配線）とスル
ホールにより接続する方式で、適宜電気的に接続され所
要の回路を形成する。
源層の少なくとも一部の歯間に平行して形設配置された
信号配線は、いわゆる短冊状（ｘ方向配線）なので、絶
縁層を介して隣接する信号配線層（ｙ方向配線）とスル
ホールにより接続する方式で、適宜電気的に接続され所
要の回路を形成する。
【０００９】
【作用】本発明に係る薄膜多層配線基板においては、複
数のグランド層／電源層を同一層内に櫛の歯を噛み合せ
た形に配置したことにより、層数を増加させずに（厚さ
を増大させずに）、実質的にはグランド層／電源層の数
を増加させることが出来、その分コンパクト化を図り得
る。また、前記グランド層および電源層が成す櫛形に噛
み合った領域を利用し、噛み合う歯の間に平行して信号
配線が形設・配置されるため、その分信号配線層数の低
減に伴う薄形化も図り得る。しかも、前記グランド層お
よび電源層が互いに噛み合う歯の間に、平行して信号配
線を形設・配置したことにより、信号配線の容量も制御
されるので、薄膜多層配線が形成する回路の性能向上も
図られる。つまり、 MCMの低価格化の実現に最も効果的
な手段である薄膜多層配線基板の構造の簡素化により、
低価格で高機能な MCMの提供が可能となる。
数のグランド層／電源層を同一層内に櫛の歯を噛み合せ
た形に配置したことにより、層数を増加させずに（厚さ
を増大させずに）、実質的にはグランド層／電源層の数
を増加させることが出来、その分コンパクト化を図り得
る。また、前記グランド層および電源層が成す櫛形に噛
み合った領域を利用し、噛み合う歯の間に平行して信号
配線が形設・配置されるため、その分信号配線層数の低
減に伴う薄形化も図り得る。しかも、前記グランド層お
よび電源層が互いに噛み合う歯の間に、平行して信号配
線を形設・配置したことにより、信号配線の容量も制御
されるので、薄膜多層配線が形成する回路の性能向上も
図られる。つまり、 MCMの低価格化の実現に最も効果的
な手段である薄膜多層配線基板の構造の簡素化により、
低価格で高機能な MCMの提供が可能となる。
【００１０】
【実施例】以下図１〜図２を参照して本発明の実施例を
説明する。
説明する。
【００１１】図１は、 MCM（マルチチップモジュール）
の構成に用る標準的な薄膜多層基板の要部構造を断面的
に示したもので、４はベース基板、たとえばアルミナ基
板、5a、5a′は前記ベース基板４面上（同一層）に、第
１層の金属導体パターンとして、互いに絶縁・離隔し、
かつ櫛形に噛み合ったグランド層5aおよび電源層5bと、
前記グランド層5aおよび電源層5bが櫛形に噛み合った少
なくとも一部の歯間に平行して信号配線6a（ｘ方向配
線）をそれぞれ形設、具備されている。図２は、この第
１層の金属導体パターン例を平面的に示したものであ
る。
の構成に用る標準的な薄膜多層基板の要部構造を断面的
に示したもので、４はベース基板、たとえばアルミナ基
板、5a、5a′は前記ベース基板４面上（同一層）に、第
１層の金属導体パターンとして、互いに絶縁・離隔し、
かつ櫛形に噛み合ったグランド層5aおよび電源層5bと、
前記グランド層5aおよび電源層5bが櫛形に噛み合った少
なくとも一部の歯間に平行して信号配線6a（ｘ方向配
線）をそれぞれ形設、具備されている。図２は、この第
１層の金属導体パターン例を平面的に示したものであ
る。
【００１２】また、前記第１層のパターン形成面上には
第１の絶縁層7a、たとえばポリイミド樹脂層が一体的に
被覆形成されている。この第１の絶縁層7a上には、第２
の信号配線（層）6b（ｙ方向配線）が配置され、さらに
前記の第２の信号配線（層）6b上には、前記と同様な第
２の絶縁層7bを介して接続用パッド8a，8b，8cなどが、
順次積層的に一体化して配置された構成を成している。
第１の絶縁層7a、たとえばポリイミド樹脂層が一体的に
被覆形成されている。この第１の絶縁層7a上には、第２
の信号配線（層）6b（ｙ方向配線）が配置され、さらに
前記の第２の信号配線（層）6b上には、前記と同様な第
２の絶縁層7bを介して接続用パッド8a，8b，8cなどが、
順次積層的に一体化して配置された構成を成している。
【００１３】そして、このような構成を採る薄膜多層基
板の設計に当たって、前記のごとく第１の信号配線6aを
例えばｘ方向配線とし、第２の信号配線（層）6bをＹ方
向配線としてそれぞれ配置した場合は、同一層にあって
第１の信号配線6aが櫛形に噛み合ったグランド層5aおよ
び電源層5bの間に配置されているため、前記第２の信号
配線6bに比べて配線の配置が制約される。したがって、
第２の信号配線（層）6bの配線負荷を大きく設定するこ
とが望ましく、このことは信号配線（層）6a，6bが、さ
らに、第３，第４…と多層化した場合なども同様であ
る。
板の設計に当たって、前記のごとく第１の信号配線6aを
例えばｘ方向配線とし、第２の信号配線（層）6bをＹ方
向配線としてそれぞれ配置した場合は、同一層にあって
第１の信号配線6aが櫛形に噛み合ったグランド層5aおよ
び電源層5bの間に配置されているため、前記第２の信号
配線6bに比べて配線の配置が制約される。したがって、
第２の信号配線（層）6bの配線負荷を大きく設定するこ
とが望ましく、このことは信号配線（層）6a，6bが、さ
らに、第３，第４…と多層化した場合なども同様であ
る。
【００１４】なお、前記構成においては、第１層の金属
導体パターン、換言するとグランド層5a，電源層5b，信
号配線6aは、第１の絶縁層7aに設けられたビアホール接
続9aによって、適宜、第２の信号配線（層）6bに電気的
に接続されており、さらに、第２の信号配線（層）6bお
よび接続用パッド8a，8b，8cも、第２の絶縁層7bに設け
られたビアホール接続9bによって電気的に接続されてい
る。そして、前記接続用パッド8aに LSI素子10をマウン
トするとともに、そのマウントした LSI素子10の電極端
子と接続用パッド8b，8cとの間をワイヤボンディングす
ることによって、所望の MCMが構成されることになる。
導体パターン、換言するとグランド層5a，電源層5b，信
号配線6aは、第１の絶縁層7aに設けられたビアホール接
続9aによって、適宜、第２の信号配線（層）6bに電気的
に接続されており、さらに、第２の信号配線（層）6bお
よび接続用パッド8a，8b，8cも、第２の絶縁層7bに設け
られたビアホール接続9bによって電気的に接続されてい
る。そして、前記接続用パッド8aに LSI素子10をマウン
トするとともに、そのマウントした LSI素子10の電極端
子と接続用パッド8b，8cとの間をワイヤボンディングす
ることによって、所望の MCMが構成されることになる。
【００１５】上記の構造ないし構成において、ベース基
板４はアルミナ基板の他、たとえばSi基板， AlNなど他
のセラミックス基板であってもよく、さらに絶縁層を形
成する絶縁物としてはポリイミド樹脂の他、たとえば S
iO2 など無機物系であってもよいし、さらにグランド層
5a、電源層5b、信号配線6a，6b、接続用パッド8a，8b，
8cなど構成する金属としては、たとえばAl，Cuなどが挙
げられる。また、この薄膜多層基板に対する LSI素子10
の搭載・実装は、前記ワイヤボンディング方式以外に、
たとえば TAB方式，フリップチップ方式などであっても
よい。
板４はアルミナ基板の他、たとえばSi基板， AlNなど他
のセラミックス基板であってもよく、さらに絶縁層を形
成する絶縁物としてはポリイミド樹脂の他、たとえば S
iO2 など無機物系であってもよいし、さらにグランド層
5a、電源層5b、信号配線6a，6b、接続用パッド8a，8b，
8cなど構成する金属としては、たとえばAl，Cuなどが挙
げられる。また、この薄膜多層基板に対する LSI素子10
の搭載・実装は、前記ワイヤボンディング方式以外に、
たとえば TAB方式，フリップチップ方式などであっても
よい。
【００１６】上記実施例の構成においては、少なくとも
金属パターン層および絶縁層を各１層づつ低減しなが
ら、従来の MCM用の多層配線基板の場合と同じグランド
／電源／信号配線の数を確保することが可能であり、す
ぐれた性能を呈する MCMを構成し得る。たとえば、熱伝
導率が約 0.2 W/m・k と小さい（熱抵抗の大きい）ポリ
イミド樹脂系絶縁層を１層低減した場合、その分ベース
基板４への放熱特性が向上するので、構成した MCMの性
能劣化（低下）も大幅に回避されることになる。
金属パターン層および絶縁層を各１層づつ低減しなが
ら、従来の MCM用の多層配線基板の場合と同じグランド
／電源／信号配線の数を確保することが可能であり、す
ぐれた性能を呈する MCMを構成し得る。たとえば、熱伝
導率が約 0.2 W/m・k と小さい（熱抵抗の大きい）ポリ
イミド樹脂系絶縁層を１層低減した場合、その分ベース
基板４への放熱特性が向上するので、構成した MCMの性
能劣化（低下）も大幅に回避されることになる。
【００１７】
【発明の効果】本発明によると、前述のように薄膜多層
配線の層数を増やすことなくグランド層／電源層の数を
増やすことができるので、MCM の高機能化など容易に達
成し得る。すなわち、グランド層／電源層の数および信
号配線層を増やしても、薄膜多層配線基板のコストアッ
プを大幅に抑制し得るばかりでなく、グランド層／電源
層への接続も比較的近傍を選択し得る。したがって、信
号配線／電源層の配線引き回しに与える影響を最小限に
おさえることも可能となる。しかも、製造工程数も増加
しないので、工程の増加による歩留まりの低下をも防止
することができる。
配線の層数を増やすことなくグランド層／電源層の数を
増やすことができるので、MCM の高機能化など容易に達
成し得る。すなわち、グランド層／電源層の数および信
号配線層を増やしても、薄膜多層配線基板のコストアッ
プを大幅に抑制し得るばかりでなく、グランド層／電源
層への接続も比較的近傍を選択し得る。したがって、信
号配線／電源層の配線引き回しに与える影響を最小限に
おさえることも可能となる。しかも、製造工程数も増加
しないので、工程の増加による歩留まりの低下をも防止
することができる。
【図１】本発明に係る薄膜多層配線基板の要部構成例を
示す断面図。
示す断面図。
【図２】本発明に係る薄膜多層配線基板におけるグラン
ド／電源／信号配線の配設（配置）例を平面的に示すパ
ターン図。
ド／電源／信号配線の配設（配置）例を平面的に示すパ
ターン図。
【図３】(a)， (b)， (c)は従来の薄膜多層配線基板の
それぞれ異なる要部構造例を断面図。
それぞれ異なる要部構造例を断面図。
1a、1b、6a、6b…信号配線（層） 2a、2b、2c、5a、
5b…グランド層／電源層 3a、3b、3c、3d，7a 7b ，
…層間絶縁層 ４…ベース基板 8a、8b、8c…接続
用パッド 9a，9b…ビアホール接続 10… LSI素子
5b…グランド層／電源層 3a、3b、3c、3d，7a 7b ，
…層間絶縁層 ４…ベース基板 8a、8b、8c…接続
用パッド 9a，9b…ビアホール接続 10… LSI素子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 9355−4Ｍ Ｈ０１Ｌ 23/12 Ｑ
Claims (1)
- 【請求項１】 少なくとも１のグランド層／電源層、お
よび信号配線層を含む薄膜配線層と絶縁層とが交互に一
体的に積層され、前記薄膜配線層間が絶縁層を貫通して
選択的に接続されて成る薄膜多層配線基板において、 前記グランド層／電源層は絶縁離隔して同一層に、互い
に噛み合う櫛形に配設され、かつ前記櫛形に噛み合った
グランド層／電源層の少なくとも一部の歯間に平行して
信号配線を形設具備させたて成ることを特徴とする薄膜
多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5053403A JPH06268370A (ja) | 1993-03-15 | 1993-03-15 | 薄膜多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5053403A JPH06268370A (ja) | 1993-03-15 | 1993-03-15 | 薄膜多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268370A true JPH06268370A (ja) | 1994-09-22 |
Family
ID=12941869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5053403A Pending JPH06268370A (ja) | 1993-03-15 | 1993-03-15 | 薄膜多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268370A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09134979A (ja) * | 1995-05-22 | 1997-05-20 | Fujitsu Ltd | 集積回路チップモジュール用の電力分配構造及びその製造方法 |
| US7352406B2 (en) | 2002-08-07 | 2008-04-01 | Thomson Licensing | Signal acquisition following transient signal interruption |
| US20170373488A1 (en) * | 2014-11-19 | 2017-12-28 | Hitachi Automotive Systems, Ltd. | Inverter control device |
-
1993
- 1993-03-15 JP JP5053403A patent/JPH06268370A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09134979A (ja) * | 1995-05-22 | 1997-05-20 | Fujitsu Ltd | 集積回路チップモジュール用の電力分配構造及びその製造方法 |
| US7352406B2 (en) | 2002-08-07 | 2008-04-01 | Thomson Licensing | Signal acquisition following transient signal interruption |
| US20170373488A1 (en) * | 2014-11-19 | 2017-12-28 | Hitachi Automotive Systems, Ltd. | Inverter control device |
| US9960591B2 (en) * | 2014-11-19 | 2018-05-01 | Hitachi Automotive Systems, Ltd. | Inverter control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100281813B1 (ko) | 열및전기적으로개선된볼그리드패키지 | |
| JP2960276B2 (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
| JPH0587977B2 (ja) | ||
| JPH07263619A (ja) | 半導体装置 | |
| JPH1168026A (ja) | 配線用補助パッケージおよび印刷回路配線板構造 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JPH06104350A (ja) | 多層配線基板 | |
| JPH06268370A (ja) | 薄膜多層配線基板 | |
| JP2001339170A (ja) | 多層配線基板 | |
| JPH05136567A (ja) | 薄膜多層配線基板 | |
| JPH05152505A (ja) | 電子回路実装基板 | |
| JPH05218226A (ja) | 多層配線基板 | |
| JP3869220B2 (ja) | 半導体装置 | |
| JP3053013B2 (ja) | 半導体集積回路装置 | |
| JP3234045B2 (ja) | 多層配線基板 | |
| JP3792483B2 (ja) | 多層配線基板 | |
| JPH0735389Y2 (ja) | 半導体装置 | |
| JPH0613529A (ja) | 半導体装置 | |
| JP3075858B2 (ja) | 半導体集積回路装置 | |
| JPH01196198A (ja) | 多層配線基板 | |
| JP2656120B2 (ja) | 集積回路用パッケージの製造方法 | |
| JPH09223758A (ja) | 半導体装置 | |
| JP2004214285A (ja) | 部品内蔵モジュール | |
| JPS59178759A (ja) | マルチチツプパツケ−ジ | |
| JPH0855955A (ja) | 集積回路用多層基板及び集積回路用多層基板用内層基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010410 |