JP2004214285A - 部品内蔵モジュール - Google Patents
部品内蔵モジュール Download PDFInfo
- Publication number
- JP2004214285A JP2004214285A JP2002379717A JP2002379717A JP2004214285A JP 2004214285 A JP2004214285 A JP 2004214285A JP 2002379717 A JP2002379717 A JP 2002379717A JP 2002379717 A JP2002379717 A JP 2002379717A JP 2004214285 A JP2004214285 A JP 2004214285A
- Authority
- JP
- Japan
- Prior art keywords
- components
- module
- wire connection
- wire
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【課題】複数の部品それぞれの形状やワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で、部品の実装密度を向上することができる部品内蔵モジュールを提供する。
【解決手段】一方側の表面における部品搭載領域の外側の領域に複数のワイヤ接続用パッド２２が形成されたプリント配線板１１と、部品搭載領域上に順次配置され、一方側の表面に少なくとも１つのワイヤ接続用パッド２３が形成された複数の部品１２１，１２２，１２３，１２４と、複数の部品１２１，１２２，１２３，１２４のワイヤ接続用パッド２３とプリント配線板１１のワイヤ接続用パッド２２とを電気的に接続する複数の接続ワイヤ２１とを備え、順次配置の方向で隣り合う部品間における接続ワイヤ２１の配線経路の少なくとも一部を含む領域に形成された接着層１３１，１３２，１３３により、隣り合う部品同士が接着される。
【選択図】 図２
【解決手段】一方側の表面における部品搭載領域の外側の領域に複数のワイヤ接続用パッド２２が形成されたプリント配線板１１と、部品搭載領域上に順次配置され、一方側の表面に少なくとも１つのワイヤ接続用パッド２３が形成された複数の部品１２１，１２２，１２３，１２４と、複数の部品１２１，１２２，１２３，１２４のワイヤ接続用パッド２３とプリント配線板１１のワイヤ接続用パッド２２とを電気的に接続する複数の接続ワイヤ２１とを備え、順次配置の方向で隣り合う部品間における接続ワイヤ２１の配線経路の少なくとも一部を含む領域に形成された接着層１３１，１３２，１３３により、隣り合う部品同士が接着される。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、部品内蔵モジュールに係り、より詳しくは複数の部品を内蔵した部品内蔵モジュールに関する。
【０００２】
【従来の技術】
従来から、電子部品等の部品の高密度実装に対応するために、複数の大規模集積回路（ＬＳＩ及びＶＬＳＩを含むチップ（以下、「ＬＳＩチップ」とも記す）を積層させて内部に実装したいわゆるチップスタック型の部品内蔵モジュールが注目されている。こうした部品内蔵モジュールとしては、例えば図１２（Ａ）及び図１２（Ｂ）に総合的に示されるような部品内蔵モジュール８０が実用化されている（例えば、非特許文献１参照）。
【０００３】
この部品内蔵モジュール８０では、所望の配線パターンが形成されたプリント配線基板８１の＋Ｚ方向側表面上に、ＬＳＩチップ８２１及びＬＳＩチップ８２２が接着層（図示せず）を介して順次積層されている。そして、ＬＳＩチップ８２１の＋Ｚ方向側の表面及びＬＳＩチップ８２２の＋Ｚ方向側の表面に形成されたワイヤ接続用パッド９３とプリント配線基板８１の＋Ｚ方向側表面に形成されたワイヤ接続用パッド９２とが配線ワイヤ９１により電気的接続されている。かかる配線ワイヤ９１により、外部からプリント配線基板８１を介して、ＬＳＩチップ８２１及びＬＳＩチップ８２２の入出力端子に動作用電力や信号が供給されるようになっている。
【０００４】
また、部品内蔵モジュール８０では、プリント配線基板８１の＋Ｚ方向側表面上に形成された樹脂等の封止材８７により、ＬＳＩチップ８２１及びＬＳＩチップ８２２が封止されるようになっている。また、プリント配線基板８１の−Ｚ方向側表面には、プリント配線基板８１における配線パターンと導通している多数の半田ボール８９が形成されており、これらの半田ボール８９を介して不図示のマザーボードに装着されるようになっている。
【０００５】
なお、図１２（Ａ）及び図１２（Ｂ）では２つのＬＳＩチップが積層された例を示したが、３つ以上のＬＳＩが積層された部品内蔵モジュールも実用化されている。
【０００６】
【非特許文献１】
特許庁調査課 著
「ＩＴ時代の実装技術 −システム・イン・パッケージ技術−に関する特許出願技術動向調査」 平成１４年４月２６日
【０００７】
【発明が解決しようとする課題】
上述した従来技術の部品内蔵モジュールは、構成の簡易さ、実現の容易さ及びＬＳＩ等の部品の実装密度を向上させるという点では非常に優れたものである。しかし、ワイヤボンディング法を用いて部品のワイヤ接続用パッドとプリント配線板のワイヤ接続用パッドとの間で配線ワイヤによる配線を行うために、封止材によるモールド前において配線作業のための作業領域を確保することが必要であった。このため、当該作業領域内には部品を配置することができなかった。すなわち、配線ワイヤに対して基板側とは反対側の領域には、部品を配置することができなかった。
【０００８】
このため、積層される複数の部品には積層時の相互位置関係も含めて様々の制約があり、自由に複数の部品を積層することができなかった。例えば、全く同一の形状を有する複数の部品を積層する場合には、各部品に形成されたワイヤ接続用パッドの形成領域から配線ワイヤが延びる方向側の部品端部までの領域分だけ順次平面的にずらして積層することが必要であった。このため、全く同一の形状を有する複数の部品を積層する場合には、実装面積が大きくなってしまっていた。
【０００９】
また、上記のように全く同一の形状を有する複数の部品を積層するために順次平面的にずらして積層する場合は勿論のこと、積層する複数の部品の大きさが積層順に小さくなる場合であっても、実装面積を抑制するためには、部品に形成されたワイヤ接続用パッドの形成領域が、部品の外縁部近傍にあることが必須であった。
【００１０】
ところで、近年におけるワイヤボンディング技術の進歩と相俟って、表面の中央部にもワイヤ接続用パッドが形成されたＬＳＩチップ（以下、適宜「センターパッドＬＳＩチップ」と呼ぶ）も実用化されつつある。こうしたセンターパッドＬＳＩチップを複数個積層する際には、上述した従来の部品内蔵モジュールの技術では、部品実装密度の向上の要請には応えることができない。
【００１１】
本発明は、かかる事情を鑑みてなされたものであり、複数の部品それぞれの形状やワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で、部品の実装密度を向上することができる部品内蔵モジュールを提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の部品内蔵モジュールは、部品が内蔵された部品内蔵モジュールであって、一方側の表面における部品搭載領域の外側の領域に複数のワイヤ接続用パッドが形成されたプリント配線板と：前記部品搭載領域の前記一方側に順次配置され、前記一方側の表面に少なくとも１つのワイヤ接続用パッドが形成された複数の部品と；前記複数の部品のワイヤ接続用パッドと前記プリント配線板のワイヤ接続用パッドとを電気的に接続する複数の配線ワイヤと；を備え、前記順次配置する方向で隣り合う部品間における前記配線ワイヤの配線経路の少なくとも一部を含む領域に形成された接着層により、前記隣り合う部品同士が接着されている、ことを特徴とする部品内蔵モジュールである。
【００１３】
この部品内蔵モジュールでは、隣り合う部品間における配線ワイヤの配線経路の少なくとも一部を含む領域に形成された接着層を介して、隣り合う部品同士が接着される。この結果、配線ワイヤの任意の配線経路を順次配置の方向で挟む領域に、順次配置の方向で隣り合う部品を配置することができる。
【００１４】
したがって、本発明の部品内蔵モジュールによれば、順次配置される部品の形状の相互関係や部品におけるワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で部品の実装密度を向上することができる。
【００１５】
本発明の部品内蔵モジュールでは、前記隣り合う部品の形状を互いに同一とすることができる。また、本発明の部品内蔵モジュールでは、前記複数の部品の少なくとも１つを、前記一方側の表面における中央部に少なくとも１つのワイヤ接続用パッドが形成されたものとすることができる。
【００１６】
【発明の実施の形態】
以下、本発明の一実施形態を、図１〜図７を参照して説明する。
【００１７】
図１及び図２には、本実施形態の部品内蔵モジュール１０の構成が示されている。ここで、図１（Ａ）は部品内蔵モジュール１０の外観を示す斜視図であり、図１（Ｂ）は、後述する封止部材１７の一部を除去して、部品内蔵モジュール１０の内部構造を概略的に示す斜視図である。また、図２は、部品内蔵モジュール１０の断面図である。なお、図１（Ｂ）においては、後述するＬＳＩチップ１２１，１２２，１２３，１２４と、接着層１３１，１３２，１３３及び保護層１４とを視覚的に容易に区別できるようにするために、接着層１３１，１３２，１３３及び保護層１４にその断面を示す場合に使用されるハッチと同様のハッチを付している。
【００１８】
図１及び図２で総合的に示されるように、本実施形態の部品内蔵モジュール１０は、所望の配線パターンが形成され、＋Ｚ方向側表面における部品搭載領域の外側にワイヤ接続用パッド２２が形成されたプリント配線板１１と、プリント配線板１１の＋Ｚ側表面の部品搭載領域上に＋Ｚ方向に沿って順次配置されたダイナミックＲＡＭチップ等であるＬＳＩチップ１２１，１２２，１２３，１２４とを備えている。本実施形態では、これらのＬＳＩチップ１２１，１２２，１２３，１２４として、図３に示されるような、＋Ｚ方向側表面のＹ軸方向の中央部に複数のワイヤ接続用パッド２３が形成されている同一形状のセンターパッドＬＳＩチップを使用している。なお、図３にはワイヤ接続用パッド２３が二列に配列されている例が示されているが、一列に配列されていてもよい。
【００１９】
図１及び図２に戻り、部品内蔵モジュール１０では、ＬＳＩチップ１２１は、接着層１５を介してプリント配線板１１に固定されている。また、ＬＳＩチップ１２２は接着層１３１を介してＬＳＩチップ１２１に固定され、ＬＳＩチップ１２３は接着層１３２を介してＬＳＩチップ１２２に固定され、ＬＳＩチップ１２４は接着層１３３を介してＬＳＩチップ１２３に固定されている。さらに、ＬＳＩチップ１２４の＋Ｚ方向側表面上には、保護層１４が配設されている。ここで、接着層１５としては、導電性の銀ペースト、絶縁性のエポキシ系接着剤、接着シート等を使用することができる。また、接着層１３１，１３２，１３３及び保護層１４としては、例えば、エポキシ系の非導電性ペースト（ＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ））又は非導電性フィルム（ＮＣＦ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ））等を使用することができる。
【００２０】
また、ＬＳＩチップ１２１，１２２，１２３，１２４の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２３と、プリント配線板１１の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２２とは、配線ワイヤ２１により電気的に接続されている。配線ワイヤ２１は、ワイヤ接続用パッド２３とワイヤ接続用パッド２２との間を接着層１３１，１３２，１３３又は保護層１４の配設領域を介して配線されている。ここで、配線ワイヤとしては、金、アルミ等のワイヤを採用することができ、特に金ワイヤを採用することが、細く、曲げにも強く、安定性が保証されていることから好ましい。
【００２１】
上記のＬＳＩチップ１２１，１２２，１２３，１２４、接着層１３１，１３２，１３３、保護層１４、接着層１５及び配線ワイヤ２１、ワイヤ接続用パッド２２は、プリント配線板１１の＋Ｚ方向側に形成された封止部材１７によって封止されている。ここで、封止部材１７の材料としては、エポキシ系樹脂、シリコーン系樹脂等を使用することができる。
【００２２】
プリント配線板１１の−Ｚ方向側表面には、導体パターン１８が形成されており、その導体パターン１８の所定位置上に半田ボール１９が配置されている。これらの半田ボール１９を介して、部品内蔵モジュール１０が、不図示のマザーボードに装着されるようになっている。
【００２３】
なお、＋Ｚ方向側表面のワイヤ接続用パッド２２及び−Ｚ方向側表面の導体パターン１８を除いて図示を省略しているが、プリント配線板１１の両面及び内層には所定の導体パターンが形成されている。また、プリント配線板１１では、層間接続用のバイアホールが形成されている。
【００２４】
次に、上述した部品内蔵モジュール１０の製造工程について、図４〜図７を参照して説明する。
【００２５】
まず、常法により、ワイヤ接続用パッド２２及び導体パターン１８を含む所定の導体パターン及びバイアホールが形成されたプリント配線板１１が作成される（図４（Ａ）参照）。なお、プリント配線板１１は、両面のみに導体パターンが形成されたものであってもよいし、両面及び内層に導体パターンが形成されたものであってもよい。引き続き、接着層１５を介して、ＬＳＩチップ１２１をプリント配線板１１の＋Ｚ方向側表面の部品搭載領域上に装着する（図４（Ｂ）参照）。
【００２６】
次に、周知のワイヤボンディング法を使用して、ＬＳＩチップ１２１の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２３それぞれと、対応するプリント配線板１１の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２２との間を配線ワイヤ２１で配線し、ワイヤ接続用パッド２３それぞれと対応するワイヤ接続用パッド２２とを電気的に接続する（図４（Ｃ）参照）。
【００２７】
次いで、ＬＳＩチップ１２１の＋Ｚ方向側表面上に接着層１３１を形成する。この接着層１３１は、次のようにして形成される。
【００２８】
ワイヤ２１を配線した後、必要に応じてワイヤ２１とＬＳＩチップ１２１が電気的に絶縁されるように、エポキシ系樹脂で封止する。さらにＬＳＩチップ１２２の裏面には半硬化させたエポキシ系接着シートを貼り、上記封止したＬＳＩチップ１２１の上に実装する。この手法を使う事により、ＬＳＩチップ１２１とワイヤ２１、ＬＳＩチップ１２２との絶縁が保たれる。さらにはＬＳＩチップ１２２を水平に保つことが可能となる。
【００２９】
引き続き、周知のワイヤボンディング法を使用して、ＬＳＩチップ１２２の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２３それぞれと、対応するプリント配線板１１の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２２との間を配線ワイヤ２１で配線し、ワイヤ接続用パッド２３それぞれと対応するワイヤ接続用パッド２２とを電気的に接続する（図５（Ａ）参照）。
【００３０】
次に、上述した接着層１３１の場合と同様にして、ＬＳＩチップ１２２の＋Ｚ方向側表面上に接着層１３２を形成する。引き続き、接着層１３２を介してＬＳＩチップ１２３をＬＳＩチップ１２２の＋Ｚ方向側表面上に装着する。そして、周知のワイヤボンディング法を使用して、ＬＳＩチップ１２３の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２３それぞれと、対応するプリント配線板１１の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２２との間を配線ワイヤ２１で配線し、ワイヤ接続用パッド２３それぞれと対応するワイヤ接続用パッド２２とを電気的に接続する（図５（Ｂ）参照）。
【００３１】
次いで、上述した接着層１３１の場合と同様にして、ＬＳＩチップ１２３の＋Ｚ方向側表面上に接着層１３３を形成する。引き続き、接着層１３３を介して、ＬＳＩチップ１２４をＬＳＩチップ１２３の＋Ｚ方向側表面上に装着する。そして、周知のワイヤボンディング法を使用して、ＬＳＩチップ１２４の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２３それぞれと、対応するプリント配線板１１の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２２との間を配線ワイヤ２１で配線し、ワイヤ接続用パッド２３それぞれと対応するワイヤ接続用パッド２２とを電気的に接続する（図６（Ａ）参照）。
【００３２】
次に、上述した接着層１３１の場合と同様にして、ＬＳＩチップ１２４の＋Ｚ方向側表面の上方における配線ワイヤ２１の配線領域を含む領域に保護層１４を形成する（図６（Ｂ）参照）。引き続き、ポッティングまたは金型を使ったトランスファーモールドを行うことにより、ＬＳＩチップ１２１，１２２，１２３，１２４、接着層１３１，１３２，１３３、保護層１４、接着層１５及び配線ワイヤ２１、ワイヤ接続用パッド２２を封止する封止部材１７を、プリント配線板１１の＋Ｚ方向側に形成する（図７（Ａ）参照）。
【００３３】
この後、プリント配線板１１の−Ｚ方向側表面に半田ボール１９を形成する。こうして、本実施形態の部品内蔵モジュール１０が製造される。
【００３４】
以上説明したように、本実施形態の部品内蔵モジュール１０では、複数の部品（ＬＳＩチップ）１２１，１２２，１２３，１２４を＋Ｚ方向に順次配設する。この際、これらの部品間に、配線ワイヤ２１の配線経路を含む領域に形成された接着層１３１，１３２，１３３を介在させ、隣り合う部品同士を接着固定させる。したがって、本実施形態の部品内蔵モジュール１０によれば、複数の内蔵部品が同一形状を有するセンターパッドＬＳＩチップであったとしても、高い実装密度で部品を内蔵させることができる。
【００３５】
また、本実施形態の部品内蔵モジュール１０では、複数の部品（ＬＳＩチップ）１２１，１２２，１２３，１２４の＋Ｚ方向側上方における配線ワイヤ２１の配線領域に、接着層１３１，１３２，１３３及び保護層１４を形成し、配線ワイヤ２１の一部を保護している。この結果、封止部材１７の形成の際に封止用樹脂等を流し込む場合に、配線ワイヤ２１の変形、例えば、いわゆる倒れ込み等を防止することができる。
【００３６】
本発明は上記の実施形態に限定されるものではなく、様々な変形が可能である。なお、以下の変形例を説明するために新たな図面を使用する場合には、上記の実施形態の場合と同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００３７】
例えば、上記の実施形態では、４つの部品を積層して配設した場合を挙げて説明したが、積層して配設する部品の数は任意である。また、積層する部品は同種の部品であってもよいし、異種の部品であってもよい。
【００３８】
また、上記の実施形態では、内蔵する複数の部品を、配線ワイヤの配線方向における部品の表面の中央部に全てのワイヤ接続用パッドが形成されているものとした。これに対し、配線ワイヤ２１の配線方向における部品の表面の中央部以外に、ワイヤ接続用パッドが形成された部品を積層することもできる。例えば、図８に示される部品内蔵モジュール１０Ａのように、配線ワイヤ２１の配線方向（Ｙ軸方向）における部品の表面の端部にワイヤ接続用パッド２３が形成された部品１２Ａ１，１２Ａ２を接着層１３介して＋Ｚ方向に沿って順次配設するようにしてもよい。かかる場合にも、高い実装密度で部品が内蔵された部品内蔵モジュールを実現することができる。なお、図８においては、２つの部品１２Ａ１，１２Ａ２を＋Ｚ方向に沿って順次配設したが、上記実施形態の場合と同様に、任意の数の部品を＋Ｚ方向に沿って順次配設して積層することもできる。
【００３９】
さらに、ワイヤ接続用パッドが、複数の部品それぞれにおいて、＋Ｚ方向側表面の任意の位置にワイヤ接続用パッドが形成されていても、本発明を適用することができる。かかる場合にも、高い実装密度で部品が内蔵された部品内蔵モジュールを実現することができる。
【００４０】
また、上記の実施形態では、内蔵する複数の部品が同一の形状を有することとした。これに対し、図９に示される部品内蔵モジュール１０Ｂのように、部品１２Ｂ１の＋Ｚ方向側に接着層１３を介して、部品１２Ｂ１よりも大きな形状を有する部品１２Ｂ２を配設するようにしてもよい。かかる場合にも、高い実装密度で部品が内蔵された部品内蔵モジュールを実現することができる。なお、図９においては、２つの部品１２Ｂ１，１２Ｂ２を＋Ｚ方向に沿って順次配設したが、上記実施形態の場合と同様に、＋Ｚ方向に沿って順次、より大きな部品を任意の数だけ順次配設して積層することもできる。
【００４１】
また、上記の実施形態では、部品それぞれの＋Ｚ方向側領域における配線ワイヤの配線領域の全てを含む領域に接着層又は保護層を形成した場合を説明した。これに対し、図１０に示される部品内蔵モジュール１０Ｃ又は図１１に示される部品内蔵モジュール１０Ｄのように、＋Ｚ方向に沿って順次配設される複数の部品における部品相互の位置関係や、部品相互の大きさの関係に応じて、部品間における配線ワイヤ２１の配線経路のみを含む領域に接着層１３を形成するようにしてもよい。なお、図８の場合と同様に、図１０においては２つの部品１２Ｃ１，１２Ｃ２を、また図１１においては２つの部品１２Ｄ１，１２Ｄ２を＋Ｚ方向に沿って順次配設したが、これらの２つ部品の場合と同様にして、任意の数の部品を＋Ｚ方向に沿って順次配設して積層することができる。
【００４２】
以上の実施形態及び変形例を総合して示されるように、本発明を採用することにより、相互の大きさの関係、配線接続用パッドの形成位置、及び相互の位置関係の制約を受けないで、複数の部品を積層させることができる。そして、こうして積層された部品を内蔵し、部品実装密度が高い部品内蔵モジュールを実現することができる。
【００４３】
【発明の効果】
以上詳細に説明したように、本発明の部品内蔵モジュールによれば、部品の形状の相互関係や部品におけるワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で、部品の実装密度を向上することができる部品内蔵モジュールを提供することができるという顕著な効果を奏することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る部品内蔵モジュールの構成を概略的に示す斜視図である。
【図２】図１の部品内蔵モジュールの構成を説明するための断面構成図である。
【図３】図１の部品内蔵モジュールに内蔵される部品の構成を説明するための斜視図である。
【図４】本発明の一実施形態に係る部品内蔵モジュールの製造工程を説明するための図（その１）である。
【図５】本発明の一実施形態に係る部品内蔵モジュールの製造工程を説明するための図（その２）である。
【図６】本発明の一実施形態に係る部品内蔵モジュールの製造工程を説明するための図（その３）である。
【図７】本発明の一実施形態に係る部品内蔵モジュールの製造工程を説明するための図（その４）である。
【図８】変形例（その１）を説明するための図である。
【図９】変形例（その２）を説明するための図である。
【図１０】変形例（その３）を説明するための図である。
【図１１】変形例（その４）を説明するための図である。
【図１２】従来技術の部品内蔵モジュールの構成を概略的に示す斜視図である。
【符号の説明】
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ…部品内蔵モジュール、１１…プリント配線板、１２１，１２２，１２３，１２４，１２Ａ１，１２Ａ２，１２Ｂ１，１２Ｂ２，１２Ｃ１，１２Ｃ２，１２Ｄ１，１２Ｄ２…部品、１３，１３１，１３２，１３３…接着層、１４…保護層、２１…配線ワイヤ、２２…ワイヤ接続用パッド、２３…ワイヤ接続用パッド。
【発明の属する技術分野】
本発明は、部品内蔵モジュールに係り、より詳しくは複数の部品を内蔵した部品内蔵モジュールに関する。
【０００２】
【従来の技術】
従来から、電子部品等の部品の高密度実装に対応するために、複数の大規模集積回路（ＬＳＩ及びＶＬＳＩを含むチップ（以下、「ＬＳＩチップ」とも記す）を積層させて内部に実装したいわゆるチップスタック型の部品内蔵モジュールが注目されている。こうした部品内蔵モジュールとしては、例えば図１２（Ａ）及び図１２（Ｂ）に総合的に示されるような部品内蔵モジュール８０が実用化されている（例えば、非特許文献１参照）。
【０００３】
この部品内蔵モジュール８０では、所望の配線パターンが形成されたプリント配線基板８１の＋Ｚ方向側表面上に、ＬＳＩチップ８２１及びＬＳＩチップ８２２が接着層（図示せず）を介して順次積層されている。そして、ＬＳＩチップ８２１の＋Ｚ方向側の表面及びＬＳＩチップ８２２の＋Ｚ方向側の表面に形成されたワイヤ接続用パッド９３とプリント配線基板８１の＋Ｚ方向側表面に形成されたワイヤ接続用パッド９２とが配線ワイヤ９１により電気的接続されている。かかる配線ワイヤ９１により、外部からプリント配線基板８１を介して、ＬＳＩチップ８２１及びＬＳＩチップ８２２の入出力端子に動作用電力や信号が供給されるようになっている。
【０００４】
また、部品内蔵モジュール８０では、プリント配線基板８１の＋Ｚ方向側表面上に形成された樹脂等の封止材８７により、ＬＳＩチップ８２１及びＬＳＩチップ８２２が封止されるようになっている。また、プリント配線基板８１の−Ｚ方向側表面には、プリント配線基板８１における配線パターンと導通している多数の半田ボール８９が形成されており、これらの半田ボール８９を介して不図示のマザーボードに装着されるようになっている。
【０００５】
なお、図１２（Ａ）及び図１２（Ｂ）では２つのＬＳＩチップが積層された例を示したが、３つ以上のＬＳＩが積層された部品内蔵モジュールも実用化されている。
【０００６】
【非特許文献１】
特許庁調査課 著
「ＩＴ時代の実装技術 −システム・イン・パッケージ技術−に関する特許出願技術動向調査」 平成１４年４月２６日
【０００７】
【発明が解決しようとする課題】
上述した従来技術の部品内蔵モジュールは、構成の簡易さ、実現の容易さ及びＬＳＩ等の部品の実装密度を向上させるという点では非常に優れたものである。しかし、ワイヤボンディング法を用いて部品のワイヤ接続用パッドとプリント配線板のワイヤ接続用パッドとの間で配線ワイヤによる配線を行うために、封止材によるモールド前において配線作業のための作業領域を確保することが必要であった。このため、当該作業領域内には部品を配置することができなかった。すなわち、配線ワイヤに対して基板側とは反対側の領域には、部品を配置することができなかった。
【０００８】
このため、積層される複数の部品には積層時の相互位置関係も含めて様々の制約があり、自由に複数の部品を積層することができなかった。例えば、全く同一の形状を有する複数の部品を積層する場合には、各部品に形成されたワイヤ接続用パッドの形成領域から配線ワイヤが延びる方向側の部品端部までの領域分だけ順次平面的にずらして積層することが必要であった。このため、全く同一の形状を有する複数の部品を積層する場合には、実装面積が大きくなってしまっていた。
【０００９】
また、上記のように全く同一の形状を有する複数の部品を積層するために順次平面的にずらして積層する場合は勿論のこと、積層する複数の部品の大きさが積層順に小さくなる場合であっても、実装面積を抑制するためには、部品に形成されたワイヤ接続用パッドの形成領域が、部品の外縁部近傍にあることが必須であった。
【００１０】
ところで、近年におけるワイヤボンディング技術の進歩と相俟って、表面の中央部にもワイヤ接続用パッドが形成されたＬＳＩチップ（以下、適宜「センターパッドＬＳＩチップ」と呼ぶ）も実用化されつつある。こうしたセンターパッドＬＳＩチップを複数個積層する際には、上述した従来の部品内蔵モジュールの技術では、部品実装密度の向上の要請には応えることができない。
【００１１】
本発明は、かかる事情を鑑みてなされたものであり、複数の部品それぞれの形状やワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で、部品の実装密度を向上することができる部品内蔵モジュールを提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の部品内蔵モジュールは、部品が内蔵された部品内蔵モジュールであって、一方側の表面における部品搭載領域の外側の領域に複数のワイヤ接続用パッドが形成されたプリント配線板と：前記部品搭載領域の前記一方側に順次配置され、前記一方側の表面に少なくとも１つのワイヤ接続用パッドが形成された複数の部品と；前記複数の部品のワイヤ接続用パッドと前記プリント配線板のワイヤ接続用パッドとを電気的に接続する複数の配線ワイヤと；を備え、前記順次配置する方向で隣り合う部品間における前記配線ワイヤの配線経路の少なくとも一部を含む領域に形成された接着層により、前記隣り合う部品同士が接着されている、ことを特徴とする部品内蔵モジュールである。
【００１３】
この部品内蔵モジュールでは、隣り合う部品間における配線ワイヤの配線経路の少なくとも一部を含む領域に形成された接着層を介して、隣り合う部品同士が接着される。この結果、配線ワイヤの任意の配線経路を順次配置の方向で挟む領域に、順次配置の方向で隣り合う部品を配置することができる。
【００１４】
したがって、本発明の部品内蔵モジュールによれば、順次配置される部品の形状の相互関係や部品におけるワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で部品の実装密度を向上することができる。
【００１５】
本発明の部品内蔵モジュールでは、前記隣り合う部品の形状を互いに同一とすることができる。また、本発明の部品内蔵モジュールでは、前記複数の部品の少なくとも１つを、前記一方側の表面における中央部に少なくとも１つのワイヤ接続用パッドが形成されたものとすることができる。
【００１６】
【発明の実施の形態】
以下、本発明の一実施形態を、図１〜図７を参照して説明する。
【００１７】
図１及び図２には、本実施形態の部品内蔵モジュール１０の構成が示されている。ここで、図１（Ａ）は部品内蔵モジュール１０の外観を示す斜視図であり、図１（Ｂ）は、後述する封止部材１７の一部を除去して、部品内蔵モジュール１０の内部構造を概略的に示す斜視図である。また、図２は、部品内蔵モジュール１０の断面図である。なお、図１（Ｂ）においては、後述するＬＳＩチップ１２１，１２２，１２３，１２４と、接着層１３１，１３２，１３３及び保護層１４とを視覚的に容易に区別できるようにするために、接着層１３１，１３２，１３３及び保護層１４にその断面を示す場合に使用されるハッチと同様のハッチを付している。
【００１８】
図１及び図２で総合的に示されるように、本実施形態の部品内蔵モジュール１０は、所望の配線パターンが形成され、＋Ｚ方向側表面における部品搭載領域の外側にワイヤ接続用パッド２２が形成されたプリント配線板１１と、プリント配線板１１の＋Ｚ側表面の部品搭載領域上に＋Ｚ方向に沿って順次配置されたダイナミックＲＡＭチップ等であるＬＳＩチップ１２１，１２２，１２３，１２４とを備えている。本実施形態では、これらのＬＳＩチップ１２１，１２２，１２３，１２４として、図３に示されるような、＋Ｚ方向側表面のＹ軸方向の中央部に複数のワイヤ接続用パッド２３が形成されている同一形状のセンターパッドＬＳＩチップを使用している。なお、図３にはワイヤ接続用パッド２３が二列に配列されている例が示されているが、一列に配列されていてもよい。
【００１９】
図１及び図２に戻り、部品内蔵モジュール１０では、ＬＳＩチップ１２１は、接着層１５を介してプリント配線板１１に固定されている。また、ＬＳＩチップ１２２は接着層１３１を介してＬＳＩチップ１２１に固定され、ＬＳＩチップ１２３は接着層１３２を介してＬＳＩチップ１２２に固定され、ＬＳＩチップ１２４は接着層１３３を介してＬＳＩチップ１２３に固定されている。さらに、ＬＳＩチップ１２４の＋Ｚ方向側表面上には、保護層１４が配設されている。ここで、接着層１５としては、導電性の銀ペースト、絶縁性のエポキシ系接着剤、接着シート等を使用することができる。また、接着層１３１，１３２，１３３及び保護層１４としては、例えば、エポキシ系の非導電性ペースト（ＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ））又は非導電性フィルム（ＮＣＦ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ））等を使用することができる。
【００２０】
また、ＬＳＩチップ１２１，１２２，１２３，１２４の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２３と、プリント配線板１１の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２２とは、配線ワイヤ２１により電気的に接続されている。配線ワイヤ２１は、ワイヤ接続用パッド２３とワイヤ接続用パッド２２との間を接着層１３１，１３２，１３３又は保護層１４の配設領域を介して配線されている。ここで、配線ワイヤとしては、金、アルミ等のワイヤを採用することができ、特に金ワイヤを採用することが、細く、曲げにも強く、安定性が保証されていることから好ましい。
【００２１】
上記のＬＳＩチップ１２１，１２２，１２３，１２４、接着層１３１，１３２，１３３、保護層１４、接着層１５及び配線ワイヤ２１、ワイヤ接続用パッド２２は、プリント配線板１１の＋Ｚ方向側に形成された封止部材１７によって封止されている。ここで、封止部材１７の材料としては、エポキシ系樹脂、シリコーン系樹脂等を使用することができる。
【００２２】
プリント配線板１１の−Ｚ方向側表面には、導体パターン１８が形成されており、その導体パターン１８の所定位置上に半田ボール１９が配置されている。これらの半田ボール１９を介して、部品内蔵モジュール１０が、不図示のマザーボードに装着されるようになっている。
【００２３】
なお、＋Ｚ方向側表面のワイヤ接続用パッド２２及び−Ｚ方向側表面の導体パターン１８を除いて図示を省略しているが、プリント配線板１１の両面及び内層には所定の導体パターンが形成されている。また、プリント配線板１１では、層間接続用のバイアホールが形成されている。
【００２４】
次に、上述した部品内蔵モジュール１０の製造工程について、図４〜図７を参照して説明する。
【００２５】
まず、常法により、ワイヤ接続用パッド２２及び導体パターン１８を含む所定の導体パターン及びバイアホールが形成されたプリント配線板１１が作成される（図４（Ａ）参照）。なお、プリント配線板１１は、両面のみに導体パターンが形成されたものであってもよいし、両面及び内層に導体パターンが形成されたものであってもよい。引き続き、接着層１５を介して、ＬＳＩチップ１２１をプリント配線板１１の＋Ｚ方向側表面の部品搭載領域上に装着する（図４（Ｂ）参照）。
【００２６】
次に、周知のワイヤボンディング法を使用して、ＬＳＩチップ１２１の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２３それぞれと、対応するプリント配線板１１の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２２との間を配線ワイヤ２１で配線し、ワイヤ接続用パッド２３それぞれと対応するワイヤ接続用パッド２２とを電気的に接続する（図４（Ｃ）参照）。
【００２７】
次いで、ＬＳＩチップ１２１の＋Ｚ方向側表面上に接着層１３１を形成する。この接着層１３１は、次のようにして形成される。
【００２８】
ワイヤ２１を配線した後、必要に応じてワイヤ２１とＬＳＩチップ１２１が電気的に絶縁されるように、エポキシ系樹脂で封止する。さらにＬＳＩチップ１２２の裏面には半硬化させたエポキシ系接着シートを貼り、上記封止したＬＳＩチップ１２１の上に実装する。この手法を使う事により、ＬＳＩチップ１２１とワイヤ２１、ＬＳＩチップ１２２との絶縁が保たれる。さらにはＬＳＩチップ１２２を水平に保つことが可能となる。
【００２９】
引き続き、周知のワイヤボンディング法を使用して、ＬＳＩチップ１２２の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２３それぞれと、対応するプリント配線板１１の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２２との間を配線ワイヤ２１で配線し、ワイヤ接続用パッド２３それぞれと対応するワイヤ接続用パッド２２とを電気的に接続する（図５（Ａ）参照）。
【００３０】
次に、上述した接着層１３１の場合と同様にして、ＬＳＩチップ１２２の＋Ｚ方向側表面上に接着層１３２を形成する。引き続き、接着層１３２を介してＬＳＩチップ１２３をＬＳＩチップ１２２の＋Ｚ方向側表面上に装着する。そして、周知のワイヤボンディング法を使用して、ＬＳＩチップ１２３の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２３それぞれと、対応するプリント配線板１１の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２２との間を配線ワイヤ２１で配線し、ワイヤ接続用パッド２３それぞれと対応するワイヤ接続用パッド２２とを電気的に接続する（図５（Ｂ）参照）。
【００３１】
次いで、上述した接着層１３１の場合と同様にして、ＬＳＩチップ１２３の＋Ｚ方向側表面上に接着層１３３を形成する。引き続き、接着層１３３を介して、ＬＳＩチップ１２４をＬＳＩチップ１２３の＋Ｚ方向側表面上に装着する。そして、周知のワイヤボンディング法を使用して、ＬＳＩチップ１２４の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２３それぞれと、対応するプリント配線板１１の＋Ｚ方向側表面に形成されたワイヤ接続用パッド２２との間を配線ワイヤ２１で配線し、ワイヤ接続用パッド２３それぞれと対応するワイヤ接続用パッド２２とを電気的に接続する（図６（Ａ）参照）。
【００３２】
次に、上述した接着層１３１の場合と同様にして、ＬＳＩチップ１２４の＋Ｚ方向側表面の上方における配線ワイヤ２１の配線領域を含む領域に保護層１４を形成する（図６（Ｂ）参照）。引き続き、ポッティングまたは金型を使ったトランスファーモールドを行うことにより、ＬＳＩチップ１２１，１２２，１２３，１２４、接着層１３１，１３２，１３３、保護層１４、接着層１５及び配線ワイヤ２１、ワイヤ接続用パッド２２を封止する封止部材１７を、プリント配線板１１の＋Ｚ方向側に形成する（図７（Ａ）参照）。
【００３３】
この後、プリント配線板１１の−Ｚ方向側表面に半田ボール１９を形成する。こうして、本実施形態の部品内蔵モジュール１０が製造される。
【００３４】
以上説明したように、本実施形態の部品内蔵モジュール１０では、複数の部品（ＬＳＩチップ）１２１，１２２，１２３，１２４を＋Ｚ方向に順次配設する。この際、これらの部品間に、配線ワイヤ２１の配線経路を含む領域に形成された接着層１３１，１３２，１３３を介在させ、隣り合う部品同士を接着固定させる。したがって、本実施形態の部品内蔵モジュール１０によれば、複数の内蔵部品が同一形状を有するセンターパッドＬＳＩチップであったとしても、高い実装密度で部品を内蔵させることができる。
【００３５】
また、本実施形態の部品内蔵モジュール１０では、複数の部品（ＬＳＩチップ）１２１，１２２，１２３，１２４の＋Ｚ方向側上方における配線ワイヤ２１の配線領域に、接着層１３１，１３２，１３３及び保護層１４を形成し、配線ワイヤ２１の一部を保護している。この結果、封止部材１７の形成の際に封止用樹脂等を流し込む場合に、配線ワイヤ２１の変形、例えば、いわゆる倒れ込み等を防止することができる。
【００３６】
本発明は上記の実施形態に限定されるものではなく、様々な変形が可能である。なお、以下の変形例を説明するために新たな図面を使用する場合には、上記の実施形態の場合と同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００３７】
例えば、上記の実施形態では、４つの部品を積層して配設した場合を挙げて説明したが、積層して配設する部品の数は任意である。また、積層する部品は同種の部品であってもよいし、異種の部品であってもよい。
【００３８】
また、上記の実施形態では、内蔵する複数の部品を、配線ワイヤの配線方向における部品の表面の中央部に全てのワイヤ接続用パッドが形成されているものとした。これに対し、配線ワイヤ２１の配線方向における部品の表面の中央部以外に、ワイヤ接続用パッドが形成された部品を積層することもできる。例えば、図８に示される部品内蔵モジュール１０Ａのように、配線ワイヤ２１の配線方向（Ｙ軸方向）における部品の表面の端部にワイヤ接続用パッド２３が形成された部品１２Ａ１，１２Ａ２を接着層１３介して＋Ｚ方向に沿って順次配設するようにしてもよい。かかる場合にも、高い実装密度で部品が内蔵された部品内蔵モジュールを実現することができる。なお、図８においては、２つの部品１２Ａ１，１２Ａ２を＋Ｚ方向に沿って順次配設したが、上記実施形態の場合と同様に、任意の数の部品を＋Ｚ方向に沿って順次配設して積層することもできる。
【００３９】
さらに、ワイヤ接続用パッドが、複数の部品それぞれにおいて、＋Ｚ方向側表面の任意の位置にワイヤ接続用パッドが形成されていても、本発明を適用することができる。かかる場合にも、高い実装密度で部品が内蔵された部品内蔵モジュールを実現することができる。
【００４０】
また、上記の実施形態では、内蔵する複数の部品が同一の形状を有することとした。これに対し、図９に示される部品内蔵モジュール１０Ｂのように、部品１２Ｂ１の＋Ｚ方向側に接着層１３を介して、部品１２Ｂ１よりも大きな形状を有する部品１２Ｂ２を配設するようにしてもよい。かかる場合にも、高い実装密度で部品が内蔵された部品内蔵モジュールを実現することができる。なお、図９においては、２つの部品１２Ｂ１，１２Ｂ２を＋Ｚ方向に沿って順次配設したが、上記実施形態の場合と同様に、＋Ｚ方向に沿って順次、より大きな部品を任意の数だけ順次配設して積層することもできる。
【００４１】
また、上記の実施形態では、部品それぞれの＋Ｚ方向側領域における配線ワイヤの配線領域の全てを含む領域に接着層又は保護層を形成した場合を説明した。これに対し、図１０に示される部品内蔵モジュール１０Ｃ又は図１１に示される部品内蔵モジュール１０Ｄのように、＋Ｚ方向に沿って順次配設される複数の部品における部品相互の位置関係や、部品相互の大きさの関係に応じて、部品間における配線ワイヤ２１の配線経路のみを含む領域に接着層１３を形成するようにしてもよい。なお、図８の場合と同様に、図１０においては２つの部品１２Ｃ１，１２Ｃ２を、また図１１においては２つの部品１２Ｄ１，１２Ｄ２を＋Ｚ方向に沿って順次配設したが、これらの２つ部品の場合と同様にして、任意の数の部品を＋Ｚ方向に沿って順次配設して積層することができる。
【００４２】
以上の実施形態及び変形例を総合して示されるように、本発明を採用することにより、相互の大きさの関係、配線接続用パッドの形成位置、及び相互の位置関係の制約を受けないで、複数の部品を積層させることができる。そして、こうして積層された部品を内蔵し、部品実装密度が高い部品内蔵モジュールを実現することができる。
【００４３】
【発明の効果】
以上詳細に説明したように、本発明の部品内蔵モジュールによれば、部品の形状の相互関係や部品におけるワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で、部品の実装密度を向上することができる部品内蔵モジュールを提供することができるという顕著な効果を奏することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る部品内蔵モジュールの構成を概略的に示す斜視図である。
【図２】図１の部品内蔵モジュールの構成を説明するための断面構成図である。
【図３】図１の部品内蔵モジュールに内蔵される部品の構成を説明するための斜視図である。
【図４】本発明の一実施形態に係る部品内蔵モジュールの製造工程を説明するための図（その１）である。
【図５】本発明の一実施形態に係る部品内蔵モジュールの製造工程を説明するための図（その２）である。
【図６】本発明の一実施形態に係る部品内蔵モジュールの製造工程を説明するための図（その３）である。
【図７】本発明の一実施形態に係る部品内蔵モジュールの製造工程を説明するための図（その４）である。
【図８】変形例（その１）を説明するための図である。
【図９】変形例（その２）を説明するための図である。
【図１０】変形例（その３）を説明するための図である。
【図１１】変形例（その４）を説明するための図である。
【図１２】従来技術の部品内蔵モジュールの構成を概略的に示す斜視図である。
【符号の説明】
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ…部品内蔵モジュール、１１…プリント配線板、１２１，１２２，１２３，１２４，１２Ａ１，１２Ａ２，１２Ｂ１，１２Ｂ２，１２Ｃ１，１２Ｃ２，１２Ｄ１，１２Ｄ２…部品、１３，１３１，１３２，１３３…接着層、１４…保護層、２１…配線ワイヤ、２２…ワイヤ接続用パッド、２３…ワイヤ接続用パッド。
Claims (3)
- 部品が内蔵された部品内蔵モジュールであって、
一方側の表面における部品搭載領域の外側の領域に複数のワイヤ接続用パッドが形成されたプリント配線板と：
前記部品搭載領域の前記一方側に順次配置され、前記一方側の表面に少なくとも１つのワイヤ接続用パッドが形成された複数の部品と；
前記複数の部品のワイヤ接続用パッドと前記プリント配線板のワイヤ接続用パッドとを電気的に接続する複数の配線ワイヤと；を備え、
前記順次配置の方向で隣り合う部品間における前記配線ワイヤの配線経路の少なくとも一部を含む領域に形成された接着層により、前記隣り合う部品同士が接着されている、ことを特徴とする部品内蔵モジュール。 - 前記隣り合う部品の形状は互いに同一である、ことを特徴とする請求項１に記載の部品内蔵モジュール。
- 前記複数の部品の少なくとも１つには、前記一方側の表面における中央部に少なくとも１つのワイヤ接続用パッドが形成されている、ことを特徴とする請求項１又は２に記載の部品内蔵モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002379717A JP4090348B2 (ja) | 2002-12-27 | 2002-12-27 | 部品内蔵モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002379717A JP4090348B2 (ja) | 2002-12-27 | 2002-12-27 | 部品内蔵モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004214285A true JP2004214285A (ja) | 2004-07-29 |
| JP4090348B2 JP4090348B2 (ja) | 2008-05-28 |
Family
ID=32816136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002379717A Expired - Lifetime JP4090348B2 (ja) | 2002-12-27 | 2002-12-27 | 部品内蔵モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4090348B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004049356A1 (de) * | 2004-10-08 | 2006-04-20 | Infineon Technologies Ag | Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben |
| WO2006106569A1 (ja) * | 2005-03-31 | 2006-10-12 | Spansion Llc | 積層型半導体装置及びその製造方法 |
| JP2008198909A (ja) * | 2007-02-15 | 2008-08-28 | Elpida Memory Inc | 半導体パッケージ |
-
2002
- 2002-12-27 JP JP2002379717A patent/JP4090348B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004049356A1 (de) * | 2004-10-08 | 2006-04-20 | Infineon Technologies Ag | Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben |
| DE102004049356B4 (de) * | 2004-10-08 | 2006-06-29 | Infineon Technologies Ag | Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben |
| US7352057B2 (en) | 2004-10-08 | 2008-04-01 | Infineon Technologies Ag | Semiconductor module having an internal semiconductor chip stack, and method for producing said semiconductor module |
| WO2006106569A1 (ja) * | 2005-03-31 | 2006-10-12 | Spansion Llc | 積層型半導体装置及びその製造方法 |
| JPWO2006106569A1 (ja) * | 2005-03-31 | 2008-09-11 | スパンション エルエルシー | 積層型半導体装置及びその製造方法 |
| JP4896010B2 (ja) * | 2005-03-31 | 2012-03-14 | スパンション エルエルシー | 積層型半導体装置及びその製造方法 |
| JP2008198909A (ja) * | 2007-02-15 | 2008-08-28 | Elpida Memory Inc | 半導体パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4090348B2 (ja) | 2008-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5715334B2 (ja) | 半導体装置 | |
| US6812575B2 (en) | Semiconductor device | |
| JP4751351B2 (ja) | 半導体装置とそれを用いた半導体モジュール | |
| JP4225036B2 (ja) | 半導体パッケージ及び積層型半導体パッケージ | |
| JP2019511120A (ja) | バックサイドドリリング埋込みダイ基板 | |
| US20130221442A1 (en) | Embedded power stage module | |
| US6857470B2 (en) | Stacked chip package with heat transfer wires | |
| US20080230892A1 (en) | Chip package module | |
| JP2006196709A (ja) | 半導体装置およびその製造方法 | |
| JP3610661B2 (ja) | 三次元積層モジュール | |
| JP2007150154A (ja) | 半導体装置 | |
| US20130307145A1 (en) | Semiconductor package and method of fabricating the same | |
| US9728507B2 (en) | Cap chip and reroute layer for stacked microelectronic module | |
| JP2001118986A (ja) | 半導体装置、ならびに電子機器 | |
| JP6142800B2 (ja) | 半導体装置及びその製造方法 | |
| JP4090348B2 (ja) | 部品内蔵モジュール | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| KR100498470B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| JP4083376B2 (ja) | 半導体モジュール | |
| JP4128440B2 (ja) | 部品内蔵モジュール | |
| JPH10242379A (ja) | 半導体モジュール | |
| JP4099072B2 (ja) | 部品内蔵モジュール | |
| JP4652428B2 (ja) | 半導体装置およびその製造方法 | |
| JP4090354B2 (ja) | 部品内蔵モジュール | |
| JP4578220B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051111 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |