JPH10242379A

JPH10242379A - 半導体モジュール

Info

Publication number: JPH10242379A
Application number: JP4036397A
Authority: JP
Inventors: Tetsuya Kamimura; 上村　　哲也; Tatsuya Saito; 達也斉藤; Takeshi Kato; 猛加藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-02-25
Filing date: 1997-02-25
Publication date: 1998-09-11

Abstract

(57)【要約】【課題】バイアホールやスルーホールなどを用いずに層
間接続を行い、３次元積層可能な半導体モジュールを簡
便に製作する。【解決手段】基板１０２上に形成した配線１０３と半導
体チップ１０１とを電気的に接続し、基板１０２を山折
線１１２と谷折線１１３の部分から折り畳むことにより
多層化を行い、基板１０２の層間を接着手段１０５によ
り接着する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体モジュールに
関する。

【０００２】

【従来の技術】半導体チップは、取り扱い易いようにパ
ッケージに実装した形で使用する。こうしたパッケージ
の例として、ＤＩＰ（Dual In-line Package），ＱＦＰ
（QuadFlat Package），ＴＣＰ（Tape Carrier Packag
e），ＰＧＡ（Pin Grid Array），ＢＧＡ（Ball Grid A
rray ）などがある。これらのパッケージはそれぞれ半
導体チップを個別にパッケージに封止している。しか
し、パッケージの入出力ピンなどの寄生容量や寄生イン
ダクタンス、そしてパッケージ間の配線の分だけ、半導
体チップ間の信号の伝送が遅くなり、半導体チップの高
速動作には不利になる。

【０００３】そこで、計算機の中で特に高速動作が要求
される部分には、複数の半導体チップを一つのモジュー
ルに高密度実装する、ＭＣＭ（Multi Chip Module ）の
技術が用いられる。この技術では、モジュールの中の半
導体チップは、ベアチップのまま近接して配置されるた
め、個別にパッケージに封止する場合と比較して、寄生
容量や寄生インダクタンスが少なく、かつ半導体チップ
間の配線長が短くなり、半導体チップ間の信号の伝送が
速くなり高速動作が可能になる。

【０００４】通常のＭＣＭでは、半導体チップを水平に
配置するのに対し、半導体チップを３次元的に積層する
ことにより、ＭＣＭよりも高密度に実装するＭＣＭ−Ｖ
（Vertical Multi Chip Module）の技術がある。例とし
て、特開平6−204399 号公報や特開平8−167630 号公報
記載の、半導体チップをパッケージに封止した後に垂直
に積み重ね、バイアホールやスルーホールを用いてパッ
ケージ間の電気的接続を行うことによりモジュールを形
成する技術、などがある。

【０００５】

【発明が解決しようとする課題】しかし、この従来のＭ
ＣＭ−Ｖの技術では、層間接続を行うために、バイアホ
ールやスルーホールを形成する必要があるので、製造プ
ロセスが複雑になるという問題がある。

【０００６】図７はこの従来の半導体モジュールの構造
を説明する断面図である。この従来の半導体モジュール
は、以下のような構成になっている。まず、半導体チッ
プ７０１と配線基板７０２とを電気的に接続し、ＭＣＭ
−Ｖを作る際の積層単位となるチップキャリア７１０を
複数枚作成する。次に、このチップキャリア７１０とコ
ンデンサフィルム７１１と熱伝導基板７１２とパッケー
ジベース７０５とを接着フィルム７０６により接着す
る。そして、スルーホール７０３を形成し、積層し接着
した部品間の電気的接続を行う。最後に、パッケージベ
ース７０５に半田ボール７０４を形成する。ここで、ス
ルーホールは、チップキャリア７１０などを複数枚積層
した後に、一括して各層の電気的接続をとるために用い
られる。そして、コンデンサフィルム７１１は、半導体
モジュールの電源安定化のために用いられ、熱伝導基板
７１２は半導体チップ７０１の放熱性を上げるために用
いられる。

【０００７】バイアホールやスルーホールの加工には、
層間の位置合わせ，穴空け加工，穴への導体の充填もし
くは鍍金加工などのプロセスが必要になるため、製造プ
ロセスが困難になる。

【０００８】半導体チップの動作周波数の向上に伴い、
電源安定化手段を半導体チップの極力近傍、理想的には
パッケージ内部に配置する必要がある。このためには、
単体の能動素子や受動素子を半導体チップと同一のモジ
ュール内に収めなければならないという問題がある。従
来の半導体モジュールでは、コンデンサフィルムを内蔵
することにより、この問題に対処しているが、半導体チ
ップ７０１との電気的接続を、スルーホールにより行っ
ており、製造プロセス上の困難がある。

【０００９】パッケージを積層する際に、パッケージの
材質として絶縁フィルムなどを用いた場合、絶縁フィル
ムの熱抵抗が大きいため半導体チップの放熱が十分に行
えない問題や、絶縁フィルムの剛性不足によりパッケー
ジやモジュールに反りが生じる問題などがある。従来の
半導体モジュールでは、放熱に関しては、熱伝導基板７
１２を内蔵することにより、この問題に対処している。
しかし、半導体モジュールの内部に組み込む場合には、
電気的接続をとる必要のない熱伝導基板７１２にまでス
ルーホールの穴空け加工が必要になり、製造プロセス上
の困難が増す。また、従来の半導体モジュールでは、剛
性不足に関する問題に関しては、考慮していない。

【００１０】そして、一般的に半導体モジュールの高速
動作のためには、モジュール内部の配線長を極力短く
し、配線遅延を削減する必要がある。

【００１１】本発明の目的は、バイアホールやスルーホ
ールなどの困難な製造プロセスを用いず、かつ、半導体
チップを３次元的に積層可能な半導体モジュールを提供
することである。

【００１２】また、半導体チップの放熱手段または、パ
ッケージやモジュールの剛性確保手段を内蔵し、かつ、
バイアホールやスルーホールを用いない、３次元的に積
層可能な半導体モジュールを提供することである。

【００１３】また、単体の能動素子または受動素子を搭
載でき、かつ、配線長の短いバイアホールやスルーホー
ルを用いない、３次元的に積層可能な半導体モジュール
を提供することである。

【００１４】

【課題を解決するための手段】本発明の半導体モジュー
ルは、以下のような構成上の特徴を持つことにより上記
目的を達成する。

【００１５】基板上に形成した配線と半導体チップとを
電気的に接続し、基板を折り畳むことにより多層化を行
い、基板の層間を接着手段により接着する。

【００１６】また、基板上に形成した配線と、半導体チ
ップと、能動素子または受動素子とを電気的に接続し、
基板を折り畳むことにより多層化を行う。

【００１７】また、基板上に形成した配線と半導体チッ
プとを電気的に接続し、熱拡散用基板を間に挟むように
して基板を折り畳む。

【００１８】また、基板上に形成した配線と半導体チッ
プとを電気的に接続し、剛性確保用基板を間に挟むよう
にして基板を折り畳む。

【００１９】また、基板上に形成した配線と半導体チッ
プとを電気的に接続し、基板を折り畳み、基板の両端に
ある配線を電気的に接続する。

【００２０】また、基板上に形成した配線と半導体チッ
プとを電気的に接続し、基板を折り畳み、基板の折り目
にある配線や、縁にある配線など対向する配線同士を電
気的に層間接続する。

【００２１】

【発明の実施の形態】本発明の実施例について図面を参
照して説明する。

【００２２】図１は、本発明による半導体モジュールの
第１の実施例を示す図である。図１（Ａ），（Ｂ）は、
それぞれこの半導体モジュールの展開図と断面図であ
る。図１（Ａ）は、フィルム上に各種部品を搭載した状
態の本発明の第１の実施例による半導体モジュールであ
り、それぞれ、１０１は半導体チップ、１０２は絶縁フ
ィルムテープ、１０３は配線、１０４は半田ボール、１
１０はパーフォレーション、１１１は切取り線、１１２
は山折線、１１３は谷折線である。図１（Ｂ）は、
（Ａ）の切取り線１１１を切断し、山折線１１２を山折
りし、谷折線１１３を谷折りして、接着フィルム１０５
により接着し形成した状態の本発明の第１の実施例によ
る半導体モジュールである。

【００２３】本実施例では、バイアホールやスルーホー
ルを用いずに、絶縁フィルムテープ１０２を、折り畳む
ことにより半導体モジュールを形成する所に特徴があ
る。

【００２４】あらかじめ、絶縁フィルムテープ１０２の
上に、銅配線１０３と、配線基板との接続端子である半
田ボール１０４とを形成しておく。次に、銅配線１０３
と半導体チップ１０１とを、ＴＡＢ（Tape Automated B
onding）技術により電気的に接続する。そして、絶縁フ
ィルムテープ１０２のパーフォレーション１１０の部分
を切取り線１１１から切断する。最後に、絶縁性フィル
ムテープ１０２を、山折線１１２と谷折線１１３の部分
で、それぞれ山折，谷折した後、絶縁フィルムテープ１
０２の折り重なっている層間の部分を接着フィルム１０
５により接着する。

【００２５】本実施例では、絶縁性フィルムテープの層
間の接着を接着フィルムによって行っているが、接着方
法はこの方法に限らない。例えば、ＤＩＰ（Dual In-li
nePackage ）を製造する場合のように、絶縁フィルムテ
ープを折り畳んだ後、モールド樹脂を流し込むことによ
り接着する方法などがある。

【００２６】本実施例により、以下のような効果があ
る。この半導体モジュールは、ＴＣＰ（Tape Carrier P
ackage）の作成の際に用いられるＴＡＢ技術を用いるこ
とで、半導体チップ１０１と銅配線１０３との接続を簡
単に行うことが可能であり、新しいボンディング装置な
どは不要である。さらに、絶縁フィルムテープ１０２上
に２次元的に半導体チップ１０１と、銅配線１０３と、
半田ボール１０４とを配置した後に、３次元的に折り畳
むことによりモジュールを形成するため、従来技術のよ
うに、バイアホールやスルーホールを用いることなく、
３次元的な積層構造を持つ半導体モジュールが製造でき
る。このため、バイアホールやスルーホールの加工に必
要な、層間の位置合わせ，穴空け加工，穴への導体の充
填もしくは鍍金加工などのプロセスが不要になり、従来
よりも、工数が少なく、かつ、低コストに半導体モジュ
ールを製造することが可能になる。通常のＴＣＰでは、
テープの厚さが５０μｍ程度，銅配線の厚さが３０μｍ
程度，半導体チップの厚みが数百μｍ程度なので、パッ
ケージの厚さは合計でも数百μｍ程度である。本発明に
よる半導体モジュールは、ＴＣＰを複数枚積み重ねた程
度の厚みになるので、例えば１０層構造の半導体モジュ
ールでも数mm程度の厚さで実現可能となる。

【００２７】図２は、本発明による半導体モジュールの
第２の実施例を示す図である。図２（Ａ)，(Ｂ）は、そ
れぞれこの半導体モジュールの展開図と断面図である。
図２（Ａ）は、フィルム上に各種部品を搭載した状態の
本発明の第２の実施例による半導体モジュールであり、
それぞれ、１０１は半導体チップ、１０２は絶縁フィル
ムテープ、１０３は配線、１０４は半田ボール、１１０
はパーフォレーション、１１１は切取り線、１１２は山
折線、１１３は谷折線、２０１はバイパスコンデンサで
ある。図２（Ｂ）は、（Ａ）の切取り線１１１を切断
し、山折線１１２を山折りし、谷折線１１３を谷折りし
て、接着フィルム１０５により接着し形成した状態の本
発明の第２の実施例による半導体モジュールである。

【００２８】本実施例では、半導体チップ１０１と、単
体の受動素子であるバイパスコンデンサ２０１とを、絶
縁フィルムテープ１０２に電気的に接続した後に折り畳
み、半導体モジュールを形成する所に特徴がある。

【００２９】あらかじめ、絶縁フィルムテープ１０２の
上に、銅配線１０３と、配線基板との接続端子である半
田ボール１０４とを形成しておく。次に、銅配線１０３
と半導体チップ１０１とを、ＴＡＢ（Tape Automated B
onding）技術により電気的に接続する。そして、半導体
チップ１０１の周囲の近傍と、絶縁フィルムテープ１０
２の右端にバイパスコンデンサ２０１を配置し、銅配線
１０３と電気的に接続する。その際に、半導体チップ１
０１の周囲に配置するバイパスコンデンサ２０１は、絶
縁フィルムテープ１０２を折り畳む際に互いに干渉しな
い位置に配置する。次に、絶縁フィルムテープ１０２の
パーフォレーション１１０の部分を切取り線１１１から
切断する。最後に、絶縁性フィルムテープ１０２を、山
折線１１２と谷折線１１３の部分で、それぞれ山折，谷
折した後、絶縁フィルムテープ１０２の折り重なってい
る層間の部分を接着フィルム１０５により接着する。

【００３０】本実施例により、第１の実施例に加え次の
ような効果がある。バイパスコンデンサ２０１を半導体
チップ１０１の近傍に配置するので、半導体モジュール
の接続端子による寄生インダクタンスをバイパスできる
ので、安定した電源供給が可能になる。その結果、半導
体モジュールの高速動作が可能になる。

【００３１】図３は、本発明による半導体モジュールの
第３の実施例を示す断面図である。これは、図１（Ａ）
の状態の半導体モジュールを折り畳む際に、熱拡散用基
板３０１を合わせて接着し積層した、本発明による第３
の実施例の半導体モジュールである。ここで、図１と同
一の参照番号は図１と同じ構成要素を示す。

【００３２】本実施例では、半導体モジュールの内部に
熱拡散用基板３０１を内蔵する所に特徴がある。

【００３３】絶縁フィルムテープ１０２を折り畳む直前
までの構成は、図１（Ａ）と同じである。絶縁フィルム
テープ１０２を折り畳む際に、熱拡散用基板３０１を半
導体チップ１０１の上または下になるように配置する。
そして、第１の実施例と同様に、接着フィルム１０５に
より、絶縁フィルムテープ１０２と、熱拡散用基板３０
１とを接着する。その際、理想的には、熱の伝導を良く
するため、半導体チップ１０１と熱拡散基板３０１の間
には、接着フィルムを入れないようにする。

【００３４】本実施例により、第１の実施例に加え次の
ような効果がある。半導体チップと銅配線と絶縁フィル
ムテープとからなる半導体モジュールでは、熱は主に、
半導体チップと銅配線の部分を伝わる。これは、半導体
チップと銅配線と絶縁フィルムテープの熱伝導率がそれ
ぞれ、１.５(Ｗ／cmK)，４.０(Ｗ／cmK），０.００４
（Ｗ／cmK)であり、絶縁フィルムテープの熱伝導率が、
半導体チップと銅配線の熱伝導率と比較して、３桁も低
いためである。このため、半導体モジュールの内部にあ
る半導体チップでは、半導体チップから出た熱が周辺の
絶縁フィルムテープの部分にこもるため、放熱が十分に
行えなくなり、半導体モジュールが異常動作を起こす可
能性がある。そこで、本実施例のように熱伝導率の高
い、例えばシリコンカーバイドなどで作られた熱拡散基
板を内蔵することにより、半導体チップの熱を半導体モ
ジュール全体に伝えることが可能となり、放熱性が向上
し、半導体モジュールの安定動作が可能になる。

【００３５】図４は、本発明による半導体モジュールの
第４の実施例を示す断面図である。これは、図１（Ａ）
の状態の半導体モジュールを折り畳む際に、剛性確保用
基板４０１を合わせて接着し積層した、本発明による第
４の実施例の半導体モジュールである。ここで、図１と
同一の参照番号は図１と同じ構成要素を示す。

【００３６】本実施例では、半導体モジュールの内部に
剛性確保用基板４０１を内蔵する所に特徴がある。

【００３７】絶縁フィルムテープ１０２を折り畳む直前
までの構成は、図１(Ａ)と同じである。絶縁フィルムテ
ープ１０２を折り畳む際に、剛性確保用基板４０１を絶
縁フィルムテープ１０２の折り目の部分に挟み込む。そ
して、第１の実施例と同様に絶縁フィルムテープ１０２
と、剛性確保用基板４０１とを、接着フィルム１０５に
より接着する。

【００３８】本実施例により、第１の実施例に加え次の
ような効果がある。フィルムのような柔軟性に富む材質
を用いて積層構造を持つモジュールを作成する場合、フ
ィルムの剛性不足に伴うモジュールの変形が問題になる
ことがある。この問題の一例として、配線基板との接続
端子として半田ボールを格子状に配置する、ＢＧＡ（Ba
ll Grid Array ）を採用した半導体モジュールにおい
て、半導体モジュールの反りなどの変形により半田ボー
ルが配線基板から浮き上がり、配線基板との電気的接続
が行えなくなる問題がある。そこで、本実施例のように
剛性確保用の基板を介在させて半導体モジュールの剛性
を上げ、反りなどの発生を防止し、半導体モジュールと
配線基板との電気的接続を確実にする。

【００３９】図５は、本発明による半導体モジュールの
第５の実施例を示す図である。図５（Ａ)，(Ｂ）は、そ
れぞれこの半導体モジュールの展開図と断面図である。
図５（Ａ）は、フィルム上に各種部品を搭載した状態の
本発明の第５の実施例による半導体モジュールであり、
それぞれ、１０１は半導体チップ、１０２は絶縁フィル
ムテープ、１０３は配線、１０４は半田ボール、１１０
はパーフォレーション、１１１は切取り線、１１２は山
折線、１１３は谷折線、５０１はバンプから電気的に最
も近い配線、５０２はバンプから電気的に最も遠い配線
である。図５（Ｂ）は、（Ａ）の切取り線１１１を切断
し、山折線１１２を山折りし、谷折線１１３を谷折りし
て、接着フィルム１０５により接着し、バンプから電気
的に最も近い配線５０２と、最も遠い配線５０３とを、
層間接続配線５０３により電気的に接続することにより
形成した状態の本発明の第５の実施例による半導体モジ
ュールである。

【００４０】本実施例では、半導体モジュールのバンプ
から電気的に最も近い配線５０１と、バンプから電気的
に最も遠い配線５０２とを、層間接続配線５０３により
電気的に接続する所に特徴がある。

【００４１】あらかじめ、絶縁フィルムテープ１０２の
上に、銅配線１０３と、配線基板との接続端子である半
田ボール１０４とを形成しておく。次に、銅配線１０３
と半導体チップ１０１とを、ＴＡＢ（Tape Automated B
onding）技術により電気的に接続する。そして、絶縁フ
ィルムテープ１０２のパーフォレーション１１０の部分
を切取り線１１１から切断する。最後に、絶縁性フィル
ムテープ１０２を、山折線１１２と谷折線１１３の部分
で、それぞれ山折，谷折した後、絶縁フィルムテープ１
０２の折り重なっている層間の部分を接着フィルム１０
５により接着する。そして、バンプから電気的に最も近
い配線５０１と、バンプから電気的に最も遠い配線５０
２とを、層間接続配線５０３により電気的に接続する。

【００４２】本実施例により、第１の実施例に加え次の
ような効果がある。半田ボール１０４が絶縁フィルムテ
ープ１０２の片方の端に搭載されているような場合、本
実施例をとることにより、最大配線長を約１／２に短縮
することが可能になる。その結果、配線長短縮により、
配線遅延が減る分だけ半導体チップ１０１の高速動作が
可能になる。

【００４３】図６は、本発明による半導体モジュールの
第６の実施例を示す断面図である。これは、図１（Ａ）
の状態の半導体モジュールを折り畳み接着して積層し、
絶縁フィルムテープ１０２の折り目部分にある配線６０
２を、層間接続配線６０１により電気的に層間接続する
ことにより形成した、本発明による第６の実施例の半導
体モジュールである。

【００４４】本実施例では、半導体モジュールの絶縁フ
ィルムテープの折り目の部分の配線６０２を、層間接続
配線６０１により層間接続する所に特長がある。

【００４５】絶縁フィルムテープ１０２を折り畳み、接
着フィルム１０５により接着する所までの構成は、図１
（Ａ）と同じである。そして、半導体モジュールの絶縁
フィルムテープの折り目部分にある配線６０２を、層間
接続配線６０１により電気的に接続する。

【００４６】本実施例により、第１の実施例に加え次の
ような効果がある。半田ボール１０４と半導体チップ１
０１は、半田ボール１０４が配置された面内にある配線
と、層間接続配線６０１と、半導体チップ１０１が配置
された面内にある配線により電気的に接続される。層間
接続配線６０１の配線長は、半導体モジュールの層間を
接続する程度の長さである。そして、半導体モジュール
の各層の構造はＴＣＰと同様であり、各層および層間の
厚さは高々数百μｍ程度である。これに対し、層間接続
配線６０１以外の半導体モジュール内の配線長は、半導
体チップが数十mm角の大きさであるため、数mmから数十
mmの長さになる。その結果、層間接続配線６０１の配線
長は、半導体モジュール内の他の配線長と比較して一桁
以上短くなる。このため、絶縁フィルムテープを任意の
回数折り畳んでも、高々１回折り畳んだ場合と同様の配
線長で、半田ボール１０４と半導体チップ１０１が接続
可能となる。このように、配線長の短縮により配線遅延
が減り、その分だけ半導体チップ１０１の高速動作が可
能となる。

【００４７】

【発明の効果】本発明の効果は、基板上に形成した配線
と半導体チップとを電気的に接続し、基板を折り畳み多
層化を行うことにより、バイアホールやスルーホールな
どの困難な製造プロセスを用いず、かつ、半導体チップ
を３次元的に積層可能な半導体モジュールが作成可能に
なることである。

【００４８】また同時に、半導体チップと、能動素子ま
たは受動素子を内蔵した、３次元的に積層可能な半導体
モジュールが作成可能になることである。

【００４９】また同時に、熱拡散用基板を内蔵すること
により、半導体チップの放熱性を向上した、３次元的に
積層可能な半導体モジュールが作成可能になることであ
る。

【００５０】また同時に、剛性確保用基板を内蔵するこ
とにより、半導体モジュールの剛性を上げた、３次元的
に積層可能な半導体モジュールが作成可能になることで
ある。

【００５１】また同時に、電気的に両端の関係にある配
線を接続することにより、最大配線長を約１／２に短縮
した、３次元的に積層可能な半導体モジュールが作成可
能になることである。

【００５２】また、同時に、対向する配線同士を電気的
に層間接続することにより、配線長を短縮した、３次元
的に積層可能な半導体モジュールが作成可能になること
である。

【図面の簡単な説明】

【図１】本発明による半導体モジュールの第１の実施例
の展開図および断面図。

【図２】本発明による半導体モジュールの第２の実施例
の展開図および断面図。

【図３】本発明による半導体モジュールの第３の実施例
の断面図。

【図４】本発明による半導体モジュールの第４の実施例
の断面図。

【図５】本発明による半導体モジュールの第５の実施例
の展開図および断面図。

【図６】本発明による半導体モジュールの第６の実施例
の断面図。

【図７】従来技術による半導体モジュールの断面図。

【符号の説明】

１０１…半導体チップ、１０２…絶縁フィルムテープ、
１０３…銅配線、104…半田ボール、１０５…接着フィ
ルム、１１０…パーフォレーション、１１１…切取り
線、１１２…山折線、１１３…谷折線。

Claims

【特許請求の範囲】

【請求項１】少なくとも一つの半導体チップと、それら
を搭載するための基板と、その基板上に形成され前記半
導体チップと電気的に接続された配線とからなる半導体
モジュールにおいて、前記基板を折り畳むことにより多
層化を行い、前記基板の層間を接着手段により接着する
ことを特徴とする半導体モジュール。
【請求項２】請求項１において、前記配線に少なくとも一つの単体の能動素子または受動
素子を電気的に接続する半導体モジュール。
【請求項３】請求項１において、前記折り畳んだ基板の層間に、熱拡散用基板を配置する
半導体モジュール。
【請求項４】請求項１において、前記折り畳んだ基板の層間に、剛性確保用基板を配置す
る半導体モジュール。
【請求項５】請求項１において、前記折り畳んだ基板の
先端と終端にある前記配線を電気的に接続する半導体モ
ジュール。
【請求項６】請求項１において、前記折り畳んだ基板上
に形成された対向する配線を電気的に層間接続する半導
体モジュール。