JPH11220091A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11220091A JPH11220091A JP2126398A JP2126398A JPH11220091A JP H11220091 A JPH11220091 A JP H11220091A JP 2126398 A JP2126398 A JP 2126398A JP 2126398 A JP2126398 A JP 2126398A JP H11220091 A JPH11220091 A JP H11220091A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- electrode pad
- dummy wiring
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
(57)【要約】
【課題】 安価な積み重ねＭＣＭ構造の半導体装置を提
供する。 【解決手段】 積み重ねＭＣＭ構造の半導体装置におい
て、上側の半導体チップＣＰ２にダミー配線２６を形成
する。このダミー配線２６を介して、下側の半導体チッ
プＣＰ１の電気信号を、外部接続端子であるリード２２
へ接続する。これにより、下側の半導体チップＣＰ１の
電気信号の引き回しを、上側の半導体チップＣＰ２で行
うことができる。このため、基板１０に高価な多層基板
を使用する必要がなくなり、安価になる。
供する。 【解決手段】 積み重ねＭＣＭ構造の半導体装置におい
て、上側の半導体チップＣＰ２にダミー配線２６を形成
する。このダミー配線２６を介して、下側の半導体チッ
プＣＰ１の電気信号を、外部接続端子であるリード２２
へ接続する。これにより、下側の半導体チップＣＰ１の
電気信号の引き回しを、上側の半導体チップＣＰ２で行
うことができる。このため、基板１０に高価な多層基板
を使用する必要がなくなり、安価になる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関す
るものであり、特に、積み重ねＭＣＭ（Multi Chip Mod
ule ）構造の半導体装置に関する。
るものであり、特に、積み重ねＭＣＭ（Multi Chip Mod
ule ）構造の半導体装置に関する。
【０００２】
【従来の技術】図７に従来のＭＣＭ構造の半導体装置を
示す。この図７からわかるように、この半導体装置は、
ＢＧＡ（Ball Grid Array ）タイプの半導体装置であ
る。半導体装置は、基板１を備えている。この基板１上
には、２つの半導体チップ２、２が設けられている。こ
れらの半導体チップ２は、それぞれ、ボンディングワイ
ヤ３により基板１と電気的に接続されている。この基板
１上には、これらの半導体チップ２、２を覆うように、
モールド樹脂４が設けられている。また、基板１の裏面
には、複数のバンプ５がマトリックス状に形成されてい
る。
示す。この図７からわかるように、この半導体装置は、
ＢＧＡ（Ball Grid Array ）タイプの半導体装置であ
る。半導体装置は、基板１を備えている。この基板１上
には、２つの半導体チップ２、２が設けられている。こ
れらの半導体チップ２は、それぞれ、ボンディングワイ
ヤ３により基板１と電気的に接続されている。この基板
１上には、これらの半導体チップ２、２を覆うように、
モールド樹脂４が設けられている。また、基板１の裏面
には、複数のバンプ５がマトリックス状に形成されてい
る。
【０００３】この図７の半導体装置をワイヤボンドタイ
プとすると、図８はフリップチップタイプの半導体装置
を示す図である。この図８に示す半導体装置は、基本的
な構造は図７の半導体装置と同様のものである。但し、
半導体チップ２がバンプ６により基板１と電気的に接続
されている点で相違する。
プとすると、図８はフリップチップタイプの半導体装置
を示す図である。この図８に示す半導体装置は、基本的
な構造は図７の半導体装置と同様のものである。但し、
半導体チップ２がバンプ６により基板１と電気的に接続
されている点で相違する。
【０００４】
【発明が解決しようとする課題】図７や図８に示すＭＣ
Ｍ構造の半導体装置においては、半導体チップ２、２が
平面的に配置されている。すなわち、半導体チップ２、
２がそれぞれ基板１上に隣接する形で配置されている。
このため、この半導体装置の面積が大きくなってしまう
という問題があった。すなわち、この半導体装置の面積
が、半導体チップ２、２を合わせた総面積よりも、大き
くなってしまうという問題があった。
Ｍ構造の半導体装置においては、半導体チップ２、２が
平面的に配置されている。すなわち、半導体チップ２、
２がそれぞれ基板１上に隣接する形で配置されている。
このため、この半導体装置の面積が大きくなってしまう
という問題があった。すなわち、この半導体装置の面積
が、半導体チップ２、２を合わせた総面積よりも、大き
くなってしまうという問題があった。
【０００５】このような面積が大きくなるという問題を
解決するため、従来から、半導体チップ２を積み重ねる
構造にするという提案はなされている。つまり、積み重
ねＭＣＭ構造を採用する提案はなされている。しかし、
このような積み重ねＭＣＭ構造にすると、配線の引き回
しが非常に困難になるとう問題があった。なぜなら、半
導体チップ２の設計はこれ単体のパッケージを基準にな
されており、複数の半導体チップ２、２を積み重ねた上
で配線を引き回すことまでは考慮されていないからであ
る。したがって、積み重ねＭＣＭ構造を実現したとして
も、多層基板を使用しなければならなくなる等、製品が
高価になってしまうという問題があった。すなわち、４
層基板、６層基板などの多層基板を使用しなければなら
ず、通常の２層基板を使用する場合と比べて、コストが
増加するとう問題があった。このため、現実的には製品
化が難しいという問題があった。
解決するため、従来から、半導体チップ２を積み重ねる
構造にするという提案はなされている。つまり、積み重
ねＭＣＭ構造を採用する提案はなされている。しかし、
このような積み重ねＭＣＭ構造にすると、配線の引き回
しが非常に困難になるとう問題があった。なぜなら、半
導体チップ２の設計はこれ単体のパッケージを基準にな
されており、複数の半導体チップ２、２を積み重ねた上
で配線を引き回すことまでは考慮されていないからであ
る。したがって、積み重ねＭＣＭ構造を実現したとして
も、多層基板を使用しなければならなくなる等、製品が
高価になってしまうという問題があった。すなわち、４
層基板、６層基板などの多層基板を使用しなければなら
ず、通常の２層基板を使用する場合と比べて、コストが
増加するとう問題があった。このため、現実的には製品
化が難しいという問題があった。
【０００６】そこで本発明は、上記課題に鑑みてなされ
たものであり、製品を安価にすることの可能な、積み重
ねＭＣＭ構造の半導体装置を提供することを目的とす
る。すなわち、多層基板等を使用することなく、重ね合
わせＭＣＭ構造を実現することのできる半導体装置を提
供することを目的とする。換言すれば、配線の引き回し
の容易な、積み重ねＭＣＭ構造の半導体装置を提供する
ことを目的とする。
たものであり、製品を安価にすることの可能な、積み重
ねＭＣＭ構造の半導体装置を提供することを目的とす
る。すなわち、多層基板等を使用することなく、重ね合
わせＭＣＭ構造を実現することのできる半導体装置を提
供することを目的とする。換言すれば、配線の引き回し
の容易な、積み重ねＭＣＭ構造の半導体装置を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、外部へ接続するための
外部接続端子を有する基板と、前記基板上に積み重ねＭ
ＣＭ構造として取り付けられた複数の半導体チップと、
を備えるとともに、前記複数の半導体チップのうちの少
なくとも１つの半導体チップにダミー配線を形成し、こ
のダミー配線を介して、このダミー配線を形成した半導
体チップ以外の半導体チップの電気信号を前記外部接続
端子へ伝達し得るよう構成した、ことを特徴とする。
め、本発明に係る半導体装置は、外部へ接続するための
外部接続端子を有する基板と、前記基板上に積み重ねＭ
ＣＭ構造として取り付けられた複数の半導体チップと、
を備えるとともに、前記複数の半導体チップのうちの少
なくとも１つの半導体チップにダミー配線を形成し、こ
のダミー配線を介して、このダミー配線を形成した半導
体チップ以外の半導体チップの電気信号を前記外部接続
端子へ伝達し得るよう構成した、ことを特徴とする。
【０００８】すなわち、外部へ接続するための外部接続
端子を有する基板と、前記基板上に取り付けられた下側
半導体チップと、前記下側半導体チップ上に取り付けら
れた上側半導体チップと、を備えるとともに、前記下側
半導体チップと前記上側半導体チップとのうちのすくな
くとも一方にダミー配線を形成し、このダミー配線を介
して、このダミー配線を形成した半導体チップ以外の半
導体チップの電気信号を前記外部接続端子へ伝達し得る
よう構成した、ことを特徴とする。
端子を有する基板と、前記基板上に取り付けられた下側
半導体チップと、前記下側半導体チップ上に取り付けら
れた上側半導体チップと、を備えるとともに、前記下側
半導体チップと前記上側半導体チップとのうちのすくな
くとも一方にダミー配線を形成し、このダミー配線を介
して、このダミー配線を形成した半導体チップ以外の半
導体チップの電気信号を前記外部接続端子へ伝達し得る
よう構成した、ことを特徴とする。
【０００９】
【発明の実施の形態】（第１実施形態）本発明の第１実
施形態は、積み重ねＭＣＭ構造の半導体装置において、
上側の半導体チップにダミー配線を形成し、このダミー
配線を介して、下側の半導体チップの電気信号を、外部
接続端子であるリードへ接続することにより、下側の半
導体チップの電気信号の引き回しを、上側の半導体チッ
プで行い得るようにしたものである。より詳しくを、図
面に基づいて、以下に説明する。
施形態は、積み重ねＭＣＭ構造の半導体装置において、
上側の半導体チップにダミー配線を形成し、このダミー
配線を介して、下側の半導体チップの電気信号を、外部
接続端子であるリードへ接続することにより、下側の半
導体チップの電気信号の引き回しを、上側の半導体チッ
プで行い得るようにしたものである。より詳しくを、図
面に基づいて、以下に説明する。
【００１０】図１は、本発明の第１実施形態に係る半導
体装置を平面的に示す図であり、一部のモールド樹脂を
取り除いて、半導体チップの状態がわかるように示した
図である。図２は、図１におけるII−II線断面図であ
り、半導体チップ近傍のみを取り出して示す図である。
体装置を平面的に示す図であり、一部のモールド樹脂を
取り除いて、半導体チップの状態がわかるように示した
図である。図２は、図１におけるII−II線断面図であ
り、半導体チップ近傍のみを取り出して示す図である。
【００１１】図２からわかるように、リードタイプの基
板１０の上には、ペースト１２を介して、半導体チップ
ＣＰ１が取り付けられている。この半導体チップＣＰ１
の図中上面側には半導体素子が形成されている。ペース
ト１２は、基板１０と半導体チップＣＰ１とを接着させ
るための、接着剤であり、非導電性の性質を有する。半
導体チップＣＰ１の上には、絶縁層１４が設けられてい
る。この絶縁層１４は、例えば、ポリィミドで形成され
ている。この絶縁層１４の上にはペースト１６を介し
て、半導体チップＣＰ２が取り付けられている。この半
導体チップＣＰ２の図中上面側にも半導体素子が形成さ
れている。ペースト１６は、上述したペースト１２と同
様に、非導電性の接着材としての役割を有している。
板１０の上には、ペースト１２を介して、半導体チップ
ＣＰ１が取り付けられている。この半導体チップＣＰ１
の図中上面側には半導体素子が形成されている。ペース
ト１２は、基板１０と半導体チップＣＰ１とを接着させ
るための、接着剤であり、非導電性の性質を有する。半
導体チップＣＰ１の上には、絶縁層１４が設けられてい
る。この絶縁層１４は、例えば、ポリィミドで形成され
ている。この絶縁層１４の上にはペースト１６を介し
て、半導体チップＣＰ２が取り付けられている。この半
導体チップＣＰ２の図中上面側にも半導体素子が形成さ
れている。ペースト１６は、上述したペースト１２と同
様に、非導電性の接着材としての役割を有している。
【００１２】図１からわかるように、半導体チップＣＰ
１上には、複数の電極パッド１８が形成されている。本
実施形態では、４つの電極パッド１８（１）〜１８
（４）を図に示している。また、半導体チップＣＰ２上
にも、複数の電極パッド２０が形成されている。本実施
形態では、７つの電極パッド２０（１）〜２０（７）が
図に示されている。説明の都合上、これらの電極パッド
１８（１）〜１８（４）、２０（１）〜２０（７）のみ
を図に示しているが、他に電極パッド１８、２０が形成
されていても良い。
１上には、複数の電極パッド１８が形成されている。本
実施形態では、４つの電極パッド１８（１）〜１８
（４）を図に示している。また、半導体チップＣＰ２上
にも、複数の電極パッド２０が形成されている。本実施
形態では、７つの電極パッド２０（１）〜２０（７）が
図に示されている。説明の都合上、これらの電極パッド
１８（１）〜１８（４）、２０（１）〜２０（７）のみ
を図に示しているが、他に電極パッド１８、２０が形成
されていても良い。
【００１３】半導体チップＣＰ２に形成された電極パッ
ド２０（１）、２０（２）、２０（４）、２０（５）
は、それぞれ、リード２２へ接続されている。すなわ
ち、これらの電極パッド２０（１）、２０（２）、２０
（４）、２０（５）は、ボンディングワイヤ２４を介し
て、リード２２へ接続されている。このリード２２は、
半導体チップＣＰ１、ＣＰ２と外部との間で、電気信号
のやり取りをするための外部接続端子である。
ド２０（１）、２０（２）、２０（４）、２０（５）
は、それぞれ、リード２２へ接続されている。すなわ
ち、これらの電極パッド２０（１）、２０（２）、２０
（４）、２０（５）は、ボンディングワイヤ２４を介し
て、リード２２へ接続されている。このリード２２は、
半導体チップＣＰ１、ＣＰ２と外部との間で、電気信号
のやり取りをするための外部接続端子である。
【００１４】電極パッド２０（３）、２０（６）、２０
（７）は、それぞれ、半導体チップＣＰ１の電極パッド
１８（２）、１８（４）、１８（５）へ接続されてい
る。すなわち、半導体チップＣＰ２の電極パッド２０
（３）は、ボンディングワイヤ２４を介して、半導体チ
ップＣＰ１の電極パッド１８（２）へ接続されている。
半導体チップＣＰ２の電極パッド２０（６）は、ボンデ
ィングワイヤ２４を介して、半導体チップＣＰ１の電極
パッド１８（４）へ接続されている。半導体チップＣＰ
２の電極パッド２０（７）は、ボンディングワイヤ２４
を介して、半導体チップＣＰ１の電極パッド１８（５）
へ接続されている。
（７）は、それぞれ、半導体チップＣＰ１の電極パッド
１８（２）、１８（４）、１８（５）へ接続されてい
る。すなわち、半導体チップＣＰ２の電極パッド２０
（３）は、ボンディングワイヤ２４を介して、半導体チ
ップＣＰ１の電極パッド１８（２）へ接続されている。
半導体チップＣＰ２の電極パッド２０（６）は、ボンデ
ィングワイヤ２４を介して、半導体チップＣＰ１の電極
パッド１８（４）へ接続されている。半導体チップＣＰ
２の電極パッド２０（７）は、ボンディングワイヤ２４
を介して、半導体チップＣＰ１の電極パッド１８（５）
へ接続されている。
【００１５】半導体チップＣＰ２の電極パッド２０
（１）、２０（２）、２０（３）は、それぞれ、ダミー
配線２６（１）、２６（２）、２６（３）を介して、電
極パッド２０（７）、２０（６）、２０（４）へ接続さ
れている。すなわち、半導体チップＣＰ２の電極パッド
２０（１）は、ダミー配線２６（１）を介して、同じく
半導体チップＣＰ２の電極パッド２０（７）へ接続され
ている。半導体チップＣＰ２の電極パッド２０（２）
は、ダミー配線２６（２）を介して、同じく半導体チッ
プＣＰ２の電極パッド２０（６）へ接続されている。半
導体チップＣＰ２の電極パッド２０（３）は、ダミー配
線２６（３）を介して、同じく半導体チップＣＰ２の電
極パッド２０（４）へ接続されている。つまり、これら
のダミー配線２６（１）〜２６（３）は、２つの電極パ
ッドを結ぶ結合配線としての役割を果たしている。
（１）、２０（２）、２０（３）は、それぞれ、ダミー
配線２６（１）、２６（２）、２６（３）を介して、電
極パッド２０（７）、２０（６）、２０（４）へ接続さ
れている。すなわち、半導体チップＣＰ２の電極パッド
２０（１）は、ダミー配線２６（１）を介して、同じく
半導体チップＣＰ２の電極パッド２０（７）へ接続され
ている。半導体チップＣＰ２の電極パッド２０（２）
は、ダミー配線２６（２）を介して、同じく半導体チッ
プＣＰ２の電極パッド２０（６）へ接続されている。半
導体チップＣＰ２の電極パッド２０（３）は、ダミー配
線２６（３）を介して、同じく半導体チップＣＰ２の電
極パッド２０（４）へ接続されている。つまり、これら
のダミー配線２６（１）〜２６（３）は、２つの電極パ
ッドを結ぶ結合配線としての役割を果たしている。
【００１６】半導体チップＣＰ２の電極パッド２０
（５）は、半導体チップＣＰ２に形成された半導体素子
と外部とをリード２４を介して、電気信号のやり取りを
する入出力部としての、素子用電極パッドである。これ
に対して、ダミー配線２６（１）〜２６（３）の両端部
に形成された電極パッド２０（１）、２０（２）、２０
（３）、２０（４）、２０（６）、２０（７）は、これ
らダミー配線２６（１）〜２６（３）にボンディングワ
イヤ２４を接続するためのダミー配線用電極パッドであ
る。また、半導体チップＣＰ１に形成された電極パッド
１８（１）〜１８（６）は、この半導体チップＣＰ１に
形成された半導体チップと外部との間で、電気信号をや
り取りする入出力部としての素子用電極パッドである。
（５）は、半導体チップＣＰ２に形成された半導体素子
と外部とをリード２４を介して、電気信号のやり取りを
する入出力部としての、素子用電極パッドである。これ
に対して、ダミー配線２６（１）〜２６（３）の両端部
に形成された電極パッド２０（１）、２０（２）、２０
（３）、２０（４）、２０（６）、２０（７）は、これ
らダミー配線２６（１）〜２６（３）にボンディングワ
イヤ２４を接続するためのダミー配線用電極パッドであ
る。また、半導体チップＣＰ１に形成された電極パッド
１８（１）〜１８（６）は、この半導体チップＣＰ１に
形成された半導体チップと外部との間で、電気信号をや
り取りする入出力部としての素子用電極パッドである。
【００１７】次に、本実施形態に係る半導体装置の製造
工程の一例を説明する。図２からわかるように、基板１
０上に接着材としてのペースト１２を塗布する。次に、
このペースト１２上に半導体チップＣＰ１を載せる。こ
れにより、基板１０と半導体チップＣＰ１が接着され
る。次に、この半導体チップＣＰ１上に絶縁層１４を形
成する。続いて、この絶縁層１４上に接着剤としてのペ
ースト１６を塗布する。次に、このペースト１６上に半
導体チップＣＰ２を載せる。これにより、半導体チップ
ＣＰ１と半導体チップＣＰ２とが接着される。但し、絶
縁性のペースト１２、１６や絶縁層１４が介在している
ので、基板１０、半導体チップＣＰ１、ＣＰ２間の絶縁
性は保たれている。次に、ワイヤボンディングを行う。
すなわち、図１からわかるように、半導体チップＣＰ２
の電極パッド２０（１）、２０（２）、２０（４）、２
０（５）と、リード２２との間を、ボンディングワイヤ
２４で接続する。また、半導体チップＣＰ１の電極パッ
ド１８（２）、１８（４）、１８（５）と、半導体チッ
プＣＰ２の電極パッド２０（３）、２０（６）、２０
（７）との間を、ボンディングワイヤ２４で接続する。
続いて、これらをモールド樹脂Ｍで封止する。これによ
り、図１及び図２に示す半導体装置が得られる。
工程の一例を説明する。図２からわかるように、基板１
０上に接着材としてのペースト１２を塗布する。次に、
このペースト１２上に半導体チップＣＰ１を載せる。こ
れにより、基板１０と半導体チップＣＰ１が接着され
る。次に、この半導体チップＣＰ１上に絶縁層１４を形
成する。続いて、この絶縁層１４上に接着剤としてのペ
ースト１６を塗布する。次に、このペースト１６上に半
導体チップＣＰ２を載せる。これにより、半導体チップ
ＣＰ１と半導体チップＣＰ２とが接着される。但し、絶
縁性のペースト１２、１６や絶縁層１４が介在している
ので、基板１０、半導体チップＣＰ１、ＣＰ２間の絶縁
性は保たれている。次に、ワイヤボンディングを行う。
すなわち、図１からわかるように、半導体チップＣＰ２
の電極パッド２０（１）、２０（２）、２０（４）、２
０（５）と、リード２２との間を、ボンディングワイヤ
２４で接続する。また、半導体チップＣＰ１の電極パッ
ド１８（２）、１８（４）、１８（５）と、半導体チッ
プＣＰ２の電極パッド２０（３）、２０（６）、２０
（７）との間を、ボンディングワイヤ２４で接続する。
続いて、これらをモールド樹脂Ｍで封止する。これによ
り、図１及び図２に示す半導体装置が得られる。
【００１８】以上のように、本実施形態に係る半導体装
置によれば、半導体チップＣＰ１の電極パッド１８を半
導体チップＣＰ２のダミー配線２６を介して、リード２
２へ接続することとしたので、高価な多層基板を使用す
る必要がなくなり、製造コストの低減を図ることができ
る。より詳しくは、図１からわかるように、例えば、半
導体チップＣＰ１の電極パッド１８（２）は、半導体チ
ップＣＰ２の電極パッド２０（３）に接続されている。
そして、この電極パッド２０（３）はダミー配線２６
（３）を介して、電極パッド２０（４）へ接続されてい
る。この電極パッド２０（４）は、ボンディングワイヤ
２４を介して、リード２２へ接続されている。つまり、
半導体チップＣＰ１の電極パッド１８（２）は、半導体
チップＣＰ２上に形成された信号接続配線としてのダミ
ー配線２６（３）を介して、リード２２と接続されるこ
ととなる。このようにしたため、多層基板を用いて配線
を引き回す必要がなくなるので、安価な２層基板を用い
ることができる。すなわち、半導体チップＣＰ１、ＣＰ
２というのは、単体で用いることを前提に電極パッド１
８、２０が形成されている。このような半導体チップＣ
Ｐ１、ＣＰ２を用いて、積み重ねＭＣＭ構造を実現しよ
うとする場合、電極パッドの位置的制約及びボンディン
グワイヤの長さ的制約から、基板側で配線の引き回しを
しなければならない。このような場合に、本実施形態に
係る半導体チップＣＰ１、ＣＰ２によれば、半導体チッ
プＣＰ１の配線の引き回しを、半導体チップＣＰ２上で
できるので、基板側における引き回しが簡潔になる。こ
のため、このような積み重ねＭＣＭ構造を採用したにも
かかわらず、安価な２層基板を使用することができる。
置によれば、半導体チップＣＰ１の電極パッド１８を半
導体チップＣＰ２のダミー配線２６を介して、リード２
２へ接続することとしたので、高価な多層基板を使用す
る必要がなくなり、製造コストの低減を図ることができ
る。より詳しくは、図１からわかるように、例えば、半
導体チップＣＰ１の電極パッド１８（２）は、半導体チ
ップＣＰ２の電極パッド２０（３）に接続されている。
そして、この電極パッド２０（３）はダミー配線２６
（３）を介して、電極パッド２０（４）へ接続されてい
る。この電極パッド２０（４）は、ボンディングワイヤ
２４を介して、リード２２へ接続されている。つまり、
半導体チップＣＰ１の電極パッド１８（２）は、半導体
チップＣＰ２上に形成された信号接続配線としてのダミ
ー配線２６（３）を介して、リード２２と接続されるこ
ととなる。このようにしたため、多層基板を用いて配線
を引き回す必要がなくなるので、安価な２層基板を用い
ることができる。すなわち、半導体チップＣＰ１、ＣＰ
２というのは、単体で用いることを前提に電極パッド１
８、２０が形成されている。このような半導体チップＣ
Ｐ１、ＣＰ２を用いて、積み重ねＭＣＭ構造を実現しよ
うとする場合、電極パッドの位置的制約及びボンディン
グワイヤの長さ的制約から、基板側で配線の引き回しを
しなければならない。このような場合に、本実施形態に
係る半導体チップＣＰ１、ＣＰ２によれば、半導体チッ
プＣＰ１の配線の引き回しを、半導体チップＣＰ２上で
できるので、基板側における引き回しが簡潔になる。こ
のため、このような積み重ねＭＣＭ構造を採用したにも
かかわらず、安価な２層基板を使用することができる。
【００１９】しかも、この半導体チップＣＰ１、ＣＰ２
は、それぞれ、単体で使用してパッケージすることがで
きる。このため、積み重ねＭＣＭ構造をするために専用
の半導体チップを開発設計する必要がなくなる。すなわ
ち、図１からわかるように、例えば、半導体チップＣＰ
２を単体で使用してパッケージする場合には、ダミー配
線２６（１）〜２６（３）を不使用とする。そして、こ
の半導体チップＣＰ２に形成されている他の電極パッド
を用いて、リード２２と半導体チップＣＰ２とを接続す
れば良いのである。また、半導体チップＣＰ１を単体で
使用してパッケージする場合、電極パッド１８（１）〜
１８（６）を直接的にリード２２へ接続すれば良いので
ある。
は、それぞれ、単体で使用してパッケージすることがで
きる。このため、積み重ねＭＣＭ構造をするために専用
の半導体チップを開発設計する必要がなくなる。すなわ
ち、図１からわかるように、例えば、半導体チップＣＰ
２を単体で使用してパッケージする場合には、ダミー配
線２６（１）〜２６（３）を不使用とする。そして、こ
の半導体チップＣＰ２に形成されている他の電極パッド
を用いて、リード２２と半導体チップＣＰ２とを接続す
れば良いのである。また、半導体チップＣＰ１を単体で
使用してパッケージする場合、電極パッド１８（１）〜
１８（６）を直接的にリード２２へ接続すれば良いので
ある。
【００２０】（第２実施形態）本発明の第２実施形態
は、上記第１実施形態の半導体装置を変形して、下側の
半導体チップと上側の半導体チップとをバンプで接続し
たものである。
は、上記第１実施形態の半導体装置を変形して、下側の
半導体チップと上側の半導体チップとをバンプで接続し
たものである。
【００２１】図３は、第２実施形態に係る半導体装置の
モールド樹脂を一部取り除いて示す平面図であり、第１
実施形態における図１に相当する図である。図４は図３
におけるIV−IV線断面図であり、第１実施形態の図２に
相当する図である。
モールド樹脂を一部取り除いて示す平面図であり、第１
実施形態における図１に相当する図である。図４は図３
におけるIV−IV線断面図であり、第１実施形態の図２に
相当する図である。
【００２２】この図４からわかるように、半導体チップ
ＣＰ１と半導体チップＣＰ２とは、バンプＢＰを介して
接続されている。すなわち、半導体チップＣＰ１の図中
表面側には半導体素子が形成されている。この半導体装
置ＣＰ１の表面側に電極パッド１８が形成されている。
また、半導体チップＣＰ２の図中裏面側にも半導体素子
が形成されている。この半導体装置ＣＰ２の裏面側に電
極パッド２０が形成されている。そして、これら半導体
チップＣＰ１、ＣＰ２における半導体素子が形成された
側の面を向かい合わせる形で、これら半導体チップＣＰ
１、ＣＰ２は基板１０へ取り付けられている。これら半
導体チップＣＰ１、ＣＰ２の電極パッド１８と電極パッ
ド２０とを、バンプＢＰが電気的に接続している。
ＣＰ１と半導体チップＣＰ２とは、バンプＢＰを介して
接続されている。すなわち、半導体チップＣＰ１の図中
表面側には半導体素子が形成されている。この半導体装
置ＣＰ１の表面側に電極パッド１８が形成されている。
また、半導体チップＣＰ２の図中裏面側にも半導体素子
が形成されている。この半導体装置ＣＰ２の裏面側に電
極パッド２０が形成されている。そして、これら半導体
チップＣＰ１、ＣＰ２における半導体素子が形成された
側の面を向かい合わせる形で、これら半導体チップＣＰ
１、ＣＰ２は基板１０へ取り付けられている。これら半
導体チップＣＰ１、ＣＰ２の電極パッド１８と電極パッ
ド２０とを、バンプＢＰが電気的に接続している。
【００２３】図３からわかるように、第２実施形態にお
いては、ダミー配線２６（１）〜２６（４）が下側の半
導体チップＣＰ１上に設けられている。これらのダミー
配線２６（１）〜２６（４）の一端側に形成された電極
パッド１８（１）〜１８（４）は、ボンディングワイヤ
２４を介して、リード２２へ接続されている。したがっ
て、上側の半導体チップＣＰ２は、下側の半導体チップ
ＣＰ１に形成されたダミー配線２６を経由して、リード
２２と接続されている。例えば、図４からわかるよう
に、半導体チップＣＰ２の電極パッド２０（１）は、バ
ンプＢＰにより半導体チップＣＰ１の電極パッド１８
（５）へ接続されており、そして、図３からわかるよう
に、ダミー配線２６（１）を介して、リード２２へ接続
されている。
いては、ダミー配線２６（１）〜２６（４）が下側の半
導体チップＣＰ１上に設けられている。これらのダミー
配線２６（１）〜２６（４）の一端側に形成された電極
パッド１８（１）〜１８（４）は、ボンディングワイヤ
２４を介して、リード２２へ接続されている。したがっ
て、上側の半導体チップＣＰ２は、下側の半導体チップ
ＣＰ１に形成されたダミー配線２６を経由して、リード
２２と接続されている。例えば、図４からわかるよう
に、半導体チップＣＰ２の電極パッド２０（１）は、バ
ンプＢＰにより半導体チップＣＰ１の電極パッド１８
（５）へ接続されており、そして、図３からわかるよう
に、ダミー配線２６（１）を介して、リード２２へ接続
されている。
【００２４】これらの点を除いては、第２実施形態に係
る半導体装置は、上述した第１実施形態に係る半導体装
置と同様の構造であるので、ここではその詳しい説明は
省略する。
る半導体装置は、上述した第１実施形態に係る半導体装
置と同様の構造であるので、ここではその詳しい説明は
省略する。
【００２５】次に、この半導体装置の製造工程の一例を
説明する。まず、図４からわかるように、基板１０上に
接着材としてのペースト１２を塗布する。次に、このペ
ースト１２上に半導体チップＣＰ１を載せる。これによ
り、基板１０と半導体チップＣＰ１が接着される。次
に、半導体チップＣＰ１の電極パッド１８上にバンプを
形成する。続いて、この半導体チップＣＰ１上に絶縁層
１４を形成する。次に半導体チップＣＰ１上にペースト
１６を塗布する。続いて、この上に半導体チップＣＰ２
を載せる。その際には、半導体チップＣＰ２に形成され
た電極パッド２０と、熱処理したバンプＢＰとの位置が
合うようにする。次に、図３からわかるように、ワイヤ
ボンディングを行う。すなわち、半導体チップＣＰ１の
電極パッド１８（１）〜１８（４）と、リード２２との
間を、ボンディングワイヤ２４で接続する。続いて、こ
れらをモールド樹脂Ｍで封止する。これにより、図３及
び図４に示す半導体装置が得られる。
説明する。まず、図４からわかるように、基板１０上に
接着材としてのペースト１２を塗布する。次に、このペ
ースト１２上に半導体チップＣＰ１を載せる。これによ
り、基板１０と半導体チップＣＰ１が接着される。次
に、半導体チップＣＰ１の電極パッド１８上にバンプを
形成する。続いて、この半導体チップＣＰ１上に絶縁層
１４を形成する。次に半導体チップＣＰ１上にペースト
１６を塗布する。続いて、この上に半導体チップＣＰ２
を載せる。その際には、半導体チップＣＰ２に形成され
た電極パッド２０と、熱処理したバンプＢＰとの位置が
合うようにする。次に、図３からわかるように、ワイヤ
ボンディングを行う。すなわち、半導体チップＣＰ１の
電極パッド１８（１）〜１８（４）と、リード２２との
間を、ボンディングワイヤ２４で接続する。続いて、こ
れらをモールド樹脂Ｍで封止する。これにより、図３及
び図４に示す半導体装置が得られる。
【００２６】以上のように、本実施形態に係る半導体装
置においても、半導体チップＣＰ２の電極パッド２０を
半導体チップＣＰ１のダミー配線２６を介して、リード
２２へ接続することとしたので、高価な多層基板を使用
する必要がなくなり、製造コストの低減を図ることがで
きる。すなわち、半導体チップＣＰ２の配線の引き回し
を半導体チップＣＰ１上で行うことができるので、安価
な２層基板を使用することができる。
置においても、半導体チップＣＰ２の電極パッド２０を
半導体チップＣＰ１のダミー配線２６を介して、リード
２２へ接続することとしたので、高価な多層基板を使用
する必要がなくなり、製造コストの低減を図ることがで
きる。すなわち、半導体チップＣＰ２の配線の引き回し
を半導体チップＣＰ１上で行うことができるので、安価
な２層基板を使用することができる。
【００２７】しかも、第１実施形態と同様に、半導体チ
ップＣＰ１、ＣＰ２は、それぞれ、単体で使用してパッ
ケージすることができる。このため、積み重ねＭＣＭ構
造をするための専用半導体チップを新たに開発設計する
必要がなくなる。
ップＣＰ１、ＣＰ２は、それぞれ、単体で使用してパッ
ケージすることができる。このため、積み重ねＭＣＭ構
造をするための専用半導体チップを新たに開発設計する
必要がなくなる。
【００２８】さらに、バンプＢＰを介して半導体チップ
ＣＰ１、ＣＰ２を接続することとしたので、上述の第１
実施形態と比べて製造コストは若干上がるが、さらなる
小型化を図ることができる。
ＣＰ１、ＣＰ２を接続することとしたので、上述の第１
実施形態と比べて製造コストは若干上がるが、さらなる
小型化を図ることができる。
【００２９】（第３実施形態）本発明の第３実施形態
は、上記第２実施形態の半導体装置を変形して、下側の
半導体チップと上側の半導体チップとをテープで接続し
たものである。
は、上記第２実施形態の半導体装置を変形して、下側の
半導体チップと上側の半導体チップとをテープで接続し
たものである。
【００３０】図５は、第３実施形態に係る半導体装置の
モールド樹脂を一部取り除いて示す平面図であり、第２
実施形態における図３に相当する図である。図６は図５
におけるVI−VI線断面図であり、第２実施形態の図４に
相当する図である。
モールド樹脂を一部取り除いて示す平面図であり、第２
実施形態における図３に相当する図である。図６は図５
におけるVI−VI線断面図であり、第２実施形態の図４に
相当する図である。
【００３１】この図６からわかるように、半導体チップ
ＣＰ１と半導体チップＣＰ２とは、テープＴＰを介して
接続されている。このテープＴＰは導電性のテープであ
る。すなわち、半導体チップＣＰ１の図中表面側には半
導体素子が形成されている。この半導体装置ＣＰ１の表
面側に電極パッド１８が形成されている。また、半導体
チップＣＰ２の図中裏面側にも半導体素子が形成されて
いる。この半導体装置ＣＰ２の裏面側に電極パッド２０
が形成されている。そして、これら半導体チップＣＰ
１、ＣＰ２における半導体素子が形成された側の面を向
かい合わせる形で、半導体チップＣＰ１、ＣＰ２が基板
１０へ取り付けられている。半導体チップＣＰ１、ＣＰ
２の電極パッド１８と電極パッド２０とを、テープＴＰ
が電気的に接続している。
ＣＰ１と半導体チップＣＰ２とは、テープＴＰを介して
接続されている。このテープＴＰは導電性のテープであ
る。すなわち、半導体チップＣＰ１の図中表面側には半
導体素子が形成されている。この半導体装置ＣＰ１の表
面側に電極パッド１８が形成されている。また、半導体
チップＣＰ２の図中裏面側にも半導体素子が形成されて
いる。この半導体装置ＣＰ２の裏面側に電極パッド２０
が形成されている。そして、これら半導体チップＣＰ
１、ＣＰ２における半導体素子が形成された側の面を向
かい合わせる形で、半導体チップＣＰ１、ＣＰ２が基板
１０へ取り付けられている。半導体チップＣＰ１、ＣＰ
２の電極パッド１８と電極パッド２０とを、テープＴＰ
が電気的に接続している。
【００３２】図５からわかるように、第３実施形態にお
いても第２実施形態と同様に、ダミー配線２６（１）〜
２６（４）が下側の半導体チップＣＰ１上に設けられて
いる。すなわち、半導体装置ＣＰ１上には、電極パッド
１８（１）、１８（２）を接続するダミー配線２６
（１）と、電極パッド１８（３）、１８（４）を接続す
るダミー配線２６（２）と、電極パッド１８（５）、１
８（６）を接続するダミー配線２６（３）と、電極パッ
ド１８（７）、１８（８）を接続するダミー配線２６
（４）とが、設けられている。これらの電極パッドのう
ち、電極パッド１８（１）、１８（４）、１８（５）、
１８（８）は、ボンディングワイヤ２４を介して、リー
ド２２へ接続されている。一方、電極パッド１８
（２）、１８（３）、１８（６）、１８（７）は、テー
プＴＰを介して、半導体チップＣＰ２の電極パッド２０
（１）、２０（２）、２０（５）、２０（６）へ接続さ
れている。したがって、上側の半導体チップＣＰ２は、
下側の半導体チップＣＰ１に形成されたダミー配線２６
を経由して、リード２２と接続されている。例えば、半
導体チップＣＰ２の電極パッド２０（１）は、テープＴ
Ｐを介して、半導体チップＣＰ１の電極パッド１８
（２）へ接続されており、この電極パッド１８（２）は
ダミー配線６（１）を経由して、リード２２へ接続され
ている。
いても第２実施形態と同様に、ダミー配線２６（１）〜
２６（４）が下側の半導体チップＣＰ１上に設けられて
いる。すなわち、半導体装置ＣＰ１上には、電極パッド
１８（１）、１８（２）を接続するダミー配線２６
（１）と、電極パッド１８（３）、１８（４）を接続す
るダミー配線２６（２）と、電極パッド１８（５）、１
８（６）を接続するダミー配線２６（３）と、電極パッ
ド１８（７）、１８（８）を接続するダミー配線２６
（４）とが、設けられている。これらの電極パッドのう
ち、電極パッド１８（１）、１８（４）、１８（５）、
１８（８）は、ボンディングワイヤ２４を介して、リー
ド２２へ接続されている。一方、電極パッド１８
（２）、１８（３）、１８（６）、１８（７）は、テー
プＴＰを介して、半導体チップＣＰ２の電極パッド２０
（１）、２０（２）、２０（５）、２０（６）へ接続さ
れている。したがって、上側の半導体チップＣＰ２は、
下側の半導体チップＣＰ１に形成されたダミー配線２６
を経由して、リード２２と接続されている。例えば、半
導体チップＣＰ２の電極パッド２０（１）は、テープＴ
Ｐを介して、半導体チップＣＰ１の電極パッド１８
（２）へ接続されており、この電極パッド１８（２）は
ダミー配線６（１）を経由して、リード２２へ接続され
ている。
【００３３】これらの点を除いては、第３実施形態に係
る半導体装置は、上述した第１、２実施形態に係る半導
体装置と同様の構造であるので、ここではその詳しい説
明は省略する。
る半導体装置は、上述した第１、２実施形態に係る半導
体装置と同様の構造であるので、ここではその詳しい説
明は省略する。
【００３４】次に、この半導体装置の製造工程の一例を
説明する。まず、図６からわかるように、基板１０上に
接着材としてのペースト１２を塗布する。次に、このペ
ースト１２上に半導体チップＣＰ１を載せる。これによ
り、基板１０と半導体チップＣＰ１が接着される。次
に、半導体チップＣＰ１におけるテープＴＰ貼り付け予
定位置に接着材としての役割を有するペースト３０を塗
布する。続いて、このペースト３０上にテープＴＰを載
せる。この際には、テープＴＰの一端部が半導体チップ
ＣＰ１の電極パッド１８と合わさるようにする。すなわ
ち、図５からわかるように、テープＴＰの一端部がそれ
ぞれ電極パッド１８（２）、１８（３）、１８（６）、
１８（７）と接続するようにする。続いて、図６からわ
かるように、この半導体チップＣＰ１上に絶縁層１４を
形成する。次に半導体チップＣＰ１上にペースト１６を
塗布する。続いて、この上に半導体チップＣＰ２を載せ
る。その際には、半導体チップＣＰ２に形成された電極
パッド２０と、テープＴＰの他端部との位置が合わさる
ようにする。すなわち、図５からわかるように、電極パ
ッド２０（１）、２０（２）、２０（５）、２０（６）
と、テープＴＰの他端部とが接続するようにする。次
に、ワイヤボンディングを行う。すなわち、半導体チッ
プＣＰ１の電極パッド１８（１）、１８（４）、１８
（５）、１８（８）と、リード２２との間を、ボンディ
ングワイヤ２４で接続する。続いて、これらをモールド
樹脂Ｍで封止する。これにより、図５及び図６に示す半
導体装置が得られる。
説明する。まず、図６からわかるように、基板１０上に
接着材としてのペースト１２を塗布する。次に、このペ
ースト１２上に半導体チップＣＰ１を載せる。これによ
り、基板１０と半導体チップＣＰ１が接着される。次
に、半導体チップＣＰ１におけるテープＴＰ貼り付け予
定位置に接着材としての役割を有するペースト３０を塗
布する。続いて、このペースト３０上にテープＴＰを載
せる。この際には、テープＴＰの一端部が半導体チップ
ＣＰ１の電極パッド１８と合わさるようにする。すなわ
ち、図５からわかるように、テープＴＰの一端部がそれ
ぞれ電極パッド１８（２）、１８（３）、１８（６）、
１８（７）と接続するようにする。続いて、図６からわ
かるように、この半導体チップＣＰ１上に絶縁層１４を
形成する。次に半導体チップＣＰ１上にペースト１６を
塗布する。続いて、この上に半導体チップＣＰ２を載せ
る。その際には、半導体チップＣＰ２に形成された電極
パッド２０と、テープＴＰの他端部との位置が合わさる
ようにする。すなわち、図５からわかるように、電極パ
ッド２０（１）、２０（２）、２０（５）、２０（６）
と、テープＴＰの他端部とが接続するようにする。次
に、ワイヤボンディングを行う。すなわち、半導体チッ
プＣＰ１の電極パッド１８（１）、１８（４）、１８
（５）、１８（８）と、リード２２との間を、ボンディ
ングワイヤ２４で接続する。続いて、これらをモールド
樹脂Ｍで封止する。これにより、図５及び図６に示す半
導体装置が得られる。
【００３５】以上のように、本実施形態に係る半導体装
置においても、半導体チップＣＰ２の電極パッド２０を
半導体チップＣＰ１のダミー配線２６を介して、リード
２２へ接続することとしたので、高価な多層基板を使用
する必要がなくなり、製造コストの低減を図ることがで
きる。すなわち、半導体チップＣＰ２の配線の引き回し
を半導体チップＣＰ１上で行うことができるので、安価
な２層基板を使用することができる。
置においても、半導体チップＣＰ２の電極パッド２０を
半導体チップＣＰ１のダミー配線２６を介して、リード
２２へ接続することとしたので、高価な多層基板を使用
する必要がなくなり、製造コストの低減を図ることがで
きる。すなわち、半導体チップＣＰ２の配線の引き回し
を半導体チップＣＰ１上で行うことができるので、安価
な２層基板を使用することができる。
【００３６】しかも、第１、２実施形態と同様に、半導
体チップＣＰ１、ＣＰ２は、それぞれ、単体で使用して
パッケージすることができる。このため、積み重ねＭＣ
Ｍ構造をするための専用半導体チップを新規に開発設計
する必要がなくなる。また、第２実施形態と同様に、さ
らなる小型化を図ることもできる。
体チップＣＰ１、ＣＰ２は、それぞれ、単体で使用して
パッケージすることができる。このため、積み重ねＭＣ
Ｍ構造をするための専用半導体チップを新規に開発設計
する必要がなくなる。また、第２実施形態と同様に、さ
らなる小型化を図ることもできる。
【００３７】なお、本発明は上記実施形態に限定され
ず、種々に変形可能である。例えば、ダミー配線２６は
下側の半導体チップＣＰ１と上側の半導体チップＣＰ２
のうちのいずれ側に設けてもよい。さらに、上側と下側
の半導体チップＣＰ１、ＣＰ２の両側にダミー配線２６
を設けても良い。また、これらのいずれの場合でも、下
側の半導体チップＣＰ１と上側の半導体チップＣＰ２の
いずれ側の電極パッドからリード２２へ接続しても良
い。さらに、下側と上側の半導体チップＣＰ１、ＣＰ２
の両方の電極パッドからリード２２へ接続しても良い。
ず、種々に変形可能である。例えば、ダミー配線２６は
下側の半導体チップＣＰ１と上側の半導体チップＣＰ２
のうちのいずれ側に設けてもよい。さらに、上側と下側
の半導体チップＣＰ１、ＣＰ２の両側にダミー配線２６
を設けても良い。また、これらのいずれの場合でも、下
側の半導体チップＣＰ１と上側の半導体チップＣＰ２の
いずれ側の電極パッドからリード２２へ接続しても良
い。さらに、下側と上側の半導体チップＣＰ１、ＣＰ２
の両方の電極パッドからリード２２へ接続しても良い。
【００３８】また、上記実施形態においては、基板１０
はリードタイプのものを使用したが、テープ基板や、Ｐ
ＣＢ（Printed Circuit Board ）を使用し、ＢＧＡ（Ba
ll Grid Array ）構造やＬＧＡ（Land Grid Array ）構
造を採用しても良い。基板１０に取り付ける半導体チッ
プの枚数も２枚に限らず、３枚、４枚…であっても良
い。
はリードタイプのものを使用したが、テープ基板や、Ｐ
ＣＢ（Printed Circuit Board ）を使用し、ＢＧＡ（Ba
ll Grid Array ）構造やＬＧＡ（Land Grid Array ）構
造を採用しても良い。基板１０に取り付ける半導体チッ
プの枚数も２枚に限らず、３枚、４枚…であっても良
い。
【００３９】
【発明の効果】以上説明したように、本発明に係る半導
体装置によれば、積み重ねＭＣＭ構造により基板へ取り
付けられた複数の半導体チップのうちの少なくとも１つ
の半導体チップにダミー配線を形成し、このダミー配線
を介して、このダミー配線を形成した半導体チップ以外
の半導体チップの電気信号を外部接続端子へ伝達し得る
ようにしたので、安価な基板を使用することができ、こ
の結果、製造コストを低減することができる。
体装置によれば、積み重ねＭＣＭ構造により基板へ取り
付けられた複数の半導体チップのうちの少なくとも１つ
の半導体チップにダミー配線を形成し、このダミー配線
を介して、このダミー配線を形成した半導体チップ以外
の半導体チップの電気信号を外部接続端子へ伝達し得る
ようにしたので、安価な基板を使用することができ、こ
の結果、製造コストを低減することができる。
【図１】第１実施形態に係る半導体装置を上から見た場
合における、半導体チップ上のモールド樹脂を取り除い
た状態の半導体装置を示す図。
合における、半導体チップ上のモールド樹脂を取り除い
た状態の半導体装置を示す図。
【図２】第１実施形態に係る半導体装置の断面を示す
図。
図。
【図３】第２実施形態に係る半導体装置を上から見た場
合における、半導体チップ上のモールド樹脂を取り除い
た状態の半導体装置を示す図。
合における、半導体チップ上のモールド樹脂を取り除い
た状態の半導体装置を示す図。
【図４】第２実施形態に係る半導体装置の断面を示す
図。
図。
【図５】第３実施形態に係る半導体装置を上から見た場
合における、半導体チップ上のモールド樹脂を取り除い
た状態の半導体装置を示す図。
合における、半導体チップ上のモールド樹脂を取り除い
た状態の半導体装置を示す図。
【図６】第３実施形態に係る半導体装置の断面を示す
図。
図。
【図７】従来の半導体装置の断面を示す図。
【図８】従来の別の半導体装置の断面を示す図。
１０ 基板 １２ ペースト １４ 絶縁層 １６ ペースト １８ 電極パッド ２０ 電極パッド ２２ リード ２４ ボンディングワイヤ ２６ ダミー配線 ＣＰ１ （下側）半導体チップ ＣＰ２ （上側）半導体チップ ＢＰ バンプ ＴＰ テープ
Claims (5)
- 【請求項１】外部へ接続するための外部接続端子を有す
る基板と、 前記基板上に積み重ねＭＣＭ構造として取り付けられた
複数の半導体チップと、 を備えるとともに、 前記複数の半導体チップのうちの少なくとも１つの半導
体チップにダミー配線を形成し、このダミー配線を介し
て、このダミー配線を形成した半導体チップ以外の半導
体チップの電気信号を前記外部接続端子へ伝達し得るよ
う構成した、 ことを特徴とする半導体装置。 - 【請求項２】外部へ接続するための外部接続端子を有す
る基板と、 前記基板上に取り付けられた下側半導体チップと、 前記下側半導体チップ上に取り付けられた上側半導体チ
ップと、 を備えるとともに、 前記下側半導体チップと前記上側半導体チップとのうち
のすくなくとも一方にダミー配線を形成し、このダミー
配線を介して、このダミー配線を形成した半導体チップ
以外の半導体チップの電気信号を前記外部接続端子へ伝
達し得るよう構成した、 ことを特徴とする半導体装置。 - 【請求項３】前記ダミー配線の両端部に形成されたダミ
ー配線用電極パッドと、 前記下側半導体チップと前記上側半導体チップとにそれ
ぞれ形成された素子用電極パッドであって、前記下側半
導体チップと前記上側半導体チップとに形成された半導
体素子に対する電気信号の入出力部としての役割を有す
る、素子用電極パッドと、 をさらに備えており、 前記下側半導体チップの前記半導体素子の形成された面
と、前記上側半導体チップの前記半導体素子の形成され
た面とは、ともに上面となるように、前記基板に取り付
けられており、 前記上側半導体チップと前記下側半導体チップとは、前
記ダミー配線用電極パッドと前記素子用電極パッドとの
間に形成されたボンディングワイヤにより、電気的に接
続されている、 ことを特徴とする請求項２に記載の半導体装置。 - 【請求項４】前記ダミー配線の両端部に形成されたダミ
ー配線用電極パッドと、 前記下側半導体チップと前記上側半導体チップとにそれ
ぞれ形成された素子用電極パッドであって、前記下側半
導体チップと前記上側半導体チップとに形成された半導
体素子に対する電気信号の入出力部としての役割を有す
る、素子用電極パッドと、 をさらに備えており、 前記下側半導体チップの前記半導体素子の形成された面
と、前記上側半導体チップの前記半導体素子の形成され
た面とは、互いに向かい合うように、前記基板に取り付
けられており、 前記上側半導体チップと前記下側半導体チップとは、前
記ダミー配線用電極パッドと前記素子用電極パッドとの
間に形成されたバンプにより、電気的に接続されてい
る、 ことを特徴とする請求項２に記載の半導体装置。 - 【請求項５】前記ダミー配線の両端部に形成されたダミ
ー配線用電極パッドと、 前記下側半導体チップと前記上側半導体チップとにそれ
ぞれ形成された素子用電極パッドであって、前記下側半
導体チップと前記上側半導体チップとに形成された半導
体素子に対する電気信号の入出力部としての役割を有す
る、素子用電極パッドと、 をさらに備えており、 前記下側半導体チップの前記半導体素子の形成された面
と、前記上側半導体チップの前記半導体素子の形成され
た面とは、互いに向かい合うように、前記基板に取り付
けられており、 前記上側半導体チップと前記下側半導体チップとは、前
記ダミー配線用電極パッドと前記素子用電極パッドとの
間に形成された導電性のテープにより、電気的に接続さ
れている、 ことを特徴とする請求項２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2126398A JPH11220091A (ja) | 1998-02-02 | 1998-02-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2126398A JPH11220091A (ja) | 1998-02-02 | 1998-02-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11220091A true JPH11220091A (ja) | 1999-08-10 |
Family
ID=12050225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2126398A Pending JPH11220091A (ja) | 1998-02-02 | 1998-02-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11220091A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812575B2 (en) | 2000-08-29 | 2004-11-02 | Nec Corporation | Semiconductor device |
| US6836010B2 (en) | 2002-07-24 | 2004-12-28 | Oki Electric Industry Co., Ltd. | Semiconductor device include relay chip connecting semiconductor chip pads to external pads |
| US6858920B2 (en) | 2002-09-26 | 2005-02-22 | Renesas Technology Corp. | Semiconductor device with stacked semiconductor elements |
| SG117398A1 (en) * | 2001-10-31 | 2005-12-29 | United Test & Assembly Ct Ltd | Multi-chip module |
| JP2007018727A (ja) * | 2006-09-11 | 2007-01-25 | Renesas Technology Corp | 半導体装置 |
| JP2007180594A (ja) * | 2007-03-30 | 2007-07-12 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2009152616A (ja) * | 2001-03-02 | 2009-07-09 | Qualcomm Inc | 混合アナログおよびデジタル集積回路 |
| US8223578B2 (en) | 2000-05-26 | 2012-07-17 | Renesas Electronics Corporation | Semiconductor device including multi-chip |
-
1998
- 1998-02-02 JP JP2126398A patent/JPH11220091A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8223578B2 (en) | 2000-05-26 | 2012-07-17 | Renesas Electronics Corporation | Semiconductor device including multi-chip |
| US8711650B2 (en) | 2000-05-26 | 2014-04-29 | Renesas Electronics Corporation | Semiconductor device including multi-chip |
| US6812575B2 (en) | 2000-08-29 | 2004-11-02 | Nec Corporation | Semiconductor device |
| JP2009152616A (ja) * | 2001-03-02 | 2009-07-09 | Qualcomm Inc | 混合アナログおよびデジタル集積回路 |
| SG117398A1 (en) * | 2001-10-31 | 2005-12-29 | United Test & Assembly Ct Ltd | Multi-chip module |
| US6836010B2 (en) | 2002-07-24 | 2004-12-28 | Oki Electric Industry Co., Ltd. | Semiconductor device include relay chip connecting semiconductor chip pads to external pads |
| US6858920B2 (en) | 2002-09-26 | 2005-02-22 | Renesas Technology Corp. | Semiconductor device with stacked semiconductor elements |
| JP2007018727A (ja) * | 2006-09-11 | 2007-01-25 | Renesas Technology Corp | 半導体装置 |
| JP4574602B2 (ja) * | 2006-09-11 | 2010-11-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2007180594A (ja) * | 2007-03-30 | 2007-07-12 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP4658987B2 (ja) * | 2007-03-30 | 2011-03-23 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6603198B2 (en) | Semiconductor structure having stacked semiconductor devices | |
| JP2703745B2 (ja) | マルチダイパッケージ装置 | |
| US5817530A (en) | Use of conductive lines on the back side of wafers and dice for semiconductor interconnects | |
| JP4808408B2 (ja) | マルチチップパッケージ、これに使われる半導体装置及びその製造方法 | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US8885356B2 (en) | Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution | |
| US4941033A (en) | Semiconductor integrated circuit device | |
| US7732906B2 (en) | Semiconductor device | |
| KR100546374B1 (ko) | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 | |
| JP2003110084A (ja) | 半導体装置 | |
| KR20050002220A (ko) | 적층형 볼 그리드 어레이 패키지 및 그 제조방법 | |
| EP2630657A1 (en) | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics | |
| WO2005093834A1 (ja) | チップ積層型半導体装置 | |
| CN100501983C (zh) | 半导体芯片封装 | |
| JPH11220091A (ja) | 半導体装置 | |
| JP4083376B2 (ja) | 半導体モジュール | |
| JPH05152505A (ja) | 電子回路実装基板 | |
| JPH09107067A (ja) | 半導体装置 | |
| JP2001177049A (ja) | 半導体装置及びｉｃカード | |
| JPH10242379A (ja) | 半導体モジュール | |
| KR19980058483A (ko) | 적층형 멀티 칩 모듈 반도체 패키지 | |
| JP4395003B2 (ja) | 積層型半導体装置 | |
| JP2000133766A (ja) | 半導体装置 | |
| JP2826518B2 (ja) | 半導体装置 | |
| JPH0799767B2 (ja) | チツプキヤリアｉｃ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |