KR19980058483A - 적층형 멀티 칩 모듈 반도체 패키지 - Google Patents

Abstract

본 발명은 다수의 반도체 칩을 플립칩 상태로 적층하여 멀티 칩 반도체 패키지를 구성하는 적층형 멀티 칩 모듈 반도체 패키지를 개시한다. 개시된 멀티칩 모듈 패키지는, 가장자리의 하면까지 연결된 신호전달용 배선회로가 상면에 형성되어 적층된 패턴 필름판과, 상기 패턴 필름판의 상면에 하나씩 적층되고, 상기 필름판의 상면에 형성된 배선회로와 그것의 패드와 연결된 범프가 전기적으로 접촉되는 다수의 반도체 칩과, 상기 패턴 필름판과 패턴 필름판의 가장자리 사이에 개재돼어 층간을 지지하는 동시에, 상기 필름판의 가장자리에 형성된 배선회로와 전기적으로 연결되어, 상층 및 하층에 실장된 칩간의 신호를 전달하는 연결바와, 상기 연결바중 제일 하층부의 연결바와 전기적으로 접촉되는 기판과, 연결바의 최상단부를 덮는 덮개를 포함하다.

Description

적층형 멀티 칩 모듈 반도체 패키지

본 발명은 멀티 칩 모듈에 관한 것으로서, 특히 경박단소화된 구조를 갖는 적층형 멀티 칩 반도체 패키지에 관한 것이다.

일반적으로 반도체 소자의 칩 제조공정에서 설계된 단위셀을 배열하고 연결하기 위해 반도체 기관의 예정된 부분에 불순물의 선택적 도입공정, 절연층과 도전층을 적층하는 적층공정 및 패턴 마스크 공정등이 차례로 실행되어 각각의 칩에 집적회로가 형성된다.

이와 같이 형성된 집적회로 칩은 조립공정으로 보내져서 첩절단, 칩부착, 와이어 본딩, 몰드, 트림 및 포밍공정 등의 순서로 진행하여 패키지화 된다.

도 1을 참조하면, 집적회로가 상부에 형성된 개별적인 반도체 칩(1)은 리드프레임의 인너리드와 와이어 본딩 방법에 전기적으로 본딩되고 몰딩, 트림 및 포밍과정을 거쳐서 단일 패키지가 형성되고, 그 각각의 단일 패키지는 그의 아웃 리드(4)가 신호전달을 위하여 상호 연결된 구조로 적층되어 적층형 멀티 칩 반도체 패키지를 구성하게 된다.

그러나, 상기와 같은 종래의 멀티 칩 반도체 패키지는 반도체 칩과 와이어를 보호하기 위하여 사용되는 몰딩 화합물의 두께가 매우 두꺼워서 경박단소화가 어려우며, 또한, 그것은 다수개의 단일 패키지가 적층되는 경우, 적층된 반도체 패키지의 하중으로 인하여 아웃리드가 휘거나 구부러지는 문제가 발생하므로, 단일칩의 적층수에서 한계를 가진다.

본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 플립칩 상태로 반도체 칩을 적층한 칩을 제공하므로써, 경박단소화를 달성할 수 있는 적층형 멀티 반도체 칩 패키지를 제공하는데 그 목적이 있다.

도 1은 종래의 기술에 따른 적층형 멀티 칩 모듈 반도체 패키지의 단면도.

도 2는 본 발명의 실시예에 따른 멀티 칩 모듈 반도체 패키지에 사용되는 연결바의 구성도.

도 3은 본 발명의 실시예에 따른 멀티 칩 모듈 반도체 패키지의 단면도.

* 도면의 주요 부분에 대한 부호의 설명

10 : 연결바, 11 : 배선, 12 : 범퍼, 13 : 패턴 필름판, 14 : 덮개, 15 : 솔더, 20 : 기판, 30:반도체 칩

본 발명에 따르면, 적층형 멀티 칩 반도체 패키지는, 가장자리의 하면까지 연결된 신호전달용 배선회로가 상면에 형성되어 다층으로 적층된 패턴 필름판과, 상기 패턴 필름판의 상면에 하나씩 적층되고, 상기 필름판의 상면에 형성된 배선회로와 그것의 패드와 연결된 범프가 전기적으로 접촉되는 다수의 반도체 칩과, 상기 패턴 필름판과 패턴 필름판의 가장자리 사이에 개재되어 층간을 지지하는 동시에, 상기 필름판의 가장자리에 형성된 배선회로와 전기적으로 연결되어, 상층 및 하층에 실장된 칩간의 신호를 전달하는 연결바와, 상기 연결바중 제일 하층부의 연결바와 전기적으로 접촉되는 기판과, 상기 연결바의 최상단부를 덮는 덮개를 포함한다.

[실시예]

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.

도 2는 본 발명의 실시예에 따른 멀티 칩 모듈 반도체 패키지에 사용되는 연결바의 구성도이고, 도 3은 도 2의 연결바가 적용된 본 발명의 실시예에 따른 멀티 칩 모듈 반도체 패키지의 단면도이다.

도 3은 참조하면, 기판(20)위에는 가장자리의 하면까지 연결된 신호전달용 배선회로가 상면에 형성된 패턴 필름판(13)이 다층으로 적층된다. 상기 패턴 필름 판의 상면에는 패드에 연결된 범프(12)가 형성된 반도체 칩(30)이 범프(12)가 패턴 필름판(13)에 형성된 배선회로와 전기적으로 연결된 상태로 하나씩 적층되어 있다. 각 패턴 필름판(13)과 거기에 접촉된 반도체 칩(30)이 형성하는 각각의 층간을 지지하는 동시에, 패턴 필름판(13)에 형성된 배선회로와 전기적으로 연결되어, 상층 및 하층에 실장된 칩간의 신로를 전달하는 연결바(10)가 패턴 필름판(13)과 패턴 필름판의 가장자리 사이에 개재되어 있다.

도 2를 참조하면, 상기 연결바(10)는 사각 고리 구조의 절연재로서, 그 표면에 소정간격의 전도선(11)이 형성되어 있는 구조를 가지고, 그 전도선(11)은 패턴 필름판(13)의 상하 가장자리에 형성된 배선회로와 전기적으로 연결되도록 그 간격이 조절된다.

상기 연결바(10)중 제일 하층부의 연결바는 솔더에 의하여 기판(20)과 전기적으로 접촉되고 , 최상부에 위치한 연결바(10)에는 덮개(14)가 구비된다.

상기한 구조의 적층형 멀티 칩 모듈 반도체 패키지는 제작하기 위해서는, 먼저 C-4기술을 사용하여 반도체 칩(30)의 패드에 범프(12)를 형성한 다음, 패턴 필름판(13)에 형성된 배선회로에 상기 범프(12)를 열압착방식에 의하여 접착시킨다. 그 후, 준비된 연결바(10)를 패턴 필름판(13)의 가장자리에 형성된 배선회로와 이방성 전도필름(ACF)이나 이방성 전도 접착제(ACA)를 사용하여 회로적 연결과 봉합이 이루어지도록 한다. 상기한 과정의 반복으로 패턴 필름판(13)과 반도체 칩(30)이 다층으로 적층되면, 제일 상부에는 덮개(14)를 접착에 의하여 부착하고, 제일 하부의 연결바(13)는 솔더나 이방성 전도필름 또는 이방성 전도 접착제를 사용하여 기판(20)과 전기적으로 접촉시킨다.

이상에서 설명한 바와 같이, 본 발명의 멀티 칩 모듈 반도체 패키지는 다수의 반도체 칩의 실장을 가능하게 하므로써, 모듈의 메모리 용량을 증대시킬 수 있으며, 또한 몰딩화합물을 사용하지 않으므로, 반도체 칩이 실장되는 장치를 경박단소화 할 수 있다.

또한, 플립칩을 사용하므로써, 다층으로 적층시 각 충간의 높이를 최소화하여 모듈의 높이를 감소시킬 수 있다.

더욱이, 간단한 공정만으로 제조가 가능하므로, 제조비용을 줄일 수 있다.

여기에서는 본 발명의 특정 실시예에 대해서 설명하고 도시 하였지만. 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (5)

1. 가장자리의 하면까지 연결된 신호전달용 배선회로가 상면에 형성되어 다층으로 적층된 패턴 필름판과, 상기 패턴 필름판의 상면에 하나씩 적층되고, 상기 필름판의 상면에 형성된 배선회로와 그것의 패드와 연결된 범프가 전기적으로 접촉되는 다수의 반도체 칩과, 상기 패턴 필름판과 패턴 필름판의 가장자리 사이에 개재돼어 층간을 지지하는 동시에, 상기 필름판의 가장자리에 형성된 배선회로와 전기적으로 연결되어, 상층 및 하층에 실장된 칩간의 신호를 전달하는 연결바와, 상기 연결바중 제일 하층부의 연결바와 전기적으로 접촉되는 기판과, 상기 연결바의 최상단부를 덮는 덮개를 포함하는 것을 특징으로 하는 적층형 멀티 칩 모듈반도체 패키지.
2. 제 1항에 있어서, 상기 연결바는 사작 고리 구조의 절연재로서, 그 표면에 소정간격의 전도선이 형성되어 있는 구조인 것을 특징으로 하는 적층형 멀티칩 모듈 반도체 패키지.
3. 제 1항에 있어서, 상기 제일 하층부의 연결바와 기판간의 전기적 접촉을 위한 수단은 솔더인 것을 특징으로하는 적층형 멀티 칩 모듈 반도체 패키지.
4. 제 1항에 있어서, 상기 제일 하층부의 기판간의 전기적 접촉을 위한 수단은 이방성 전도필름인 것을 특징으로 하는 적층형 멀티 칩 모듈 반도체 패키지.
5. 제 1항에 있어서, 상기 제일 하층부의 연결바와 기판간의 전기적 접촉을 위한 수단은 이방성 전도 접착제인 것을 특징으로 하는 적층형 멀티 칩 모듈 반도체 패키지.