JP3061059B2 - Ｉｃパッケージ - Google Patents
ＩｃパッケージInfo
- Publication number
- JP3061059B2 JP3061059B2 JP1202890A JP20289089A JP3061059B2 JP 3061059 B2 JP3061059 B2 JP 3061059B2 JP 1202890 A JP1202890 A JP 1202890A JP 20289089 A JP20289089 A JP 20289089A JP 3061059 B2 JP3061059 B2 JP 3061059B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- film carrier
- conductor
- package
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/145—Organic substrates, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はIC実装用フィルムキャリヤを用いたICパッケ
ージに係わり、さらに詳しくはフリップチップ実装され
るICチップを含む、IC実装用フィルムキャリアを用いた
ICパッケージに関する。
ージに係わり、さらに詳しくはフリップチップ実装され
るICチップを含む、IC実装用フィルムキャリアを用いた
ICパッケージに関する。
従来のTAB（Tape Automated Bonding）用フィルムキ
ャリヤは、典型的には、第１図に示すように導体（１）
を接着層（２）を介してベースフィルム（３）で保持し
た構造（３層構造）であった。これは、ICチップ（４）
周辺のベースフィルム（３）によって、インナーリード
（５）及びアウターリード（６）の位置ずれを防止し、
インナーリードボンディング及びアウターリードボンデ
ィングの歩留を獲保している為であり、特にファインピ
ッチパターンを要求される多ピンIC用フィルムキャリヤ
においては必要不可欠である。また、フィルムキャリヤ
（７）上に抵抗、コンデンサ、ダイオードなどのチップ
部品を表面実装する際にも必要なものである。TAB用フ
ィルムキャリヤとしてはそのほか導体を接着剤なしでベ
ースフィルムに直接に付けた構造（この構造は接着剤を
用いる３層テープに対して２層テープと呼ばれる）もあ
る。
ャリヤは、典型的には、第１図に示すように導体（１）
を接着層（２）を介してベースフィルム（３）で保持し
た構造（３層構造）であった。これは、ICチップ（４）
周辺のベースフィルム（３）によって、インナーリード
（５）及びアウターリード（６）の位置ずれを防止し、
インナーリードボンディング及びアウターリードボンデ
ィングの歩留を獲保している為であり、特にファインピ
ッチパターンを要求される多ピンIC用フィルムキャリヤ
においては必要不可欠である。また、フィルムキャリヤ
（７）上に抵抗、コンデンサ、ダイオードなどのチップ
部品を表面実装する際にも必要なものである。TAB用フ
ィルムキャリヤとしてはそのほか導体を接着剤なしでベ
ースフィルムに直接に付けた構造（この構造は接着剤を
用いる３層テープに対して２層テープと呼ばれる）もあ
る。
また、ベースフィルムの両面に導体を設けた両面フィ
ルムキャリヤも知られる一方ベースフィルムと導体とス
ルーホールからなる多層構造のフィルムキャリヤも知ら
れており、その応用としてグランド・テープ、エアレア
・テープ、さらにはピン・グリッド・アレイ（PGA）タ
イプなども検討されている。
ルムキャリヤも知られる一方ベースフィルムと導体とス
ルーホールからなる多層構造のフィルムキャリヤも知ら
れており、その応用としてグランド・テープ、エアレア
・テープ、さらにはピン・グリッド・アレイ（PGA）タ
イプなども検討されている。
このようなフィルムキャリヤの導体としては銅箔、ベ
ースフィルムとしてはポリイミドフィルム、ガラスクロ
スエポキシレジン、ガラスクロスBTレジン、接着剤とし
てはエポキシ系接着剤が一般的に用いられている。
ースフィルムとしてはポリイミドフィルム、ガラスクロ
スエポキシレジン、ガラスクロスBTレジン、接着剤とし
てはエポキシ系接着剤が一般的に用いられている。
上記の如き従来のフィルムキャリヤのエアレア・テー
プとしてIC実装用フィルムキャリア上にICチップをフリ
ップチップ実装するICパッケージも提案されているが、
フィルムキャリヤを構成する導体と絶縁性ベースフィル
ムとの熱膨張係数が異なるので、フィルムキャリヤへの
IC接合時、ICパッケージ使用時の高温からの冷却による
熱応力が発生して、半導体集積回路特性に悪影響を及ぼ
すという問題がある。また、上記の熱応力のほか、フィ
ルムキャリヤの熱圧着製造時の熱応力もあって、リード
パターンの変形、短絡の原因になるという問題もある。
プとしてIC実装用フィルムキャリア上にICチップをフリ
ップチップ実装するICパッケージも提案されているが、
フィルムキャリヤを構成する導体と絶縁性ベースフィル
ムとの熱膨張係数が異なるので、フィルムキャリヤへの
IC接合時、ICパッケージ使用時の高温からの冷却による
熱応力が発生して、半導体集積回路特性に悪影響を及ぼ
すという問題がある。また、上記の熱応力のほか、フィ
ルムキャリヤの熱圧着製造時の熱応力もあって、リード
パターンの変形、短絡の原因になるという問題もある。
また、従来のフィルムキャリヤでは、誘電率がそれぞ
れポリイミド3.2〜3.6、ガラスクロスエポキシレジン4.
7〜5.0、ガラスクロスBTレジン3.7〜3.9と高いために、
実装するICチップと基板間の信号伝送速度に限界があ
り、高速化の要求を充分に満たすことができずにいる。
れポリイミド3.2〜3.6、ガラスクロスエポキシレジン4.
7〜5.0、ガラスクロスBTレジン3.7〜3.9と高いために、
実装するICチップと基板間の信号伝送速度に限界があ
り、高速化の要求を充分に満たすことができずにいる。
そこで、本発明は熱応力を緩和してICチップをフリッ
プチップ実装しても信頼性が高くかつフィルムキャリヤ
の信号伝送速度を高めたICパッケージを提供することを
目的とする。
プチップ実装しても信頼性が高くかつフィルムキャリヤ
の信号伝送速度を高めたICパッケージを提供することを
目的とする。
本発明は、上記の課題を解決するために、IC実装用フ
ィルムキャリアと、このIC実装用フィルムキャリヤ上に
フリップチップ実装されるICチップを少なくとも含み、
そのIC実装用フィルムキャリアが導体と多孔質ふっ素樹
脂シートとの積層構造を有することを特徴とするICパッ
ケージを提供する。
ィルムキャリアと、このIC実装用フィルムキャリヤ上に
フリップチップ実装されるICチップを少なくとも含み、
そのIC実装用フィルムキャリアが導体と多孔質ふっ素樹
脂シートとの積層構造を有することを特徴とするICパッ
ケージを提供する。
本発明の特に好ましい態様では、多孔質ふっ素樹脂シ
ートに多孔質ポリテトラフルオロエチレン（PTFE）シー
トを用いる。PTFEの誘電率は2.1、多孔質PTFEでは1.2と
いう低さであり、信号伝送速度向上の効果が著しい。同
じ理由から、接着剤や封止剤にもふっ素系樹脂（εｒ＝
２〜３）を用いることが好ましい。同様に、PNFE充実シ
ートの使用も好ましい。
ートに多孔質ポリテトラフルオロエチレン（PTFE）シー
トを用いる。PTFEの誘電率は2.1、多孔質PTFEでは1.2と
いう低さであり、信号伝送速度向上の効果が著しい。同
じ理由から、接着剤や封止剤にもふっ素系樹脂（εｒ＝
２〜３）を用いることが好ましい。同様に、PNFE充実シ
ートの使用も好ましい。
接着剤やポッティング剤（封止剤）を使用してもよ
い。接着剤の少なくとも一部をふっ素樹脂として信号伝
送速度の向上に寄与させることができる。
い。接着剤の少なくとも一部をふっ素樹脂として信号伝
送速度の向上に寄与させることができる。
IC実装用フィルムキャリヤの導体と絶縁性ベースフィ
ルムの間に多孔質ふっ素樹脂シートを挿入すると、多孔
質樹脂シートは柔軟性に富んでいるので、導体とベース
フィルムの線膨張係数の差により生じる熱応力の緩和に
寄与して、ICチップをIC実装用フィルムキャリヤにフリ
ップチップ実装した、信頼性のあるICパッケージを提供
することが可能になる。また、ふっ素樹脂および空気の
誘電率が低いので、導体と接する樹脂フィルムの誘電率
を低くすることができる。
ルムの間に多孔質ふっ素樹脂シートを挿入すると、多孔
質樹脂シートは柔軟性に富んでいるので、導体とベース
フィルムの線膨張係数の差により生じる熱応力の緩和に
寄与して、ICチップをIC実装用フィルムキャリヤにフリ
ップチップ実装した、信頼性のあるICパッケージを提供
することが可能になる。また、ふっ素樹脂および空気の
誘電率が低いので、導体と接する樹脂フィルムの誘電率
を低くすることができる。
図面を参照して本発明の実施例を説明する。
第２図を参照すると、スルーホールを有する２層導体
テープの構造例が示されている。第１導体層（11）の下
にふっ素系接着剤（２）、PTFE多孔質シート（９）を配
置し、PTFE多孔質シート（９）はポリイミドベースフィ
ルム（３）とふっ素系接着剤（２）で接層されており、
第２導体層（12）はICチップ（４）のグランド端子をス
ルーホール（13）を介して第１導体層（11）と電気的に
接続されている。この構造により、第１導体層（11）上
にICチップをフリップチップボンディングし、第２導体
層（12）をICパッケージの端子とすることができる。３
層以上の導体層を有する多層タイプのフィルムキャリヤ
も、導体（１）、ふっ素系接着剤（２）、PTFE多孔質シ
ート（９）を必要数繰り返して設けることにより、同様
にして作成できる。
テープの構造例が示されている。第１導体層（11）の下
にふっ素系接着剤（２）、PTFE多孔質シート（９）を配
置し、PTFE多孔質シート（９）はポリイミドベースフィ
ルム（３）とふっ素系接着剤（２）で接層されており、
第２導体層（12）はICチップ（４）のグランド端子をス
ルーホール（13）を介して第１導体層（11）と電気的に
接続されている。この構造により、第１導体層（11）上
にICチップをフリップチップボンディングし、第２導体
層（12）をICパッケージの端子とすることができる。３
層以上の導体層を有する多層タイプのフィルムキャリヤ
も、導体（１）、ふっ素系接着剤（２）、PTFE多孔質シ
ート（９）を必要数繰り返して設けることにより、同様
にして作成できる。
PTFE多孔質シート（９）は、柔軟性に富んでいるので
導体（１）とベースフィルム（３）の線膨張係数の差に
より生ずる熱応力を緩和する作用を有し、かつ優れた誘
電特性（εｒ＝1.2）によりフィルムキャリヤ（７）上
の導体（１）における信号伝達の遅延を低減する効果も
有する。
導体（１）とベースフィルム（３）の線膨張係数の差に
より生ずる熱応力を緩和する作用を有し、かつ優れた誘
電特性（εｒ＝1.2）によりフィルムキャリヤ（７）上
の導体（１）における信号伝達の遅延を低減する効果も
有する。
ポリイミドベースフィルム（３）はフィルムキャリヤ
全体の機械的強度の向上、加熱によるPTFE多孔質シート
（９）の収縮を低減する働きをする。
全体の機械的強度の向上、加熱によるPTFE多孔質シート
（９）の収縮を低減する働きをする。
また、電気特性に優れたふっ素系接着剤を用いて、導
体（１）とPTFE多孔質シート（９）、PTFE多孔質シート
（９）とポリイミドベースフィルム（３）の間を接合し
ている。
体（１）とPTFE多孔質シート（９）、PTFE多孔質シート
（９）とポリイミドベースフィルム（３）の間を接合し
ている。
なお、導体は必ずしも銅箔の接着によらなくてもよ
く、ベースフィルム、特にPTFE多孔質シート上にスパッ
タリング、無電解メッキなどの方法により形成してもよ
い。接着剤を介さないので電気特性が向上する。
く、ベースフィルム、特にPTFE多孔質シート上にスパッ
タリング、無電解メッキなどの方法により形成してもよ
い。接着剤を介さないので電気特性が向上する。
第２図に示す構造のフィルムキャリヤを作製して、フ
ィルムキャリヤ全体の誘電率は1.8〜1.9であった。
ィルムキャリヤ全体の誘電率は1.8〜1.9であった。
第３〜５図は本発明の実施例をなすエアレア・テープ
と呼ばれる構造で、ICをデバイスホール中にではなくフ
ィルムキャリヤ上にフリップチップ実装するものであ
る。
と呼ばれる構造で、ICをデバイスホール中にではなくフ
ィルムキャリヤ上にフリップチップ実装するものであ
る。
第３図はテープキャリアにICチップを搭載した状態を
示す斜視図、第４図および第５図は第３図の如きテープ
から打ち抜いたICパッケージの断面図である。但し第３
図のICパッケージと第４または５図のICパッケージは相
互に対応するものではない。
示す斜視図、第４図および第５図は第３図の如きテープ
から打ち抜いたICパッケージの断面図である。但し第３
図のICパッケージと第４または５図のICパッケージは相
互に対応するものではない。
第３図を参照すると、第２図に示したようなしかし多
層の構造を持つテープキャリア（10）の頂部にICチップ
（４）がフリップチップボンディイグされている。フリ
ップチップボンディイグとは、ICチップ（４）の裏側の
半田パッドと、テープキャリア（10）の頂部の半田パッ
ドとを直接に半田接合するものである。普通の樹脂封止
またはセラミックパッケージでは、ICチップと外部リー
ドとをワイヤボンデイングしている。第３図において
（15）はスプロケット穴であり、テープにICチップ
（４）をフリップチップボンディイグして搭載した後、
同図に示す破線（16）に沿って打ち抜いて個々のICパッ
ケージにされる。
層の構造を持つテープキャリア（10）の頂部にICチップ
（４）がフリップチップボンディイグされている。フリ
ップチップボンディイグとは、ICチップ（４）の裏側の
半田パッドと、テープキャリア（10）の頂部の半田パッ
ドとを直接に半田接合するものである。普通の樹脂封止
またはセラミックパッケージでは、ICチップと外部リー
ドとをワイヤボンデイングしている。第３図において
（15）はスプロケット穴であり、テープにICチップ
（４）をフリップチップボンディイグして搭載した後、
同図に示す破線（16）に沿って打ち抜いて個々のICパッ
ケージにされる。
第４図は、ICチップ（４）をフリップチップボンディ
イグされたテープキャリア（１）からICパッケージを打
ち抜いた状態を示す。この本発明の実施例をなすICパッ
ケージは、第４図に示されるように、導体（１）とPTFE
多孔質シート（９）を複数含む積層体であるが、下層の
絶縁層としてポリイミド層（３）を有し、さらに裏面に
接続用パッド（14）が形成されている。ICチップ（４）
をフリップチップしたバンプ（第１導体層）からテープ
内の多層の内部配線を介して裏面の接続用パッド（17）
に電気的に接続されている。
イグされたテープキャリア（１）からICパッケージを打
ち抜いた状態を示す。この本発明の実施例をなすICパッ
ケージは、第４図に示されるように、導体（１）とPTFE
多孔質シート（９）を複数含む積層体であるが、下層の
絶縁層としてポリイミド層（３）を有し、さらに裏面に
接続用パッド（14）が形成されている。ICチップ（４）
をフリップチップしたバンプ（第１導体層）からテープ
内の多層の内部配線を介して裏面の接続用パッド（17）
に電気的に接続されている。
なお、第４図の構造で、導体とベースフィルムとの間
にPTFE多孔質シートを用いるが、強度が許す限りPTFE多
孔質シートを多く用いて誘電率の低下を図ることが望ま
しい。また、図においてICチップは１個のみを示した
が、複数のICを実装してもよい。
にPTFE多孔質シートを用いるが、強度が許す限りPTFE多
孔質シートを多く用いて誘電率の低下を図ることが望ま
しい。また、図においてICチップは１個のみを示した
が、複数のICを実装してもよい。
第５図を参照すると、第４図に示したPTFE多孔質シー
ト（９）を導体（１）の下に配置したフィルムキャリヤ
において、電極パッドを含むICチップとフィルムキャリ
ヤの間を注意深く一次モールド（18）した後、ICチップ
全体を二次モールド（19）している。封止樹脂は誘電率
４以下のふっ素系樹脂、エポキシ系樹脂などのポッティ
ング封止材でポッティング又はトランスファーモールド
により封止することができる。このような低誘電率樹脂
で封止することにより、電気特性を損うことなく耐湿性
の向上を実現することができる。
ト（９）を導体（１）の下に配置したフィルムキャリヤ
において、電極パッドを含むICチップとフィルムキャリ
ヤの間を注意深く一次モールド（18）した後、ICチップ
全体を二次モールド（19）している。封止樹脂は誘電率
４以下のふっ素系樹脂、エポキシ系樹脂などのポッティ
ング封止材でポッティング又はトランスファーモールド
により封止することができる。このような低誘電率樹脂
で封止することにより、電気特性を損うことなく耐湿性
の向上を実現することができる。
本発明によればフィルムキャリア上にICチップをフリ
ップチップ実装するICパッケージにおいて、フィルムキ
ャリアを多孔質ふっ素樹脂シート、特にPTFE多孔質シー
トと導体との積層構造としたことにより、導体とベース
フィルムの間の熱膨張係数の差に基づく熱応力を緩和し
てフリップチップ実装タイプにおいて信頼性を向上させ
ると共に、また、実装するICチップとキャリヤ間の信号
伝送速度の向上及びノイズの低減を実現することができ
る。
ップチップ実装するICパッケージにおいて、フィルムキ
ャリアを多孔質ふっ素樹脂シート、特にPTFE多孔質シー
トと導体との積層構造としたことにより、導体とベース
フィルムの間の熱膨張係数の差に基づく熱応力を緩和し
てフリップチップ実装タイプにおいて信頼性を向上させ
ると共に、また、実装するICチップとキャリヤ間の信号
伝送速度の向上及びノイズの低減を実現することができ
る。
第１図は従来例のIC実装フィルムキャリヤの説明図であ
る。第２図は本発明に用いるフィルムキャリヤを説明す
る模式図である。第３〜５図は本発明の実施例をなすIC
パッケージを示す模式図である。 １……導体、２……接着層、 ３……ベースフィルム、４……ICチップ、 ７……フィルムキャリヤ、８……バンプ、 ９……PTFE多孔質シート、10……両面タイプフィルムキ
ャリヤ、 11……第１導体層、12……第２導体層、 13……スルーホール、17……裏面接続パッド、 18……一次モールド、19……二次モールド。
る。第２図は本発明に用いるフィルムキャリヤを説明す
る模式図である。第３〜５図は本発明の実施例をなすIC
パッケージを示す模式図である。 １……導体、２……接着層、 ３……ベースフィルム、４……ICチップ、 ７……フィルムキャリヤ、８……バンプ、 ９……PTFE多孔質シート、10……両面タイプフィルムキ
ャリヤ、 11……第１導体層、12……第２導体層、 13……スルーホール、17……裏面接続パッド、 18……一次モールド、19……二次モールド。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−42890（ＪＰ，Ａ) 特開 昭63−137442（ＪＰ，Ａ) 実開 昭61−129378（ＪＰ，Ｕ) 実開 昭62−45863（ＪＰ，Ｕ) 実開 昭63−167733（ＪＰ，Ｕ)
Claims (3)
- 【請求項１】IC実装用フィルムキャリアと、このIC実装
用フィルムキャリア上にフリップチップ実装されるICチ
ップを少なくとも含み、そのIC実装用フィルムキャリア
が導体と多孔質ふっ素樹脂シートとの積層構造を有する
ことを特徴とするICパッケージ。 - 【請求項２】前記多孔質ふっ素樹脂シートがポリテトラ
フルオロエチレン製である請求項１に記載のICパッケー
ジ。 - 【請求項３】前記導体と前記多孔質ふっ素樹脂シートの
間の少なくとも一部をふっ素系樹脂で接着してなる請求
項１または２に記載のICパッケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1202890A JP3061059B2 (ja) | 1989-08-07 | 1989-08-07 | Ｉｃパッケージ |
| EP19900113613 EP0412323A3 (en) | 1989-08-07 | 1990-07-16 | A film carrier for use in integrated circuit mounting |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1202890A JP3061059B2 (ja) | 1989-08-07 | 1989-08-07 | Ｉｃパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0368149A JPH0368149A (ja) | 1991-03-25 |
| JP3061059B2 true JP3061059B2 (ja) | 2000-07-10 |
Family
ID=16464899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1202890A Expired - Lifetime JP3061059B2 (ja) | 1989-08-07 | 1989-08-07 | Ｉｃパッケージ |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0412323A3 (ja) |
| JP (1) | JP3061059B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2927982B2 (ja) * | 1991-03-18 | 1999-07-28 | ジャパンゴアテックス株式会社 | 半導体装置 |
| WO1994018701A1 (en) * | 1993-02-05 | 1994-08-18 | W.L. Gore & Associates, Inc. | Stress-resistant semiconductor chip-circuit board interconnect |
| US5525834A (en) * | 1994-10-17 | 1996-06-11 | W. L. Gore & Associates, Inc. | Integrated circuit package |
| EP0831528A3 (en) * | 1996-09-10 | 1999-12-22 | Hitachi Chemical Company, Ltd. | Multilayer wiring board for mounting semiconductor device and method of producing the same |
| JP3639088B2 (ja) | 1997-06-06 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体装置及び配線テープ |
| JP3661444B2 (ja) * | 1998-10-28 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 |
| KR100298897B1 (ko) * | 1998-12-23 | 2001-09-22 | 이형도 | 인쇄회로기판제조방법 |
| US6414377B1 (en) * | 1999-08-10 | 2002-07-02 | International Business Machines Corporation | Low k dielectric materials with inherent copper ion migration barrier |
| JP2003298196A (ja) | 2002-04-03 | 2003-10-17 | Japan Gore Tex Inc | プリント配線板用誘電体フィルム、多層プリント基板および半導体装置 |
| EP2056655B1 (en) * | 2007-09-03 | 2012-06-20 | Panasonic Corporation | Wiring board |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60214941A (ja) * | 1984-04-10 | 1985-10-28 | 株式会社 潤工社 | プリント基板 |
| JPS60225750A (ja) * | 1984-04-24 | 1985-11-11 | 株式会社 潤工社 | プリント基板 |
| JPH0246060Y2 (ja) * | 1985-01-31 | 1990-12-05 | ||
| JPS62224033A (ja) * | 1986-03-26 | 1987-10-02 | Hitachi Ltd | テ−プキヤリア装置 |
| US5136123A (en) * | 1987-07-17 | 1992-08-04 | Junkosha Co., Ltd. | Multilayer circuit board |
| JPS6442890A (en) * | 1987-08-11 | 1989-02-15 | Japan Gore Tex Inc | Printed substrate |
-
1989
- 1989-08-07 JP JP1202890A patent/JP3061059B2/ja not_active Expired - Lifetime
-
1990
- 1990-07-16 EP EP19900113613 patent/EP0412323A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0368149A (ja) | 1991-03-25 |
| EP0412323A2 (en) | 1991-02-13 |
| EP0412323A3 (en) | 1992-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176307B2 (ja) | 集積回路装置の実装構造およびその製造方法 | |
| KR100204753B1 (ko) | 엘오씨 유형의 적층 칩 패키지 | |
| US5376588A (en) | Method for making high pin count package for semiconductor device | |
| KR100604821B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그 제조방법 | |
| US5311060A (en) | Heat sink for semiconductor device assembly | |
| US6228676B1 (en) | Near chip size integrated circuit package | |
| JP3066579B2 (ja) | 半導体パッケージ | |
| US7439452B2 (en) | Multi-chip module packaging with thermal expansion coefficiencies | |
| US5796038A (en) | Technique to produce cavity-up HBGA packages | |
| JP3061059B2 (ja) | Ｉｃパッケージ | |
| KR101096330B1 (ko) | 반도체 장치용 패키지 | |
| US6351389B1 (en) | Device and method for packaging an electronic device | |
| US20080237824A1 (en) | Stacked electronic component package having single-sided film spacer | |
| US20020063331A1 (en) | Film carrier semiconductor device | |
| KR19990069438A (ko) | 칩 스택 패키지 | |
| US6057594A (en) | High power dissipating tape ball grid array package | |
| JP3549316B2 (ja) | 配線基板 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| US5811875A (en) | Lead frames including extended tie-bars, and semiconductor chip packages using same | |
| US5982026A (en) | Inexpensive resin molded semiconductor device | |
| JP2722451B2 (ja) | 半導体装置 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JP2004200665A6 (ja) | 半導体装置およびその製造方法 | |
| JP3294998B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 10 |