JP2003298196A - プリント配線板用誘電体フィルム、多層プリント基板および半導体装置 - Google Patents

プリント配線板用誘電体フィルム、多層プリント基板および半導体装置

Info

Publication number
JP2003298196A
JP2003298196A JP2002101669A JP2002101669A JP2003298196A JP 2003298196 A JP2003298196 A JP 2003298196A JP 2002101669 A JP2002101669 A JP 2002101669A JP 2002101669 A JP2002101669 A JP 2002101669A JP 2003298196 A JP2003298196 A JP 2003298196A
Authority
JP
Japan
Prior art keywords
resin
dielectric film
printed wiring
wiring board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002101669A
Other languages
English (en)
Inventor
Makoto Ogawa
真 小川
Akira Uragami
明 浦上
Kazuhiko Ohashi
和彦 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Gore Tex Inc
Original Assignee
Japan Gore Tex Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Gore Tex Inc filed Critical Japan Gore Tex Inc
Priority to JP2002101669A priority Critical patent/JP2003298196A/ja
Priority to US10/382,356 priority patent/US6849934B2/en
Publication of JP2003298196A publication Critical patent/JP2003298196A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/21—Paper; Textile fabrics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/034—Organic insulating material consisting of one material containing halogen
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2400/00—Presence of inorganic and organic materials
    • C09J2400/20—Presence of organic materials
    • C09J2400/26—Presence of textile or fabric
    • C09J2400/263—Presence of textile or fabric in the substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2427/00—Presence of halogenated polymer
    • C09J2427/006—Presence of halogenated polymer in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955—Void-containing component partially impregnated with adjacent component
    • Y10T428/249958—Void-containing component is synthetic resin or natural rubbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 耐熱性、耐湿性、絶縁性、接着性、作業性、
加工性等に優れた、低弾性および高伸びの応力緩和機能
を有するプリント配線基板用誘電体フィルムを提供する
こと。 【解決手段】 延伸多孔質ポリテトラフルオロエチレン
を基材とし、それに接着性又は融着性を有する樹脂を含
浸して成り、固化後の引張弾性率が０．１〜１．８GPa
でありかつ引張破壊伸び（於２５℃）が少なくとも４．
０％であるプリント配線板用誘電体フィルム。複数の回
路層を有する多層プリント基板と該多層プリント基板に
搭載された半導体素子とを含む半導体装置であって、該
多層基板の半導体素子側の最外層の回路層とこれに隣接
する回路層の間に応力緩和機能を有する絶縁・接着層を
有し、該絶縁・接着層が上記誘電体フィルムで形成され
た半導体装置と、そのためのプリント配線基板。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はプリント配線板用誘
電体フィルム、プリント配線基板および半導体装置に係
り、多層プリント基板の半導体チップとの接合側に延伸
多孔質ポリテトラフルオロエチレンフィルムを基材とし
て用いそれに樹脂を含浸した低弾性、高伸び率の絶縁接
着層を用いることで、フリップチップ実装半導体チップ
とプリント配線基板の接合部の剥がれ、クラックを防止
する効果の高いプリント配線基板用応力緩和誘電体フィ
ルム、プリント配線基板、並びに半導体装置に関する。
本発明の応力緩和誘電体フィルムはビルドアップで構成
される配線基板の表面層や積層体の内層、各種応力緩和
層などに広く適用が可能である。
【０００２】
【従来の技術】（１）従来、フリップチップ型の半導体
装置、あるいはチップサイズパッケージ（ＣＳＰ）等の
ように面実装型の電子部品を実装基板に実装した場合、
実装基板と半導体素子との間で熱膨張係数が異なること
から生じる熱応力の問題がある。すなわち、半導体素子
を実装基板に実装した際に、半導体素子と実装基板との
間で生じた熱応力により半導体素子や実装基板にクラッ
クが生じたり、実装基板と半導体素子との半田接合部に
おいて剥離が起こるといった問題がある。
【０００３】このような問題を解決するために、半導体
素子を搭載するパッケージ側に熱応力を緩和する緩衝部
分を設け、半導体素子に過大な応力を与えない方法があ
る。そのような方法として、エラストマー等のフィルム
形態の緩衝材によって形成した緩衝層を介して半導体素
子を基板に搭載する方法（例えば特開平４−３６３０３
２号公報、特開平１０−６４９２７号公報、特開２００
１−２９８２７２号公報）、半導体素子の電極に接続さ
れる接続端子をワイヤによって形成し、接続端子に弾性
を付与して接続端子が変形出来るようにするといった方
法がある。また、半導体素子を実装した後、半導体素子
と実装基板との接合部にアンダーフィル剤を充填して半
導体素子を固定することによって接合部で剥離等が生じ
ないようにする方法もある。
【０００４】（２）サブストレート基板を作製する際、
樹脂のみで絶縁層を形成しているものもあるが、このよ
うな樹脂フィルムには絶縁性、耐熱性、ピール強度の特
性に加え、特にエポキシ樹脂系のものではフィルム形成
能やフィルムを巻き取る際のフィルム割れが問題となっ
ている。このような樹脂の割れなどの問題は、一般的
に、樹脂成分中にアクリロニトリルブタジエンゴムを入
れて弾性率を下げれば無くすことができることは知られ
ているが、ゴムを多量に入れると耐湿性・耐熱性に問題
が生じるので、樹脂にゴムを添加しただけでは実用でき
るサブストレート基板は得られない。加えて、樹脂のみ
のフィルムの場合は、基材が無いために樹脂の流れ性の
制御がしづらく、多層加工時の厚さ精度や絶縁性の問題
も指摘されている。
【０００５】（３）近年のサブストレート基板（多層プ
リント基板）は、インピーダンスコントロール等の観点
から、絶縁材料の厚さをコンピューターシミュレーショ
ンにより設計された値にする必要がある。そのため、均
一な厚さ、組成等の点で高い精度への要求がある。現状
としては樹脂だけのフィルムやポリイミドなどをコア層
として両面に樹脂をコートした物（特開２０００−１４
４０７２号公報）などがあるが、材料としての均一性や
樹脂の流れ性等、高い信頼性を発揮するまでには達して
いないことが挙げられる。
【０００６】
【発明が解決しようとする課題】上記の如く、従来技術
のプリント配線基板はいずれも問題を有し、また半導体
装置のダウンサイズ化に対応して半導体チップのはんだ
接合サイズも小さくされるにつれて、はんだ接合部にお
ける信頼性を確保するための方策がなおさら求められ
る。
【０００７】本発明と関連して、特開平９−４６０１２
号公報は、熱可塑性多孔質樹脂性フィルムに低弾性率の
熱硬化性樹脂組成物を含浸し硬化させてなる弾性率の低
い接着剤層を用いたフレキシブル配線基板を開示してい
る。しかし、この発明は、フレキシブル基板において基
板の反りの発生を防止するために低弾性の接着剤層を用
いるものであり、本発明のようにリジッドな基板に半導
体素子を搭載した場合の素子と基板の間のクラックの発
生を防止することを意図するものではない。
【０００８】本発明の目的は、あらゆる温度領域で柔軟
な構造を持つ、延伸多孔質ポリテトラフルオロエチレン
を基材として使用することで、誘電体フィルムの弾性率
が低く、伸び率が大きいという特性を活かし、熱応力に
よる膨張と収縮、そしてその繰り返しから来る金属疲労
等が問題となる半導体素子と基板との接続において、半
導体素子と基板を直接半田で接合し、且つ、従来用いら
れているアンダーフィル材料などの接続保証材料を用い
なくても半導体素子、並びに半田接合部や基板にクラッ
クが生じない、また、基材の柔軟性な特性を活かし、プ
レス後の厚さ精度、内層回路をしっかりと保護できる埋
め込み性を両立させ、かつ、絶縁性、接着性、信頼性に
優れ、フィルム巻き取り時や、加工時の作業性、そして
生産性の向上が出来る応力緩和誘電体フィルム、それを
用いたプリント配線基板および半導体装置を提供するこ
とである。
【０００９】
【課題を解決するための手段】（１）あらゆる温度領域
で柔軟な構造を持つ延伸多孔質ポリテトラフルオロエチ
レンフィルムを基材とし、かつそれに低弾性および高伸
びの樹脂を組み合わせることで、耐熱性、耐湿性、絶縁
性、接着性、作業性、加工性等に優れた、低弾性および
高伸びの応力緩和機能を有する誘電体層を提供するプリ
ント配線基板用誘電体フィルムを提供する。
【００１０】（２）プリント配線基板（サブストレート
基板）作製時に、基板の外層および任意に内層に(1)の
応力緩和誘電体層用プリプレグを用いることで、厚さ精
度が良く、設計性能を十分に発揮することのできる、高
性能サブストレート基板を提供する。
【００１１】（３）（２）のサブストレート基板の最外
層に（１）の応力緩和誘電体フィルムを用いた物でＩＣ
を搭載する半導体装置を作ることで、ＩＣと基板の間に
緩衝層やアンダーフィル材料を必要とせず、半導体素
子、半田接合部や基板にクラックが入ることのない半導
体装置を提供する。
【００１２】（４）基材に延伸多孔質ポリテトラフルオ
ロエチレンフィルムを用いかつそれに低弾性および高伸
びの樹脂を組み合わせることで、応力緩和誘電体フィル
ムの固化後の引張弾性率が０．１〜１．８ＧＰａおよび
引張破壊伸び（於２５℃）が４．０％以上とし、よって
プリント配線板の信頼性試験として通常行なわれるヒー
トサイクル試験の温度領域、特に低温での伸び率が大き
いため、半導体素子、基板等が熱によって膨張、収縮す
る際、それらから発生する応力を緩和し、半導体装置に
高い信頼性を付与する応力緩和誘電体層フィルム、なら
びにそれを用いたサブストレート基板および半導体装置
を提供する。
【００１３】
【発明の実施の形態】前述の従来技術の問題点に対し、
本発明は延伸多孔質ポリテトラフルオロエチレンを基材
として用い、それと低弾性かつ高伸びの樹脂を複合する
ことで誘電体フィルムの低弾性化（固化後）を実現する
ことができる。
【００１４】この時用いる樹脂として、主剤としては、
クレゾールノボラックエポキシ樹脂、フェノールノボラ
ックエポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、
ビスフェノールＦ型エポキシ樹脂、アルコールエーテル
型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、ポ
リイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹
脂、ビスマレイミド−トリアジン樹脂、シリコーン樹
脂、メラミン樹脂、ユリア樹脂、ジアリルフタレート樹
脂、不飽和ポリエステル樹脂、ナイロン樹脂、ポリエス
テル樹脂等の熱可塑性樹脂が挙げられるがこれらに限定
するものではない。また、これら主剤は単独もしくは複
数で自由に組み合わせることができる。
【００１５】必要に応じて用いる硬化剤としては、２−
メチルイミダゾール、２−メチル−４−エチルイミダゾ
ール、２−フェニルイミダゾール、ジメチルアミノメチ
ルフェノール、ベンジルジメチルアミン、メチレンジア
ニリン、ジエチレントリアミン、ジシアンジアミド、ア
ルキレンアミン系、有機酸無水物等が挙げられるが格別
これに限定するものではなく、これらを単独もしくは複
数で自由に混合して用いることもできる。
【００１６】本発明は、延伸多孔質ポリテトラフルオロ
エチレン基材に樹脂を含浸して固化後に引張弾性率０．
１〜１．８ＧＰａかつ伸び率４％以上にするものである
ので、上記の樹脂の中からこれらの特性が得られるもの
を選択してあるいは特別に合成して使用する。あるい
は、本発明によれば、樹脂に弾性率を低減するためのエ
ラストマー等を添加してその特性を達成することができ
る。この時用いるエラストマーとしては、アクリロニト
リル−ブタジエンコポリマー（ＣＴＢＮ）等が挙げられ
る。添加剤の量としては、樹脂全体に対して３０質量％
以下、より好ましくは２０質量％以下、特に１５質量％
以下が好ましい。これより多いと、誘電体フィルムの弾
性率は下がるが、耐湿性などのその他の諸物性に問題が
生じる。
【００１７】従来、延伸多孔質ポリテトラフルオロエチ
レンを半導体チップのパッケージの一部として使用した
り（特開平３−６８１４９号公報、特開平４−２２９５
84号公報）、さらには基板の一部に使用することが提案
されている（特開平２−２９６３８９号公報）。しか
し、これらは延伸多孔質ポリテトラフルオロエチレンの
低誘電率に着目したものであり、応力緩和機能によるフ
リップチップのはんだ接合の保護という思想はない。従
って、従来の延伸多孔質ポリテトラフルオロエチレンシ
ートでは樹脂含浸される場合でも固化後の引張弾性率が
２〜３ＧＰａのものが使用され、本発明のように０．１
〜１．８ＧＰａかつ伸び率４％以上にするものではな
い。まして、ガラスクロスを基材とした多層プリント基
板の絶縁層では引張弾性率は５〜１０ＧＰａと高いもの
であった。本発明は延伸多孔質ポリテトラフルオロエチ
レンを基材として低弾性かつ高伸びの樹脂を含浸する
と、応力緩和機能において低温から高温までの広い範囲
で優れているという特異な性質を見出したことに発明の
根拠を有するものである。
【００１８】本発明のプリント配線基板用誘電体フィル
ムは固化後に引張弾性率が０．１〜１．８ＧＰａ、好ま
しくは０．３〜１．５ＧＰａである。引張弾性率が０．
１ＧＰａ未満では基板への半導体素子の実装などの際に
基板表面の剛性が不足して加工性が低くなる。１．８Ｇ
Ｐａを超えると、応力緩和効果が小さく、ＩＣチップを
はんだ実装した際のはんだ接合部などで剥がれ、クラッ
クが発生する。本発明の誘電体フィルム（固化後）は液
体窒素温度でも低い引張弾性率を有する特徴を有する
（図７の実施例では液体窒素温度での引張弾性率約３．
０ＧＰａ）。
【００１９】本発明のプリント配線基板用誘電体フィル
ムは固化後に引張破壊伸び（於２５℃）が少なくとも
４．０％、好ましくは少なくとも５．０％、さらに好ま
しくは少なくとも６．０％である。４．０％未満では、
熱応力が発生した際に、弾性率が低いことで応力は逃が
せるが、伸びが不足することで配線層と基板の接点から
クラックが発生する。本発明の誘電体フィルム（固化
後）は液体窒素温度でも少なくとも４．０％の引張破壊
伸びを有する特徴を有する（図７の実施例では液体窒素
温度での伸び率約５．５％）。
【００２０】上記したように本発明においては、引張弾
性率および引張破壊伸びが重要な要素となるが、一方、
本発明のプリント配線基板用誘電体フィルムの熱膨張率
（固化後）については、フリップチップ実装などの耐ク
ラック材料としてより高い信頼性を持たせる上で線膨張
率が１００ｐｐｍ以下であることが好ましい。
【００２１】また、本発明の誘電体フィルムには、本発
明の趣旨に反しない範囲において、無機充填剤を添加し
てもよい。この時の無機充填剤としてはシリカ粉末、ア
ルミナ、タルク、炭酸カルシウム、チタンホワイト、カ
オリンクレー、ベンガル、水酸化マグネシウム、水酸化
アルミニウム、水酸化カルシウム、ドーソナイト、アル
ミン酸カルシウム、ホウ酸亜鉛等が挙げられる。無機充
填剤を入れる効果としては、寸法安定性の向上、特に熱
線膨張係数の低減に効果が期待できる。また、無機充填
剤を添加する際の充填率としては、樹脂全体に対し５．
０％〜６０．０％、特に１０．０％〜５０．０％の範囲
で添加するのが好ましい。充填率が１０％より少ないと
寸法安定性にあまり効果が発揮されず、また、５０％を
越えると樹脂不足から銅箔ピール強度が弱くなるという
欠点がある。
【００２２】また、本発明では主旨に反しない範囲にお
いて、エラストマー、無機充填剤の他に界面活性剤等を
樹脂に添加して樹脂組成物としても問題ない。
【００２３】本発明で用いる延伸多孔質ポリテトラフル
オロエチレン基材は、厚さ５〜５００μｍ、好ましくは
１０〜３００μｍである。１０μｍより薄いと強度的に
難があり、逆に３００μｍを越えると積層板という用途
上問題がある。また、基材フィルムには樹脂が含浸され
るための空孔として１０〜９５％、好ましくは５０〜９
０％の空孔率があることが好ましい。空孔率が５０％よ
り小さいと樹脂が不足するため接着・融着性に劣り、逆
に大きいと柔軟な基材の特性が発揮されず、引張破壊伸
びが不足する。また、基材と樹脂との重量関係だが、基
材が誘電体フィルム全体の５．０％〜４０．０％の重量
部関係にあることが好ましい。このときの重量部関係が
５．０％より低いと柔軟な基材の特性が発揮されず、引
張破壊伸びが不足し、４０．０％より大きいと樹脂不足
のため接着・融着性に劣る。
【００２４】本発明は、延伸多孔質ポリテトラフルオロ
エチレンを基材として用い、低弾性かつ高伸びの樹脂を
含浸すると、延伸多孔質ポリテトラフルオロエチレンの
独特の微多孔構造（フィブリルがノードで連結した構
造）および材質に依存して、低温から高温までの広い範
囲で高い信頼性を提供できることを見出した。従来の樹
脂製品などでは弾性率を低下させると強度、耐久性など
の物性が劣るものとなるが、延伸多孔質ポリテトラフル
オロエチレンを基材として用いたものはそのような欠点
がない。その結果、低弾性かつ高伸びの樹脂を含浸した
延伸多孔質ポリテトラフルオロエチレンは、従来の応力
緩和層のように半導体素子と多層基板の間に格別の機能
層として新規に挿入するのではなく、リジッドなプリン
ト配線基板の最外層の回路層の下の絶縁層（外層）に用
いて、多層基板の絶縁層の一部でありながら半導体素子
のはんだ接合部を十分に保護する応力緩和層として機能
することが可能であり、さらに半導体素子のはんだ接合
部へのアンダーフィル（樹脂含浸）を省略することさえ
可能にするという驚くべき効果が奏されることを見出し
た。
【００２５】基材に樹脂を含浸させる方法としては、本
発明で用いる上記の成分をトルエン、キシレン、ジメチ
ルホルムアミド、ジブチルフタレート、ジオクチルフタ
レート、ポリエチレングリコール、メチルアルコール、
エチルアルコール、イソプロピルアルコール、テトラヒ
ドロフラン、アセトン、メチルエチルケトン、２−メト
キシエタノール等の本発明の目的に適した有機溶剤で適
切な濃度に希釈し、この希釈したものをワニスとし、こ
れを延伸多孔質ポリテトラフルオロエチレン基材に塗
布、含浸させ、乾燥させるという誘電体フィルムを作る
際の通常の方法でも、熱を加えることでワニスの粘度を
下げ、そして含浸するといった熱溶融含浸でもどちらを
用いても製造することができる。この時、基材と樹脂を
複合した後、１００℃〜２００℃程度の温度で２分〜２
０分程度乾燥させることで半硬化状態（Ｂ−ステージ）
にした誘電体フィルム（プリプレグ）１を作製すること
ができる（図１）。また、この誘電体フィルム製造工程
において、完成した誘電体フィルム（硬化後のフィル
ム）にワニスを再塗布し、乾燥するといった工程を経る
ことで基材への含浸のみならずその表面を樹脂で覆った
製品を作ることも可能である。
【００２６】プリプレグ製品の形態としては、基材に樹
脂組成物を含浸したものと含浸だけではなく表面を樹脂
で覆ったものがあり、それぞれの特徴としては、被膜の
ないものでは、加圧・加熱成型時の樹脂フローが少ない
ため厚さ精度が良く、逆に被膜のあるものでは、加圧・
加熱成形時の樹脂フローが大きく、配線層の埋め込み性
が向上するという利点がある。
【００２７】これらの方法で得られた誘電体フィルム
を、リジッドなコア材２と張り合わせることでプリント
配線基板とすることが出来る。この時のコア材として
は、ガラス、及び有機繊維等の基材に樹脂を複合化した
もの、セラミックス、ガラスや高寸法安定性有機フィル
ム等を用いることが出来る。また、張り合わせの方法と
しては、プレス、ロールラミネート等があり、張り合わ
せ時のボイドを低減させるため、通常真空を用い、加熱
・加圧によって成型することができる。
【００２８】多層プリント基板として用いる場合の積層
構造としては、本誘電体フィルムはそれ自体誘電体層と
して好適な性質を有しているので、積層構造の外層およ
び／または内層の少なくとも一層以上に用いることがで
きるが、本発明の応力緩和の効果より、この基板を構成
する際、リジッド基板の最外層に用いることが最も効果
的である。リジッド基板の最外層に用い、その上の最外
層回路層（導電層）に半導体素子を搭載すれば、アンダ
ーフィルなしでも、半導体素子のフリップチップ接合部
の応力を緩和して熱サイクルに対してもクラックや剥が
れを防止できる。アンダーフィルとは、半導体素子と基
板の間のフリップチップ接合部に樹脂を充填してフリッ
プチップ接合部を樹脂で補強することにより、フリップ
チップ接合部を応力から保護するものである。アンダー
フィルはコストアップの原因であるのみならず、接合不
良の場合に樹脂を除去する作業が難しいという問題を有
しているので、これを省略できることの効果は大きい。
しかし、本発明において必要に応じてアンダーフィルを
併用することを排除するものではない。
【００２９】基板の形態としてはコア材と誘電体フィル
ムを交互に積み重ねたもの（図４）、コア材の表層に少
なくとも一層以上、本誘電体フィルムを貼り付けたビル
ドアップ基板（図３）などがある。
【００３０】図３を参照してビルドアップ基板を説明す
る。コア材２はそれ自体が多層プリント基板であること
ができる。多層プリント基板は典型的にはガラスクロス
に樹脂を含浸した絶縁層と銅箔層を交互に積層して形成
され、銅箔層は回路パターンを形成され、絶縁層はスル
ーホールで銅箔層（回路層）間を電気的に接続してい
る。このようなコア基板２の表面回路層３にプリプレグ
（誘電体フィルム）１を融着させ、エッチング、穴開
け、めっき等の従来のプリント配線基板を作製する際の
工程をとることにより、スルーホール４−１を形成して
から配線層パターン５−１を形成する。さらにもう１層
をビルドアップするときは、第２の誘電体フィルム１−
２を積層し、スルーホール４−２を形成後、さらに上層
の配線パターン５−２を形成する。必要であれば、全く
同様にして、さらにもう１層をビルドアップする。
【００３１】図４は本発明の誘電体フィルム１１とコア
材料１２とを交互に積層したサブストレート基板の例で
ある。
【００３２】このようにしてサブストレート基板（例え
ば図２、図３、図４）を作ることができる。このサブス
トレート基板に半導体素子を搭載することによって半導
体装置（図５）を作ることができる。図５を参照する
と、基板２の最外層として本発明の誘電体層１を有し、
その表面に配線層５を有するサブストレート基板におい
て、その配線層の一部をなすボンディングパッド５‘に
ＩＣチップ７をフリップチップ接合する。参照数字８は
接合はんだである。この半導体装置では、ＩＣチップ７
と基板２との熱膨張係数が大きく違うので、従来の半導
体装置では熱サイクルによってはんだ接合にクラックや
剥がれが発生する問題があった。この問題に対処するた
めには、従来、ＩＣチップ７とはんだパッド５’（基
板）の間に樹脂を充填してはんだ接合を樹脂で補強して
いた。しかし、本発明によれば、基板の最外層として用
いる誘電体層１が延伸多孔質ポリテトラフルオロエチレ
ンを基材としてそれに選択された樹脂を含浸させた低弾
性かつ高伸びの誘電体層であることにより、低温から高
温まで広い温度範囲において安定した弾性及び伸び特性
を示し、熱サイクルによるはんだ接合部のクラックや剥
がれが防止され、かつ耐湿性、耐熱性、はんだ接合のた
めの強度その他の必要特性を有することができるもので
ある。このような所望の特性は基材として用いる延伸多
孔質ポリテトラフルオロエチレンの特異な性質によるも
のと考えられ、他の多孔質樹脂シートを基材として使用
した場合には得られないものであった。
【００３３】
【実施例】以下の実施例及び比較例では、特に断りの無
い物は全て重量部で表記する。
【００３４】（実施例１）主成分として、ジシクロペン
タジエン（ＤＣＰＤ）型エポキシ樹脂：ＥＰＩＣＬＯＮ
ＨＰ−７２００（大日本インキ化学工業株式会社製、
商品名）…７０、硬化剤としてノボラック樹脂：フェノ
ライトＬＡ−７０５１（大日本インキ化学工業株式会社
製、商品名）…３０、効果促進剤として２−エチル−４
−メチルイミダゾール…０．２を混合し、混合物の不揮
発分が５０％になるようにメチルエチルケトンを加え、
濃度調整したものをワニスとした。延伸多孔質ポリテト
ラフルオロエチレン（厚さ５０μｍ、空孔率６５％）…
１０に、上記のワニスを不揮発分で１８重量部を含浸
し、１８０℃で３分間乾燥させ、樹脂含有率６５％、厚
さ５０μｍで被膜のない半硬化状態の誘電体フィルムを
作製した。
【００３５】また、下記評価用のサンプルとして上記誘
電体フィルムを４枚積層し、圧力２０kg／ｍ2 、温度１
８０℃で１２０分加熱成形を行い厚さ０．２mmの誘電体
フィルム積層板を作製した。
【００３６】（実施例２）主成分として、ビスフェノー
ルＡ型エポキシ樹脂：ＥＰＩＣＬＯＮ ８５０（大日本
インキ化学工業株式会社製、商品名）…６０、硬化剤と
してノボラック樹脂：カヤハードＮＨＮ（日本化薬株式
会社製、商品名）…２０、弾性率低減用の添加剤として
アクリロニトリルブタジエンゴム：ＸＥＲ−３１（ＪＳ
Ｒ株式会社製、商品名）…１５、効果促進剤として２−
エチル−４−メチルイミダゾール…０．３を混合し、混
合物の不揮発分が５０％になるようにメチルエチルケト
ンを加え、濃度調整したものをワニスとした。延伸多孔
質ポリテトラフルオロエチレン（厚さ５０μｍ、空孔率
６５％）…１０に、上記のワニスを不揮発分で１８重量
部を含浸し、１８０℃で３分間乾燥させ、樹脂含有率６
５％、厚さ５０μｍで被膜のない半硬化状態の誘電体フ
ィルムを作製した。
【００３７】また、評価用として実施例１と同様にサン
プルを作製した。
【００３８】（実施例３）主成分として、ジシクロペン
タジエン（ＤＣＰＤ）型エポキシ樹脂：ＥＰＩＣＬＯＮ
ＨＰ−７２００（大日本インキ化学工業株式会社製、
商品名）…７０、硬化剤としてノボラック樹脂：フェノ
ライトＬＡ−７０５１（大日本インキ化学工業株式会社
製、商品名）…３０、効果促進剤として２−エチル−４
−メチルイミダゾール…０．２、無機充填剤として水酸
化アルミニウム：Ｂ１４０３ＳＴ（日本軽金属株式会社
製、商品名）…５０を混合し、混合物の不揮発分が５０
％になるようにメチルエチルケトンを加え、濃度調整し
たものをワニスとした。延伸多孔質ポリテトラフルオロ
エチレン（厚さ５０μｍ、空孔率６５％）…１０に、上
記のワニスを不揮発分で１８重量部を含浸し、１８０℃
で３分間乾燥させ、樹脂含有率６５％、厚さ５０μｍで
被膜のない半硬化状態の誘電体フィルムを作製した。
【００３９】また、評価用として実施例１と同様にサン
プルを作製した。
【００４０】（比較例１）下記の表に示した配合処方の
通りに配合し、その不揮発分をメチルエチルケトンで５
０％に調整したものをワニスとした。このワニスを厚さ
０．１８mmのガラスクロス：ＷＥＡ１８Ｋ−１０７ＢＺ
（日東紡績株式会社製、商品名）に塗布、含浸し、１５
０℃で８分乾燥して厚さ０．２０mm、基材にガラスクロ
スを用いた半硬化状態の誘電体フィルムを作成した。
【００４１】また、評価用として、上記誘電体フィルム
１枚を圧力20kgf／ｍ2、温度１８０℃で１２０分加熱成
形を行い厚さ０．２mmの硬化板を作製した。
【００４２】（比較例２，３）下記試験用に比較サンプ
ルとして、離型剤で離型処理をした厚さ１８μｍの銅箔
３ＥＣ−ＶＬＰ−１８（三井金属鉱業株式会社製、商品
名）上に、表に示した配合処方の通りに配合したワニス
を乾燥後膜厚５０μｍとなるように塗工し、１５０℃、
８分の条件で乾燥して半硬化状態の絶縁接着フィルムを
作成した。
【００４３】また、離型剤で離型処理した型にワニスを
流し込み、１８０℃で３時間加熱することで基材なしの
樹脂板を得た。このサンプルを下記評価用に０．２mm厚
に切削した。
【００４４】（比較例４）下記の表に示した配合処方の
通りに配合し、その不揮発分をメチルエチルケトンで５
０％に調整したものをワニスとした。延伸多孔質ポリテ
トラフルオロエチレン（厚さ５０μｍ、空孔率６５％）
…１０に、上記のワニスを不揮発分で１８重量部を含浸
し、１８０℃で３分間乾燥させ、樹脂含有率６５％、厚
さ５０μｍで被膜のない半硬化状態の誘電体フィルムを
作製した。
【００４５】また、評価用として実施例１と同様にサン
プルを作製した。
【００４６】評価 作製した誘電体フィルム、並びにその積層板と樹脂板の
試験は、１８０°折り曲げ試験に加え（自社規格）、常
温２５℃での引張弾性率、引張破壊伸び、及び、低温−
６５℃での引張破壊伸び、ＴＭＡによる熱線膨張係数、
ディージーチェーンパターンでのヒートサイクル試験
（−６５〜１２５℃、３０min 保持、５００サイクル）
の評価をＪＩＳ規格Ｃ ６４８１、Ｃ ００２５に準拠
して行なった。ディージーチェーンパターンは、図６に
示すように、配線の幅５０μｍ、隣の配線までの距離を
５０μｍ（L/S=50/50）、スルーホールの穴の大きさ
（ビア径）を８０μｍ、そのビアと配線をつなぐランド
の大きさ（ランド径）を１５０μｍ、そしてランドから
ランドの距離、つまり配線の長手方向の長さが５００μ
ｍ、最後に一連の穴と配線を１０００穴持ったものに対
し、ヒートサイクル試験を行った。結果は、５００サイ
クル経過後に図６に示した表の左下の矢印部位から出発
して右上の矢印まで電流を流して通電するか判別した。
誘電体と導体として用いた銅の熱膨張率の差による耐ヒ
ートサイクル性が評価される。
【００４７】また、ヒートサイクル試験では、さらに図
５に示すような半導体装置（はんだパッド径２００μｍ
のベアチップ実装）を製作し、最外層の誘電体層を従来
品誘電体フィルムと本発明の実施例の誘電体フィルムで
形成したものと比較した。ヒートサイクル試験の結果は
２つの試験のうちいずれかが不良の場合には不良と判断
するが、本試験ではいずれも同じ結果を示した。
【００４８】
【表１】
【００４９】評価項目の説明 ○ １８０°折り曲げ試験・・上記の実施例、比較例で
作製した誘電体フィルムを１８０°折り曲げ、折り目の
フィルム割れ、クラック発生を有無を目視にて観察し
た。（自社規格） ○ 常温２５℃での引張弾性率、引張破壊伸び・・上記
の実施例、比較例で作製した厚さ０．２mmの積層板、ガ
ラスクロス入り樹脂硬化板と樹脂のみの樹脂板を用い、
ＪＩＳ Ｃ ６４８１に準拠し、測定した。 ○ 低温−６５℃での引張破壊伸び・・上記の実施例、
比較例で作製した厚さ０．２mmの積層板、ガラスクロス
入り樹脂硬化物と樹脂のみの樹脂板を用い、−６５±５
℃に調整出来る恒温層中でＪＩＳ Ｃ ６４８１に準拠
し、測定した。 ○ 線膨張係数・・ＴＭＡ法にてＪＩＳ Ｃ ６４８１
に準拠し、測定した。 ○ ヒートサイクル試験・・−６５℃〜１２５℃まで正
密に制御出来る恒温層を用いて、低温（−６５℃）と高
温（１２５℃）で各３０min 保持し、５００サイクル試
験後、ひび割れ、クラックなどがないか顕微鏡にて確認
した。 ○ ＰＣＴ試験・・１２１℃、２atm 、相対湿度１００
％の雰囲気下で５００時間さらした後、膨れがないか目
視にて確認した。
【００５０】表１の結果において、○は良好、×は不良
を表す。
【００５１】評価結果 （１）表１から、誘電体フィルムの基材として延伸多孔
質ポリテトラフルオロエチレンを用いると（実施例１〜
３、比較例４）、１８０°折り曲げ試験から、柔軟性に
優れることが分かる。基材を用いない場合も基材として
ガラスクロスを用いる場合も（比較例１，２）柔軟性に
欠ける結果になっている。
【００５２】（２）表１から、誘電体フィルムの基材と
して延伸多孔質ポリテトラフルオロエチレンを用いない
場合でも、多量にゴム成分（ＸＥＲ−３１）を添加する
と（比較例３）、１８０°折り曲げ試験から柔軟性に優
れることが分かるが、ＰＣＴ試験の成績が悪くなり耐湿
性が低下することが示されている。
【００５３】（３）表１から、誘電体フィルムの基材と
して延伸多孔質ポリテトラフルオロエチレンを用いても
引張弾性率が１．８ＧＰａより高いと（比較例４）、ヒ
ートサイクル試験の成績が悪くなっていることから応力
緩和性能が低いことが分かる。
【００５４】（４）本発明の誘電体フィルム（実施例
１）の引張弾性率及び引張破断伸び率を従来例（比較例
１）のそれと比較して図７、図８に示す。本発明の誘電
体フィルムは広い温度範囲で低い引張弾性率と高い引張
破断伸び率を示すことが見られる。
【００５５】（５）本発明の誘電体フィルム（実施例
１）と従来の誘電体フィルム（比較例１）の固化後の誘
電率その他の特性を下記表に示す。本発明の誘電体フィ
ルムが優れた特性を有することが見られる。
【００５６】
【表２】
【図面の簡単な説明】
【図１】本発明の誘電体フィルムを示す。
【図２】本発明の誘電体フィルムを用いたプリント配線
基板を示す。
【図３】本発明の誘電体フィルムを用いてビルドアップ
したプリント配線基板を示す。
【図４】本発明の誘電体フィルムとコア材料を交互に積
層したプリント配線基板を示す。
【図５】本発明の誘電体フィルムを用いた半導体装置を
示す。
【図６】ヒートサイクル試験のデイジーチェーンパター
ンを示す。
【図７】本発明及び従来例の誘電体フィルムの引張弾性
率を示す。
【図８】本発明及び従来例の誘電体フィルムの引張破断
伸び率を示す。
【符号の説明】
１…誘電体フィルム ２…コア材料 ３…配線パターン ４…スルーホール ５…配線パターン
フロントページの続き (72)発明者 大橋 和彦 東京都世田谷区赤堤１丁目42番５号 ジャ パンゴアテックス株式会社内 Ｆターム(参考） 5E346 AA12 CC14 FF45 HH11

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 延伸多孔質ポリテトラフルオロエチレン
    フィルムを基材とし、それに接着性又は融着性を有する
    樹脂を含浸して成り、固化後の引張弾性率が０．１〜
    １．８GPaでありかつ引張破壊伸び（於２５℃）が少な
    くとも４．０％であることを特徴とするプリント配線板
    用誘電体フィルム。
  2. 【請求項２】 複数の回路層を有する多層基板からな
    り、該多層基板の外層及び／又は内層の少なくとも１層
    に応力緩和機能を有する絶縁・接着層を有し、該絶縁・
    接着層が延伸多孔質ポリテトラフルオロエチレンフィル
    ムを基材とし、それに接着性又は融着性を有する樹脂を
    含浸して成り、引張弾性率が０．１〜１．８GPaであり
    かつ引張破壊伸び（於２５℃）が少なくとも４．０％で
    あることを特徴とするプリント配線基板。
  3. 【請求項３】 延伸多孔質ポリテトラフルオロエチレン
    フィルムを基材とした前記絶縁・接着層が前記多層基板
    の最外層に設けられた請求項２記載のプリント配線基
    板。
  4. 【請求項４】 複数の回路層を有する多層プリント配線
    基板と該多層プリント配線基板に搭載された半導体素子
    とを含む半導体装置であって、該多層基板の半導体素子
    側の最外層の回路層とこれに隣接する回路層の間に応力
    緩和機能を有する絶縁・接着層を有し、該絶縁・接着層
    が延伸多孔質ポリテトラフルオロエチレンフィルムを基
    材とし、それに接着性又は融着性を有する樹脂を含浸し
    て成り、引張弾性率が０．１〜１．８GPaでありかつ引
    張破壊伸び（於２５℃）が少なくとも４．０％であるこ
    とを特徴とする半導体装置。
  5. 【請求項５】 前記半導体素子が前記多層プリント配線
    基板にフリップチップ実装されている請求項４記載の半
    導体装置。
JP2002101669A 2002-04-03 2002-04-03 プリント配線板用誘電体フィルム、多層プリント基板および半導体装置 Pending JP2003298196A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002101669A JP2003298196A (ja) 2002-04-03 2002-04-03 プリント配線板用誘電体フィルム、多層プリント基板および半導体装置
US10/382,356 US6849934B2 (en) 2002-04-03 2003-03-05 Dielectric film for printed wiring board, multilayer printed board, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002101669A JP2003298196A (ja) 2002-04-03 2002-04-03 プリント配線板用誘電体フィルム、多層プリント基板および半導体装置

Publications (1)

Publication Number Publication Date
JP2003298196A true JP2003298196A (ja) 2003-10-17

Family

ID=29388743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002101669A Pending JP2003298196A (ja) 2002-04-03 2002-04-03 プリント配線板用誘電体フィルム、多層プリント基板および半導体装置

Country Status (2)

Country Link
US (1) US6849934B2 (ja)
JP (1) JP2003298196A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032943A (ja) * 2007-07-27 2009-02-12 Japan Gore Tex Inc 発光素子用プリント配線基板
JP2009038241A (ja) * 2007-08-02 2009-02-19 Ngk Spark Plug Co Ltd 部品内蔵配線基板、配線基板内蔵用コンデンサ
US20100276187A1 (en) * 2008-01-18 2010-11-04 Tadashi Nakamura Multilayer printed wiring board and mounting body using the same
JP2012044216A (ja) * 2004-04-23 2012-03-01 Nec Corp 配線基板及び半導体装置並びに配線基板の製造方法
JP2012079765A (ja) * 2010-09-30 2012-04-19 Fdk Corp 電子部品実装基板
WO2013031844A1 (ja) * 2011-08-30 2013-03-07 日立化成株式会社 液状インキ
WO2020067320A1 (ja) * 2018-09-27 2020-04-02 株式会社村田製作所 樹脂多層基板

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356569A (ja) * 2003-05-30 2004-12-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
JP4412143B2 (ja) * 2004-01-14 2010-02-10 セイコーエプソン株式会社 検査用治具の製造方法
JP2005322804A (ja) * 2004-05-10 2005-11-17 Nitto Denko Corp 光半導体装置
US20050287714A1 (en) * 2004-06-29 2005-12-29 Michael Walk Enhancing epoxy strength using kaolin filler
US7352061B2 (en) * 2005-05-20 2008-04-01 Intel Corporation Flexible core for enhancement of package interconnect reliability
JP4224086B2 (ja) * 2006-07-06 2009-02-12 三井金属鉱業株式会社 耐折性に優れた配線基板および半導体装置
GB2444775B (en) * 2006-12-13 2011-06-08 Cambridge Silicon Radio Ltd Chip mounting
US8382000B2 (en) * 2007-12-24 2013-02-26 Dynamics Inc. Payment cards and devices with enhanced magnetic emulators
KR101056898B1 (ko) * 2008-09-11 2011-08-12 주식회사 두산 다층 인쇄회로기판 및 그 제조방법
EP2168994A1 (en) * 2008-09-25 2010-03-31 Huntsman Advanced Materials (Switzerland) GmbH Photocurable composition
JP5558876B2 (ja) * 2009-09-18 2014-07-23 東海ゴム工業株式会社 誘電膜、およびその製造方法、並びにそれを用いたトランスデューサ
US8872340B2 (en) * 2012-07-17 2014-10-28 SK Hynix Inc. Substrate for semiconductor package which can prevent the snapping of a circuit trace despite physical deformation of a semiconductor package and semiconductor package having the same
JP5947655B2 (ja) * 2012-08-02 2016-07-06 日東電工株式会社 ポリテトラフルオロエチレン多孔質膜、並びに、それを用いた通気膜および通気部材
CN104425293B (zh) * 2013-08-26 2017-05-17 中芯国际集成电路制造(上海)有限公司 一种监测sram通孔开路的测试结构及其形成方法
JP6801705B2 (ja) * 2016-03-11 2020-12-16 株式会社村田製作所 複合基板及び複合基板の製造方法
JP7148146B2 (ja) * 2017-02-22 2022-10-05 ナミックス株式会社 多層配線基板および半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02296389A (ja) 1989-05-11 1990-12-06 Japan Gore Tex Inc 印刷回路基板
US5034801A (en) * 1989-07-31 1991-07-23 W. L. Gore & Associates, Inc. Intergrated circuit element having a planar, solvent-free dielectric layer
JP3061059B2 (ja) 1989-08-07 2000-07-10 ジャパンゴアテックス株式会社 Ｉｃパッケージ
JPH04229584A (ja) 1990-12-27 1992-08-19 Japan Gore Tex Inc Ｉｃパッケージ用ソケット
JP2927982B2 (ja) 1991-03-18 1999-07-28 ジャパンゴアテックス株式会社 半導体装置
EP0552058B1 (en) * 1992-01-17 1996-12-18 Fujitsu Limited Method of producing multi-layered wiring substrate
US5785787A (en) * 1994-05-23 1998-07-28 General Electric Company Processing low dielectric constant materials for high speed electronics
JPH0946012A (ja) 1995-07-28 1997-02-14 Shinko Kagaku Kogyo Kk 低誘電率フレキシブル配線基板
JP3669782B2 (ja) 1996-08-14 2005-07-13 ジャパンゴアテックス株式会社 Ｉｃパッケージ接着用シート及びｉｃパッケージ
US6191952B1 (en) * 1998-04-28 2001-02-20 International Business Machines Corporation Compliant surface layer for flip-chip electronic packages and method for forming same
JP4534100B2 (ja) 1998-11-10 2010-09-01 日立化成工業株式会社 電子部品用両面接着フィルム、半導体搭載用有機基板および半導体装置
JP2001298272A (ja) 2000-04-13 2001-10-26 Nec Corp プリント基板
JP3926141B2 (ja) * 2000-12-27 2007-06-06 日本特殊陶業株式会社 配線基板
US20040104463A1 (en) * 2002-09-27 2004-06-03 Gorrell Robin E. Crack resistant interconnect module

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044216A (ja) * 2004-04-23 2012-03-01 Nec Corp 配線基板及び半導体装置並びに配線基板の製造方法
JP2009032943A (ja) * 2007-07-27 2009-02-12 Japan Gore Tex Inc 発光素子用プリント配線基板
JP2009038241A (ja) * 2007-08-02 2009-02-19 Ngk Spark Plug Co Ltd 部品内蔵配線基板、配線基板内蔵用コンデンサ
US20100276187A1 (en) * 2008-01-18 2010-11-04 Tadashi Nakamura Multilayer printed wiring board and mounting body using the same
US8395056B2 (en) * 2008-01-18 2013-03-12 Panasonic Corporation Multilayer printed wiring board and mounting body using the same
JP2012079765A (ja) * 2010-09-30 2012-04-19 Fdk Corp 電子部品実装基板
WO2013031844A1 (ja) * 2011-08-30 2013-03-07 日立化成株式会社 液状インキ
JPWO2013031844A1 (ja) * 2011-08-30 2015-03-23 日立化成株式会社 液状インキ
WO2020067320A1 (ja) * 2018-09-27 2020-04-02 株式会社村田製作所 樹脂多層基板
JPWO2020067320A1 (ja) * 2018-09-27 2021-08-30 株式会社村田製作所 樹脂多層基板
JP7006802B2 (ja) 2018-09-27 2022-01-24 株式会社村田製作所 樹脂多層基板
US11246214B2 (en) 2018-09-27 2022-02-08 Murata Manufacturing Co., Ltd. Resin multilayer board

Also Published As

Publication number Publication date
US6849934B2 (en) 2005-02-01
US20030219588A1 (en) 2003-11-27

Similar Documents

Publication Publication Date Title
JP2003298196A (ja) プリント配線板用誘電体フィルム、多層プリント基板および半導体装置
JP5771987B2 (ja) 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
JP4802246B2 (ja) 半導体装置
JP2016196635A (ja) プリプレグ、樹脂基板、金属張積層板、プリント配線基板、および半導体装置
JPH10242606A (ja) 金属ベース基板
JP2016196548A (ja) プリント配線基板用樹脂組成物、プリプレグ、樹脂基板、金属張積層板、プリント配線基板、および半導体装置
KR100432105B1 (ko) 수지 조성물, 및 이 수지 조성물을 사용한 접착 필름,금속-피복 접착 필름, 회로 기판 및 조립 구조체
JPH09298369A (ja) 多層配線板及びその製造方法
JPH11265960A (ja) 金属製補強材付き半導体装置
JP3648750B2 (ja) 積層板及び多層プリント回路板
WO2007108087A1 (ja) 絶縁樹脂層、キャリア付き絶縁樹脂層および多層プリント配線板
KR20040030588A (ko) 열경화성 접착제 필름 및 그것을 사용한 접착 구조물
JPH10289969A (ja) 半導体装置およびそれに用いる封止用樹脂シート
JP4505769B2 (ja) 接着フィルム、接着フィルムを備えた半導体搭載用配線基板、半導体装置及びその製造方法
JP3838250B2 (ja) 積層板及び多層プリント回路板
JP5256681B2 (ja) 半導体装置、半導体装置用プリント配線板及び銅張積層板
JP3554249B2 (ja) 接着材およびこれを用いた電子部品
KR100482672B1 (ko) 반도체 소자용 접착제 조성물, 그를 이용한 접착 쉬트 및 접착 테이프
JP2010221526A (ja) 金属張積層板、プリント回路板および半導体装置
JP3635022B2 (ja) 接着材およびこれを用いた電子部品モジュール
JP2005184022A (ja) 接続用熱・電気伝導性フィルム及びその用途
JP4279161B2 (ja) 極薄フレキシブル配線板
JPH10178054A (ja) 半導体集積回路接続用基板およびそれを構成する部品ならびに半導体装置
JPH098426A (ja) 金属ベース多層配線板
JP5105030B2 (ja) 基板、半導体装置および基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071106