JP3016049B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3016049B2 JP3016049B2 JP4010938A JP1093892A JP3016049B2 JP 3016049 B2 JP3016049 B2 JP 3016049B2 JP 4010938 A JP4010938 A JP 4010938A JP 1093892 A JP1093892 A JP 1093892A JP 3016049 B2 JP3016049 B2 JP 3016049B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead
- heat radiating
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子等を立体的
に実装した半導体装置に関するものである。
に実装した半導体装置に関するものである。
【０００２】
【従来の技術】最近の電子機器の性能向上に伴い、半導
体素子等の高密度実装が要請されている。従来、半導体
素子は、通常１個ずつセラミック、合成樹脂等によって
パッケージされ、プリント基板に搭載されていた。しか
しながら、このような実装方式ではプリント基板の単位
面積当りに搭載できる半導体素子の数に限度があり、高
密度実装や装置の小形化に対応できなかった。そこで、
半導体素子をパッケージしないで直接プリント基板に実
装するベヤチップ実装と呼ばれる方式が採用されてお
り、さらに、最近では半導体素子を立体的に実装する方
式が検討されはじめている。
体素子等の高密度実装が要請されている。従来、半導体
素子は、通常１個ずつセラミック、合成樹脂等によって
パッケージされ、プリント基板に搭載されていた。しか
しながら、このような実装方式ではプリント基板の単位
面積当りに搭載できる半導体素子の数に限度があり、高
密度実装や装置の小形化に対応できなかった。そこで、
半導体素子をパッケージしないで直接プリント基板に実
装するベヤチップ実装と呼ばれる方式が採用されてお
り、さらに、最近では半導体素子を立体的に実装する方
式が検討されはじめている。
【０００３】図１４〜図１７は、ＰＲＯＣＥＥＤＩＮＧ
Ｓ ＯＦ ＴＨＥ ６ＴＨ ＩＮ−ＴＥＲＮＡＴＩＯＮ
ＡＬ ＭＩＣＲＯＥＬＥＣＴＲＯＮＩＣＳ ＣＯＮＦＥ
Ｒ−ＥＮＣＥ、１９９０の予稿の第２９頁〜第３７頁に
記載された半導体素子の立体実装方法の説明図である。
ＴＡＢテープ５１のデバイスホール５２には半導体素子
５５ａが配設され、その各電極５６とＴＡＢテープ５１
のフィンガー５３とはそれぞれワイヤ５４により電気的
に接続されている。なお、半導体素子５５ａにバンプを
形成してＴＡＢテープ５１のフィンガー５３と直接接続
しなかったのは、バンプ作成工程を省略するためであ
る。
Ｓ ＯＦ ＴＨＥ ６ＴＨ ＩＮ−ＴＥＲＮＡＴＩＯＮ
ＡＬ ＭＩＣＲＯＥＬＥＣＴＲＯＮＩＣＳ ＣＯＮＦＥ
Ｒ−ＥＮＣＥ、１９９０の予稿の第２９頁〜第３７頁に
記載された半導体素子の立体実装方法の説明図である。
ＴＡＢテープ５１のデバイスホール５２には半導体素子
５５ａが配設され、その各電極５６とＴＡＢテープ５１
のフィンガー５３とはそれぞれワイヤ５４により電気的
に接続されている。なお、半導体素子５５ａにバンプを
形成してＴＡＢテープ５１のフィンガー５３と直接接続
しなかったのは、バンプ作成工程を省略するためであ
る。
【０００４】次に、半導体素子５５ａが搭載された複数
のＴＡＢテープ５１ａ〜５１ｅを、図１５に示すように
エポキシ樹脂の如き接着剤５７を介して上下に重ね合
せ、一体に結合する。ついで、ワイヤ５４を含むトリム
領域５８で切断し、半導体素子群をＴＡＢテープ５１ａ
〜５１ｅから抜き取る。このとき、切断面には図１６に
示すようにフィンガー５３と電極５６を接続したワイヤ
５４の断面が露出する。
のＴＡＢテープ５１ａ〜５１ｅを、図１５に示すように
エポキシ樹脂の如き接着剤５７を介して上下に重ね合
せ、一体に結合する。ついで、ワイヤ５４を含むトリム
領域５８で切断し、半導体素子群をＴＡＢテープ５１ａ
〜５１ｅから抜き取る。このとき、切断面には図１６に
示すようにフィンガー５３と電極５６を接続したワイヤ
５４の断面が露出する。
【０００５】このような半導体装置は、メモリー用とし
て使用されることが多いため、図１７に示すように露出
しているワイヤ４の断面を膜印刷等５９により直列に接
続し、共通端子として使用している。この半導体装置は
上記のような構造であるため、実質的な配線長が短かく
なって浮遊容量が小さくなる、単位面積（体積）当りに
搭載される半導体素子等が増加する等、有利な点が多い
としている。
て使用されることが多いため、図１７に示すように露出
しているワイヤ４の断面を膜印刷等５９により直列に接
続し、共通端子として使用している。この半導体装置は
上記のような構造であるため、実質的な配線長が短かく
なって浮遊容量が小さくなる、単位面積（体積）当りに
搭載される半導体素子等が増加する等、有利な点が多い
としている。
【０００６】
【発明が解決しようとする課題】上記のような構造の半
導体装置は、微小体積内に多数の半導体素子等が搭載さ
れているため、メモリーであっても発熱による温度上昇
は避けられない。この点については、前記刊行物の著者
も検討を行なっており、ＬＳＩの容量が２５６ＫのＳＲ
ＡＭを搭載した場合、特別に放熱対策を講じなくても使
用可能であるとしているが、マージンはほとんどない。
しかしながら、今後は４Ｍ、１６Ｍ、３２Ｍビットの時
代になることは必至であり、放熱対策を講じなければ使
用に耐えないことは明らかである。
導体装置は、微小体積内に多数の半導体素子等が搭載さ
れているため、メモリーであっても発熱による温度上昇
は避けられない。この点については、前記刊行物の著者
も検討を行なっており、ＬＳＩの容量が２５６ＫのＳＲ
ＡＭを搭載した場合、特別に放熱対策を講じなくても使
用可能であるとしているが、マージンはほとんどない。
しかしながら、今後は４Ｍ、１６Ｍ、３２Ｍビットの時
代になることは必至であり、放熱対策を講じなければ使
用に耐えないことは明らかである。
【０００７】本発明は、上記の課題を解決すべくなされ
たもので、発熱による温度上昇を抑制して常に適温に保
持することのできる半導体装置を得ることを目的したも
のである。
たもので、発熱による温度上昇を抑制して常に適温に保
持することのできる半導体装置を得ることを目的したも
のである。
【０００８】
【課題を解決するための手段】本発明に係る半導体装置
はそれぞれ半導体素子が接続された複数のリードフレー
ムまたはＴＡＢテープと、前記半導体素子の間に介在す
る放熱手段と、前記半導体素子、前記複数のリードフレ
ームまたはＴＡＢテープおよび前記放熱手段を一体に封
止する封止樹脂とを含み、前記放熱手段の端部は前記封
止樹脂から露出しているようにしたものである。
はそれぞれ半導体素子が接続された複数のリードフレー
ムまたはＴＡＢテープと、前記半導体素子の間に介在す
る放熱手段と、前記半導体素子、前記複数のリードフレ
ームまたはＴＡＢテープおよび前記放熱手段を一体に封
止する封止樹脂とを含み、前記放熱手段の端部は前記封
止樹脂から露出しているようにしたものである。
【０００９】また、上記の半導体素子において、放熱手
段は、リードフレームのダイパットの面積を、半導体素
子の面積より部分的または全体的に大きくして放熱手段
を構成し、放熱手段を熱伝導の良好な放熱板によって構
成し、また、この放熱板をリードフレームのリードの厚
さより厚く構成したものである。さらに、上記各放熱手
段の幅を半導体素子より狭く、長さを半導体素子より長
く構成したものである。
段は、リードフレームのダイパットの面積を、半導体素
子の面積より部分的または全体的に大きくして放熱手段
を構成し、放熱手段を熱伝導の良好な放熱板によって構
成し、また、この放熱板をリードフレームのリードの厚
さより厚く構成したものである。さらに、上記各放熱手
段の幅を半導体素子より狭く、長さを半導体素子より長
く構成したものである。
【００１０】また、前記リードフレームまたはＴＡＢテ
ープに接続された前記半導体素子のリードは、他のリー
ドフレームまたはＴＡＢテープに接続された前記半導体
素子の対応するリードと共通接続されたものである。
ープに接続された前記半導体素子のリードは、他のリー
ドフレームまたはＴＡＢテープに接続された前記半導体
素子の対応するリードと共通接続されたものである。
【００１１】
【作用】半導体素子が搭載された複数のリードフレーム
又はＴＡＢテープを放熱手段を介して上下に積み重ねて
接着剤により一体的に結合する。ついで、半導体素子、
リード、半導体素子とリードを接続するワイヤ及び放熱
手段の一部又は全部を樹脂等でパッケージして半導体装
置を構成する。この半導体装置はプリント基板等に搭載
され、パッケージの側面に露出したリードがプリント基
板等の配線パターンに接続され、実装される。
又はＴＡＢテープを放熱手段を介して上下に積み重ねて
接着剤により一体的に結合する。ついで、半導体素子、
リード、半導体素子とリードを接続するワイヤ及び放熱
手段の一部又は全部を樹脂等でパッケージして半導体装
置を構成する。この半導体装置はプリント基板等に搭載
され、パッケージの側面に露出したリードがプリント基
板等の配線パターンに接続され、実装される。
【００１２】また、放熱手段の面積を半導体素子の面積
より大きく構成し、あるいは熱伝導の良好な放熱板によ
って放熱手段を構成することにより、放熱効果を高め
る。さらに、放熱板をリードフレームのリードの厚さよ
り厚く構成することにより、下段の半導体素子の電極と
リードを接続するリードが、上段の半導体素子又はリー
ドに接触するのを防止する。
より大きく構成し、あるいは熱伝導の良好な放熱板によ
って放熱手段を構成することにより、放熱効果を高め
る。さらに、放熱板をリードフレームのリードの厚さよ
り厚く構成することにより、下段の半導体素子の電極と
リードを接続するリードが、上段の半導体素子又はリー
ドに接触するのを防止する。
【００１３】
【実施例】実施例１． 図１は本発明の第１の実施例の平面図、図２は図１のＡ
−Ａ断面図、図３は図１の側面図である。図において、
１はリードフレームで、搭載される半導体素子５ａより
幅が狭く細長い形状で、半導体素子５ａの面積より大き
い面積のダイパット２ａと、複数のリード３とからなっ
ている。なお、図にはダイパット２ａを支持する吊りリ
ードは省略してある。上記のようなリードフレーム１の
厚さｔは通常０．２〜１ｍｍ程度であり、半導体素子５
ａの電極６のピッチＰは２００〜８００μｍ程度であっ
て、半導体素子５ａはダイパット２ａ上に搭載され、そ
の電極６とこれに対応するリード３とは、それぞれワイ
ヤ４により接続される。
−Ａ断面図、図３は図１の側面図である。図において、
１はリードフレームで、搭載される半導体素子５ａより
幅が狭く細長い形状で、半導体素子５ａの面積より大き
い面積のダイパット２ａと、複数のリード３とからなっ
ている。なお、図にはダイパット２ａを支持する吊りリ
ードは省略してある。上記のようなリードフレーム１の
厚さｔは通常０．２〜１ｍｍ程度であり、半導体素子５
ａの電極６のピッチＰは２００〜８００μｍ程度であっ
て、半導体素子５ａはダイパット２ａ上に搭載され、そ
の電極６とこれに対応するリード３とは、それぞれワイ
ヤ４により接続される。
【００１４】このようにして半導体素子５ａが搭載さ
れ、その電極６とリード３とがワイヤ４で接続された複
数個のリードフレーム１ａ，１ｂ，１ｃ，１ｄは、図
２、図３に示すように上下方向に積み重ねられ、ダイパ
ット２ａ〜２ｃと半導体素子５ｂ〜５ｄとは、ポリイミ
ド系、エポキシ系等の接着剤７によって一体的に接着結
合される。
れ、その電極６とリード３とがワイヤ４で接続された複
数個のリードフレーム１ａ，１ｂ，１ｃ，１ｄは、図
２、図３に示すように上下方向に積み重ねられ、ダイパ
ット２ａ〜２ｃと半導体素子５ｂ〜５ｄとは、ポリイミ
ド系、エポキシ系等の接着剤７によって一体的に接着結
合される。
【００１５】この場合、上下の半導体素子５ａ〜５ｄ
は、電極６のピッチＰの１／２ずつ互いにずらせて接着
されている。これは、下段の半導体素子（例えば５ｂ）
のワイヤ４が、上段の半導体素子（例えば５ａ）やリー
ド３に接触するのを防止するためである。また、ダイパ
ット２ａ〜２ｄの厚さｔは、図３から明らかなように、
下段の半導体素子（例えば５ｂ）のワイヤ４が、上段の
半導体素子（例えば５ａ）やリード３に接触しないよう
に、ワイヤ張りの高さｈより厚いことが必要である。な
お、ワイヤ４に被覆線を用いれば、上下の半導体素子５
ａ〜５ｄの位置をずらせたり、ダイパット２の厚さｔを
ワイヤ張りの高さｈより厚くする必要はない。
は、電極６のピッチＰの１／２ずつ互いにずらせて接着
されている。これは、下段の半導体素子（例えば５ｂ）
のワイヤ４が、上段の半導体素子（例えば５ａ）やリー
ド３に接触するのを防止するためである。また、ダイパ
ット２ａ〜２ｄの厚さｔは、図３から明らかなように、
下段の半導体素子（例えば５ｂ）のワイヤ４が、上段の
半導体素子（例えば５ａ）やリード３に接触しないよう
に、ワイヤ張りの高さｈより厚いことが必要である。な
お、ワイヤ４に被覆線を用いれば、上下の半導体素子５
ａ〜５ｄの位置をずらせたり、ダイパット２の厚さｔを
ワイヤ張りの高さｈより厚くする必要はない。
【００１６】上記のような半導体装置は、半導体素子５
ａ〜５ｄを中心にセラミック、樹脂等でパッケージさ
れ、プリント基板等に実装されて使用される。この場
合、半導体素子５ａ〜５ｄが搭載されたダイパット２ａ
〜２ｄは放熱手段として機能し、面積が大きいので放熱
が促進され、半導体装置の温度上昇が抑制されて性能に
悪影響を及ぼすことはない。
ａ〜５ｄを中心にセラミック、樹脂等でパッケージさ
れ、プリント基板等に実装されて使用される。この場
合、半導体素子５ａ〜５ｄが搭載されたダイパット２ａ
〜２ｄは放熱手段として機能し、面積が大きいので放熱
が促進され、半導体装置の温度上昇が抑制されて性能に
悪影響を及ぼすことはない。
【００１７】実施例２． 図４は本発明の第２の実施例の平面図、図５は図４のＢ
−Ｂ断面図で、図４、図５には本発明を構成する半導体
素子を搭載した１個のリードフレームのみが示してあ
る。２１ａ，２１ｂはリードフレーム１に設けたダイパ
ット（吊りリードは省略してある）で、本実施例におい
ては、ダイパット２１ａ，２１ｂはその対向部が半導体
素子５の側縁部に当接する長さに構成され、両ダイパッ
ト２１ａ，２１ｂの間には空間部２２が形成されてい
る。また、本実施例においてはリード３１は上記の空間
部２２まで延長され、半導体素子５はダイパット２１
ａ，２１ｂの内側端部と、リード３１の延長部の上に搭
載され、その電極６とリード３とがそれぞれワイヤ４で
接続される。
−Ｂ断面図で、図４、図５には本発明を構成する半導体
素子を搭載した１個のリードフレームのみが示してあ
る。２１ａ，２１ｂはリードフレーム１に設けたダイパ
ット（吊りリードは省略してある）で、本実施例におい
ては、ダイパット２１ａ，２１ｂはその対向部が半導体
素子５の側縁部に当接する長さに構成され、両ダイパッ
ト２１ａ，２１ｂの間には空間部２２が形成されてい
る。また、本実施例においてはリード３１は上記の空間
部２２まで延長され、半導体素子５はダイパット２１
ａ，２１ｂの内側端部と、リード３１の延長部の上に搭
載され、その電極６とリード３とがそれぞれワイヤ４で
接続される。
【００１８】上記のように構成した本実施例において
も、第１の実施例で説明したように、半導体素子５ａが
搭載された複数個のリードフレーム１が上下方向に積重
ねられ、樹脂等でパッケージされて半導体装置が構成さ
れる。
も、第１の実施例で説明したように、半導体素子５ａが
搭載された複数個のリードフレーム１が上下方向に積重
ねられ、樹脂等でパッケージされて半導体装置が構成さ
れる。
【００１９】実施例３． 図６は本発明の第３の実施例の平面図、図７はその側面
図である。本実施例においては、リードフレーム１にリ
ード３１のみを設けてダイパットを省略し、リードフレ
ーム３１上に半導体素子５ａを搭載してその電極６とリ
ード３１とをそれぞれワイヤ４で接続する。このように
して半導体素子５ａが搭載された複数のリードフレーム
１ａ〜１ｄを、銅板、アルミニウム板の如き熱伝導の良
好な材料からる長方形の放熱板８ａ〜８ｄを介して上下
方向に積み重ね、半導体素子５ａ〜５ｄと放熱板８ａ〜
８ｄを接着剤７により接着して一体的に結合し、樹脂等
によってパッケージしたものである。なお、図６、図７
にはリード３１の外端部を切り揃えた例が示してある。
図である。本実施例においては、リードフレーム１にリ
ード３１のみを設けてダイパットを省略し、リードフレ
ーム３１上に半導体素子５ａを搭載してその電極６とリ
ード３１とをそれぞれワイヤ４で接続する。このように
して半導体素子５ａが搭載された複数のリードフレーム
１ａ〜１ｄを、銅板、アルミニウム板の如き熱伝導の良
好な材料からる長方形の放熱板８ａ〜８ｄを介して上下
方向に積み重ね、半導体素子５ａ〜５ｄと放熱板８ａ〜
８ｄを接着剤７により接着して一体的に結合し、樹脂等
によってパッケージしたものである。なお、図６、図７
にはリード３１の外端部を切り揃えた例が示してある。
【００２０】上記のような本実施例において、放熱板８
ａ〜８ｄの厚さｔ1 は、リード３１の厚さｔとリード張
りの高さｈとを加えた値より厚く、ｔ1 ＞ｔ＋ｈに選ば
れている。このように構成することにより、半導体素子
５ａ〜５ｄの位置をＰ／２だけずらせたり、被覆線のワ
イヤ４を使用したりしなくても、下方のワイヤ４が上方
の半導体素子やリードに接触することはない。
ａ〜８ｄの厚さｔ1 は、リード３１の厚さｔとリード張
りの高さｈとを加えた値より厚く、ｔ1 ＞ｔ＋ｈに選ば
れている。このように構成することにより、半導体素子
５ａ〜５ｄの位置をＰ／２だけずらせたり、被覆線のワ
イヤ４を使用したりしなくても、下方のワイヤ４が上方
の半導体素子やリードに接触することはない。
【００２１】実施例４． 図８は本発明の第４の実施例の平面図である。第１〜第
３の実施例では半導体素子５の対向する２辺に電極６が
設けられている場合を示したが、本実施例は半導体素子
５ａの４辺に電極６が設けられている場合の例である。
２３は中央部に半導体素子５と同じか僅かに大きい搭載
部２４を有し、その両側に切欠部２５を介して放熱部２
６が設けられた放熱板を兼ねたダイパットである。
３の実施例では半導体素子５の対向する２辺に電極６が
設けられている場合を示したが、本実施例は半導体素子
５ａの４辺に電極６が設けられている場合の例である。
２３は中央部に半導体素子５と同じか僅かに大きい搭載
部２４を有し、その両側に切欠部２５を介して放熱部２
６が設けられた放熱板を兼ねたダイパットである。
【００２２】上記のようなリードフレーム１において
は、搭載部２４に半導体素子５ａが搭載されて４辺に設
けた電極６とリード３２とがそれぞれワイヤ４で接続さ
れる。そして、第１〜第３の実施例と同様に、半導体素
子５ａが搭載された複数のリードフレーム１を上下方向
に積み重ねて接着剤により一体的に結合し、樹脂等でパ
ッケージして半導体装置を構成する。
は、搭載部２４に半導体素子５ａが搭載されて４辺に設
けた電極６とリード３２とがそれぞれワイヤ４で接続さ
れる。そして、第１〜第３の実施例と同様に、半導体素
子５ａが搭載された複数のリードフレーム１を上下方向
に積み重ねて接着剤により一体的に結合し、樹脂等でパ
ッケージして半導体装置を構成する。
【００２３】実施例５． 図９は本発明の第５の実施例の平面図、図１０は図９の
側面図である。本実施例は、通常のダイパット２７を有
するリードフレーム１を使用し、そのダイパット２７に
半導体素子５ａを搭載して電極６とリード３１とをそれ
ぞれワイヤ４で接続する。次に、ダイパット２７に半導
体素子５ａが搭載された複数のリードフレーム１ａ〜１
ｄを、銅板、アルミニウム板の如く熱伝導の良好な放熱
板８ａ〜８ｄを介して上下方向に積重ね、接着剤７で接
着して一体に結合し、樹脂等でパッケージしたものであ
る。
側面図である。本実施例は、通常のダイパット２７を有
するリードフレーム１を使用し、そのダイパット２７に
半導体素子５ａを搭載して電極６とリード３１とをそれ
ぞれワイヤ４で接続する。次に、ダイパット２７に半導
体素子５ａが搭載された複数のリードフレーム１ａ〜１
ｄを、銅板、アルミニウム板の如く熱伝導の良好な放熱
板８ａ〜８ｄを介して上下方向に積重ね、接着剤７で接
着して一体に結合し、樹脂等でパッケージしたものであ
る。
【００２４】実施例６． 図１１は本発明の第６の実施例の平面図、図１２はパッ
ケージを施した状態を示す正面図、図１３はその側面図
である。本実施例は第３の実施例（図６、図７）と同じ
構造のリードフレーム１のリード３をトリム領域１０で
切断し、放熱板８ａ〜８ｄを介して上下方向に積み重ね
たのち、半導体素子５ａ〜５ｄ、リード３、ワイヤ４及
び放熱板８ａ〜８ｄの一部を樹脂等１１によりパッケー
ジしたものである。なお、放熱板８ａ〜８ｄを含む全体
を樹脂等１１でパッケージしてもよい。このとき、リー
ド３の切断面をパッケージの側面から僅かに突出させ、
あるいはパッケージの側面と同一平面とする。
ケージを施した状態を示す正面図、図１３はその側面図
である。本実施例は第３の実施例（図６、図７）と同じ
構造のリードフレーム１のリード３をトリム領域１０で
切断し、放熱板８ａ〜８ｄを介して上下方向に積み重ね
たのち、半導体素子５ａ〜５ｄ、リード３、ワイヤ４及
び放熱板８ａ〜８ｄの一部を樹脂等１１によりパッケー
ジしたものである。なお、放熱板８ａ〜８ｄを含む全体
を樹脂等１１でパッケージしてもよい。このとき、リー
ド３の切断面をパッケージの側面から僅かに突出させ、
あるいはパッケージの側面と同一平面とする。
【００２５】リード３をパッケージから突出させた場合
は、上下方向のリード３を電気導体１２（破線で示す）
により接続する。この場合、リード３と電気導体１２と
は、例えばワイヤボンディングなどに使用するワイヤ、
微小幅の金属板などが適しているが、膜導体も使用する
ことができる。また、リード３の断面がパッケージの側
面と同一平面上にある場合は、各リード３を接続する電
気導体１２として膜導体を使用することができる。な
お、プリント基板等との接続は、電気導体１２の先端部
１３で行なう。
は、上下方向のリード３を電気導体１２（破線で示す）
により接続する。この場合、リード３と電気導体１２と
は、例えばワイヤボンディングなどに使用するワイヤ、
微小幅の金属板などが適しているが、膜導体も使用する
ことができる。また、リード３の断面がパッケージの側
面と同一平面上にある場合は、各リード３を接続する電
気導体１２として膜導体を使用することができる。な
お、プリント基板等との接続は、電気導体１２の先端部
１３で行なう。
【００２６】一般に、リード３の断面は１００×１００
μｍ又はそれ以上の面積の場合が多く、また、そのピッ
チも比較的自由に設定できるので、上述のリード３を結
ぶ配線は容易に行なうことかできる。なお、リード３の
端部を接続する方法及びプリント基板等との接続方法は
上記以外にも種々あるが、本発明の目的とは直接関係な
いので、省略する。
μｍ又はそれ以上の面積の場合が多く、また、そのピッ
チも比較的自由に設定できるので、上述のリード３を結
ぶ配線は容易に行なうことかできる。なお、リード３の
端部を接続する方法及びプリント基板等との接続方法は
上記以外にも種々あるが、本発明の目的とは直接関係な
いので、省略する。
【００２７】上記のように構成することにより実質的な
配線長が短かくなって浮遊容量が小さくなり、また単位
面積（体積）当りに搭載される半導体素子を増加できる
ばかりでなく、放熱手段により放熱効果に優れた半導体
装置を得ることができる。なお、上記の第６の実施例で
説明したリード３の端部の接続方法は第１〜第５の実施
例にも実施することができる。
配線長が短かくなって浮遊容量が小さくなり、また単位
面積（体積）当りに搭載される半導体素子を増加できる
ばかりでなく、放熱手段により放熱効果に優れた半導体
装置を得ることができる。なお、上記の第６の実施例で
説明したリード３の端部の接続方法は第１〜第５の実施
例にも実施することができる。
【００２８】上記の各実施例は、半導体素子５を搭載し
たリードフレーム１を積み重ねて半導体装置を構成した
場合を示したが、半導体素子を搭載したＴＡＢテープを
積み重ねて半導体装置を構成する場合にも本発明を実施
することができる。また、上記の各実施例においては、
半導体素子の一方の側に放熱手段を介在させた場合を示
したが、半導体素子の両側に放熱手段を介在させてもよ
い。
たリードフレーム１を積み重ねて半導体装置を構成した
場合を示したが、半導体素子を搭載したＴＡＢテープを
積み重ねて半導体装置を構成する場合にも本発明を実施
することができる。また、上記の各実施例においては、
半導体素子の一方の側に放熱手段を介在させた場合を示
したが、半導体素子の両側に放熱手段を介在させてもよ
い。
【００２９】さらに、上記の各実施例では、各半導体素
子の間又は各半導体素子の搭載部の間に放熱手段を介在
させた場合を示したが、複数個の半導体素子を積み重ね
た半導体素子群の間又は半導体素子の搭載部群の間に放
熱手段を介在させてもよい。また、各実施例では４個の
半導体素子を上下に積重ねた例を示したが、本発明は半
導体素子の数を限定するものではなく、２個以上であれ
ばよい。
子の間又は各半導体素子の搭載部の間に放熱手段を介在
させた場合を示したが、複数個の半導体素子を積み重ね
た半導体素子群の間又は半導体素子の搭載部群の間に放
熱手段を介在させてもよい。また、各実施例では４個の
半導体素子を上下に積重ねた例を示したが、本発明は半
導体素子の数を限定するものではなく、２個以上であれ
ばよい。
【００３０】
【発明の効果】以上詳記したように、本発明は、それぞ
れ半導体素子が接続された複数のリードフレームまたは
ＴＡＢテープと、前記半導体素子の間に介在する放熱手
段と、前記半導体素子、前記複数のリードフレームまた
はＴＡＢテープおよび前記放熱手段を一体に封止する封
止樹脂とを含み、前記放熱手段の端部は前記封止樹脂か
ら露出しているようにしたので、放熱手段により効率よ
く放熱して温度上昇を抑制でき、小型でかつ低コストの
半導体装置を提供することができるという効果がある。
れ半導体素子が接続された複数のリードフレームまたは
ＴＡＢテープと、前記半導体素子の間に介在する放熱手
段と、前記半導体素子、前記複数のリードフレームまた
はＴＡＢテープおよび前記放熱手段を一体に封止する封
止樹脂とを含み、前記放熱手段の端部は前記封止樹脂か
ら露出しているようにしたので、放熱手段により効率よ
く放熱して温度上昇を抑制でき、小型でかつ低コストの
半導体装置を提供することができるという効果がある。
【００３１】また、放熱手段である放熱板をリードフレ
ームのリードより厚く構成することにより、半導体素子
の電極とリードを接続するワイヤが上段の半導体素子や
リードと接触するのを防止することができる。
ームのリードより厚く構成することにより、半導体素子
の電極とリードを接続するワイヤが上段の半導体素子や
リードと接触するのを防止することができる。
【図１】本発明の第１の実施例の平面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】図１の側面図である。
【図４】本発明の第２の実施例の平面図である。
【図５】図４のＢ−Ｂ断面図である。
【図６】本発明の第３の実施例の平面図である。
【図７】図６の側面図である。
【図８】本発明の第４の実施例の平面図である。
【図９】本発明の第５の実施例の平面図である。
【図１０】図９の側面図である。
【図１１】本発明の第６の実施例の平面図である。
【図１２】パッケージを施した状態を示す図１１の正面
図である。
図である。
【図１３】図１２の側面図である。
【図１４】従来の半導体装置の一例の平面図である。
【図１５】図１４のＣ−Ｃ断面図である。
【図１６】図１５をトリム領域で切断した状態を示す側
面図である。
面図である。
【図１７】図１６の配線状態を示す側面図である。
１ リードフレーム ２ａ〜２ｄ、２１ａ，２１ｂ，２３，２７ ダイパット ３，３１，３２ リード ４ ワイヤ ５ａ〜５ｄ 半導体素子 ６ 電極 ７ 接着剤 ８ａ〜８ｄ 放熱板 １１ 樹脂等 １２ 電気導体
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/04
Claims (6)
- 【請求項１】 それぞれ半導体素子が接続された複数の
リードフレームまたはＴＡＢテープと、 前記半導体素子の間に介在する放熱手段と、前記半導体素子、前記複数のリードフレームまたはＴＡ
Ｂテープおよび前記放熱手段を一体に封止する封止樹脂
とを含み、 前記放熱手段の端部は前記封止樹脂から露出しているこ
とを特徴とする半導体装置。 - 【請求項２】 前記放熱手段は、前記リードフレームに
設けられたダイパッドの面積を前記半導体素子の面積よ
り部分的または全体的に大きくして構成されたことを特
徴とする請求項１記載の半導体装置。 - 【請求項３】 前記放熱手段は、熱伝導の良好な放熱板
であることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記放熱手段は、前記リードフレームの
リードの厚さよりも厚く構成したことを特徴とする請求
項１記載の半導体装置。 - 【請求項５】 前記放熱手段の幅を半導体装置より狭
く、長さを前記半導体素子より長く構成したことを特徴
とするる請求項１記載の半導体装置。 - 【請求項６】 前記リードフレームまたはＴＡＢテープ
に接続された前記半導体素子のリードは、他のリードフ
レームまたはＴＡＢテープに接続された前記半導体素子
の対応するリードと共通接続されていることを特徴とす
るる請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4010938A JP3016049B2 (ja) | 1992-01-24 | 1992-01-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4010938A JP3016049B2 (ja) | 1992-01-24 | 1992-01-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206375A JPH05206375A (ja) | 1993-08-13 |
| JP3016049B2 true JP3016049B2 (ja) | 2000-03-06 |
Family
ID=11764163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4010938A Expired - Fee Related JP3016049B2 (ja) | 1992-01-24 | 1992-01-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3016049B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08279591A (ja) * | 1995-04-07 | 1996-10-22 | Nec Corp | 半導体装置とその製造方法 |
| US8324725B2 (en) | 2004-09-27 | 2012-12-04 | Formfactor, Inc. | Stacked die module |
-
1992
- 1992-01-24 JP JP4010938A patent/JP3016049B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05206375A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| JP2537014B2 (ja) | 電子素子用リ―ドフレ―ム・パッケ―ジ | |
| US6458625B2 (en) | Multi chip semiconductor package and method of construction | |
| JP4037589B2 (ja) | 樹脂封止形電力用半導体装置 | |
| US6906424B2 (en) | Semiconductor package and method producing same | |
| US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
| JP3196026B2 (ja) | 半導体パッケージ | |
| JPH05109975A (ja) | 樹脂封止型半導体装置 | |
| JPS6355213B2 (ja) | ||
| KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
| JPH08504060A (ja) | Ｉｃマイクロプロセッサ用で、構造的にｉｃマイクロプロセッサに組み合わされたｉｃメモリー積層を含むモジュール | |
| JPS6324647A (ja) | 半導体パッケ−ジ | |
| JP3415509B2 (ja) | 半導体装置 | |
| JP3016049B2 (ja) | 半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP3183064B2 (ja) | 半導体装置 | |
| JPH05136312A (ja) | 半導体装置 | |
| JP3408375B2 (ja) | 半導体装置 | |
| JP3064674B2 (ja) | 半導体装置 | |
| JPH06224369A (ja) | 半導体装置 | |
| KR200225040Y1 (ko) | 적층형 반도체 패키지 | |
| KR100379092B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| JP2003068971A (ja) | 多層チップのパッケージング構造 | |
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| JPH053284A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |