JP2629461B2 - 樹脂封止形半導体装置 - Google Patents

樹脂封止形半導体装置

Info

Publication number
JP2629461B2
JP2629461B2 JP3008282A JP828291A JP2629461B2 JP 2629461 B2 JP2629461 B2 JP 2629461B2 JP 3008282 A JP3008282 A JP 3008282A JP 828291 A JP828291 A JP 828291A JP 2629461 B2 JP2629461 B2 JP 2629461B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
semiconductor
sealed
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3008282A
Other languages
English (en)
Other versions
JPH04252062A (ja
Inventor
理彦 市瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3008282A priority Critical patent/JP2629461B2/ja
Publication of JPH04252062A publication Critical patent/JPH04252062A/ja
Application granted granted Critical
Publication of JP2629461B2 publication Critical patent/JP2629461B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は樹脂封止形半導体装置に
関し、特に複数の半導体チップを同一パッケージに樹脂
封止する樹脂封止形半導体装置に関する。
【０００２】
【従来の技術】従来のこの種の樹脂封止形半導体装置
は、図３〜図５に示すようにリードフレームの内部リー
ドの片側に封止対象である複数の半導体チップを搭載す
るものであった。
【０００３】図３は、配線が形成された搭載用アイラン
ド部９を有するリードフレームを備え、複数の半導体チ
ップ４，５を搭載するものの一例であり、（ａ）は平面
図を、（ｂ）はＡ−Ｂにおける模式断面図を示す。
【０００４】図３において、半導体チップ４，５と搭載
用アイランド部９との間、および、搭載用アイランド部
９と外部端子との間はそれぞれボンディングワイヤ８に
より電気的接続される。
【０００５】図４，図５は、搭載用アイランド部を有し
ないリードフレームを用いる例であり、図４は、リード
フレームの内部リード１の上面に複数の半導体チップ
４，…を搭載するチップオンリード形の一例を、図５
は、内部リード１の下面に複数の半導体チップ４，…を
搭載するリードオンチップ形の一例をそれぞれ示す。
【０００６】図４，図５共、（ａ）は半導体チップ４の
一部を含む部分側面図であり、（ｂ）はその部分平面図
である。
【０００７】図４，図５のいずれの例も、内部リード１
に両面に接着剤をコーティングしてある絶縁シート２に
より、半導体チップ４，…を搭載する。内部リード１と
半導体チップ４，…はボンディングワイヤ８により電気
的接続される。
【０００８】
【発明が解決しようとする課題】上述した従来の樹脂封
止形半導体装置は、リードフレームの内部リードの片面
に封止対象である複数の半導体チップを搭載するので、
半導体チップの搭載に要する平面積が大きく、したがっ
て、パッケージの平面積も大きくなるという欠点があっ
た。このため、この種の樹脂封止形半導体装置を実装す
るプリント板の実装密度を低下させるという問題点があ
った。
【０００９】
【課題を解決するための手段】本発明の樹脂封止形半導
体装置は、外部端子と半導体チップとの電気的接続用の
内部リードを有するリードフレームを備え、複数の前記
半導体チップを同一パッケージに封止用樹脂により封止
する樹脂封止形半導体装置において、 前記内部リードの
上面及び下面の各々に接着しそれぞれ第一及び第二の半
導体チップを搭載する第一及び第二の絶縁シートと、前
記第一及び前記第二の絶縁シートの少なくとも一方に搭
載した第３の半導体チップと前記第一または第二の半導
体チップとの間の電気的接続をするための配線が形成さ
れている配線シートとを備えて構成されている。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【００１１】図１は本発明の樹脂封止形半導体装置の一
実施例を示す構造図であり、（ａ）は樹脂封止前の半導
体チップの一部を含む部分側面図であり、（ｂ）はその
部分平面図である。
【００１２】本実施例の樹脂封止形半導体装置は、図１
に示すように、搭載用アイランド部を有しないリードフ
レームを用いる例であり、リードフレームの内部リード
１の上面に半導体チップ４を搭載し、内部リード１の下
面に半導体チップ５を搭載している。すなわち、内部リ
ード１の上面に両面に接着剤をコーティングしてある絶
縁シート２を接着し、半導体チップ４を接着により搭載
する。同様に、内部リード１の下面に絶縁シート３を接
着し、半導体チップ５を搭載する。内部リード１と半導
体チップ４，５はボンディングワイヤ８により電気的接
続される。
【００１３】図１に示すように、内部リード１を境に上
面がチップオンリード形の構成であり、下面がリードオ
ンチップ形の構成となっている。
【００１４】次に、本発明の第二の実施例について説明
する。
【００１５】図２は、本発明の第二の実施例を示す構造
図であり、（ａ）は平面図を、（ｂ）はＣ−Ｄにおける
模式断面図をそれぞれ示す。
【００１６】図２において、本実施例の図１に示す第一
の実施例との相違点は、内部リード１の上面に、半導体
チップ４に加えてさらに半導体チップ６が付加され、そ
の間の電気的接続を処理するための配線シート７が絶縁
シート２の上面に付加されていることである。配線シー
ト７には絶縁シート２に搭載した半導体チップ４，６が
干渉しないよう逃げ穴１０が設けてある。
【００１７】
【発明の効果】以上説明したように、本発明の樹脂封止
形半導体装置は、リードフレームの内部リードの両面に
封止対象である複数の半導体チップを搭載するので、半
導体チップの搭載に要する平面積を低減でき、したがっ
て、パッケージの平面積も低減できるという効果があ
る。これにより、この種の樹脂封止形半導体装置を実装
するプリント板の実装密度を向上できるという効果があ
る。
【図面の簡単な説明】
【図１】本発明の樹脂封止形半導体装置の一実施例を示
す構造図である。
【図２】本発明の樹脂封止形半導体装置の第二の実施例
を示す構造図である。
【図３】従来の樹脂封止形半導体装置の一例を示す構造
図である。
【図４】従来の樹脂封止形半導体装置の一例を示す構造
図である。
【図５】従来の樹脂封止形半導体装置の一例を示す構造
図である。
【符号の説明】
１ 内部リード ２，３ 絶縁シート ４，５，６ 半導体チップ ７ 配線シート ８ ボンディングワイヤ ９ 搭載用アイランド部 １０ 逃げ穴

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 外部端子と半導体チップとの電気的接続
    用の内部リードを有するリードフレームを備え、複数の
    前記半導体チップを同一パッケージに封止用樹脂により
    封止する樹脂封止形半導体装置において、 前 記内部リードの上面及び下面の各々に接着しそれぞれ
    第一及び第二の半導体チップを搭載する第一及び第二の
    絶縁シートと、前記第一及び前記第二の絶縁シートの少なくとも一方に
    搭載した第３の半導体チップと前記第一または第二の半
    導体チップとの間の電気的接続をするための配線が形成
    されている配線シート とを備えることを特徴とする樹脂
    封止形半導体装置。
JP3008282A 1991-01-28 1991-01-28 樹脂封止形半導体装置 Expired - Lifetime JP2629461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3008282A JP2629461B2 (ja) 1991-01-28 1991-01-28 樹脂封止形半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3008282A JP2629461B2 (ja) 1991-01-28 1991-01-28 樹脂封止形半導体装置

Publications (2)

Publication Number Publication Date
JPH04252062A JPH04252062A (ja) 1992-09-08
JP2629461B2 true JP2629461B2 (ja) 1997-07-09

Family

ID=11688829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3008282A Expired - Lifetime JP2629461B2 (ja) 1991-01-28 1991-01-28 樹脂封止形半導体装置

Country Status (1)

Country Link
JP (1) JP2629461B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2918574B2 (ja) * 1989-09-29 1999-07-12 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
JPH04252062A (ja) 1992-09-08

Similar Documents

Publication Publication Date Title
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
US5800958A (en) Electrically enhanced power quad flat pack arrangement
US6261865B1 (en) Multi chip semiconductor package and method of construction
US5637828A (en) High density semiconductor package
KR940007649B1 (ko) 반도체 패키지
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
US7508060B2 (en) Multi-chip semiconductor connector assemblies
JPS622628A (ja) 半導体装置
KR100788341B1 (ko) 칩 적층형 반도체 패키지
JP2629461B2 (ja) 樹脂封止形半導体装置
JPH0521698A (ja) 半導体装置
JP3250992B2 (ja) 積層チップパッケージ
JPH04155857A (ja) 半導体集積回路装置
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JP2587722Y2 (ja) 半導体装置
JP3016049B2 (ja) 半導体装置
JP2963952B2 (ja) 半導体装置
JPH053284A (ja) 樹脂封止型半導体装置
KR100567045B1 (ko) 반도체 패키지
JPS6245159A (ja) 半導体装置
JPH0637234A (ja) 半導体装置
JPH07106462A (ja) 半導体装置
US20040217449A1 (en) Electronic component packaging

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970225