JPH07106462A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07106462A
JPH07106462A JP25126793A JP25126793A JPH07106462A JP H07106462 A JPH07106462 A JP H07106462A JP 25126793 A JP25126793 A JP 25126793A JP 25126793 A JP25126793 A JP 25126793A JP H07106462 A JPH07106462 A JP H07106462A
Authority
JP
Japan
Prior art keywords
insulating substrate
element mounting
external electrodes
semiconductor chips
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25126793A
Other languages
English (en)
Other versions
JP2522182B2 (ja
Inventor
Akira Okamoto
明 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25126793A priority Critical patent/JP2522182B2/ja
Publication of JPH07106462A publication Critical patent/JPH07106462A/ja
Application granted granted Critical
Publication of JP2522182B2 publication Critical patent/JP2522182B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】半導体チップを上下両面に搭載するLCCパッ
ケージの多ピン化を実現する。 【構成】絶縁基板1の下面に形成した素子搭載用の凹部
の内側壁に、絶縁基板1の外側壁に形成した外部電極2
と同様の外部電極3を形成し、凹部内に搭載された半導
体チップ6と電気的に接続することにより、ピン数を増
加する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に関し、特に
リードレスチップキャリア(以下LCCと記す)パッケ
ージに関する。
【0002】
【従来の技術】チップ実装密度を高めるために一つのパ
ッケージ内に複数の半導体チップを搭載する場合があ
る。
【0003】図3(a)〜(c)は従来の半導体装置の
第1の例を示す平面図およびA−A′線断面図並びにB
−B′線断面図である。
【0004】図3(a)〜(c)に示すように、下面に
素子搭載用の凹部を形成した絶縁基板1の上面に設けた
第1の素子載置部の周囲に配置し、絶縁基板1の外側壁
に形成した溝内に延在させた第1の外部電極2aと、絶
縁基板1の下面凹部に設けた第2の素子載置部の周囲に
配置して絶縁基板1の側壁を貫通し且つ絶縁基板1の外
側壁に形成した溝内に導出した第2の外部電極2bと、
絶縁基板1の上面周縁部に設けた絶縁枠4とを有するL
CC構造のパッケージの第1および第2の素子載置部の
それぞれに半導体チップ5,6をマウントし、この半導
体チップ5,6と外部電極2a,2bとの間をボンディ
ングワイヤ7で電気的に接続した後、絶縁枠4および凹
部内に樹脂8を充填して封止する。
【0005】ここで、絶縁基板1の上面に搭載された半
導体チップ5と接続する外部電極2aと絶縁基板1の下
面に搭載された半導体チップ6と接続する外部電極2b
とは絶縁基板1の同じ外側壁に配置されている。
【0006】また、チップ実装密度を高める他の例とし
て特開平1−257361号公報に記載された樹脂封止
型のものがある。
【0007】図4は従来の半導体装置の第2の例を示す
模式的断面図である。
【0008】図4に示すように、半導体チップ11aを
搭載したアイランド12aおよびこのアイランド12a
の周囲に配置して半導体チップ11aと電気的に接続し
たリード13aを含む第1のリードフレームと、同様
に、半導体チップ11bを搭載したアイランド12bお
よびこのアイランド12bの周囲に配置して半導体チッ
プ11bと電気的に接続したリード13bを含む第2の
リードフレームとを絶縁性接着剤14を介して接着した
上で樹脂体15によりモールド封止している。
【0009】
【発明が解決しようとする課題】この従来の半導体装置
では、絶縁基板の外側壁にのみ外部電極を有しているた
め、両面搭載によりチップ実装密度を上げても外部電極
数で外形寸法が制限され、小型化が困難であるという問
題があった。
【0010】またモールド封止した構造では、少なくと
もリード分だけLCCパッケージより外形寸法が大きく
なり、その上、上面と下面の半導体チップ間を電気的に
接続できないという問題があった。
【0011】
【課題を解決するための手段】本発明の半導体装置は、
下面に凹部を形成した絶縁基板と、前記絶縁基板の上面
に形成した第1の素子載置部の周囲に配置し且つ前記絶
縁基板の外側壁に延在させた第1の外部電極と、前記凹
部内に形成した第2の素子載置部の周囲に配置し且つ前
記凹部の側壁に延在させた第2の外部電極とを有するリ
ードレスチップキャリアパッケージと、前記パッケージ
の第1および第2の素子載置部のそれぞれに搭載して前
記第1および第2の外部電極と電気的に接続した第1お
よび第2の半導体チップと、前記第1および第2の半導
体チップのそれぞれを封止した樹脂とを含んで構成され
る。
【0012】
【実施例】次に、本発明について図面を参照して説明す
る。
【0013】図1(a),(b)は本発明の第1の実施
例を示す模式的断面図および底面図である。
【0014】図1(a),(b)に示すように、下面に
凹部を形成したセラミック等からなる絶縁基板1と、絶
縁基板1の上面中央部に形成した第1の素子載置部の周
囲に配置し絶縁基板1の外側壁に形成した溝内に延在さ
せた第1の外部電極2と、同様に絶縁基板1の下面凹部
の中央部に形成した第2の素子載置部の周囲に配置し絶
縁基板1の内側壁(凹部の側壁)に形成した溝内に延在
させた第2の外部電極3と、絶縁基板1上面の周縁部に
設けた絶縁枠4とを有してLCC構造のパッケージを構
成し、第1および第2の素子載置部のそれぞれにマウン
トした半導体チップ5,6と外部電極2.3との間をボ
ンディングワイヤ7で電気的に接続した後、絶縁枠4お
よび凹部内に樹脂8を充填して封止する。
【0015】図2は本発明の第2の実施例を示す模式的
断面図である。
【0016】図2に示すように、底面に凹部を形成した
絶縁基板の代りに多層配線基板1aを用いた以外は第1
の実施例と同様の構成を有しており、多層配線基板1a
の内部配線を介して上面と下面にマウントした半導体チ
ップ5,6相互間の接続や外部電極2,3への接続もピ
ン位置に制限されずに任意に接続できる利点がある。
【0017】
【発明の効果】以上説明したように本発明は、絶縁基板
の底面に設けた凹部の内側壁に絶縁基板の外側壁に設け
た外部電極と同様の外部電極を設けることにより、外部
電極数を増加したLCC構造のパッケージを実現できる
という効果を有する。また、外部電極数の増加により、
回路基板上に実装したときの接続個所も増加して放熱性
が向上するという効果を有する。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す模式的断面図およ
び底面図。
【図2】本発明の第2の実施例を示す模式的断面図。
【図3】従来の半導体装置の第1の例を示す平面図およ
びA−A′線断面図並びにB−B′線断面図。
【図4】従来の半導体装置の第2の例を示す模式的断面
図。
【符号の説明】
1 絶縁基板 1a 多層配線基板 2,2a,2b,3 外部電極 4 絶縁枠 5,6,11a,11b 半導体チップ 7 ボンディングワイヤ 8 樹脂 12a,12b アイランド 13a,13b リード 14 絶縁性接着剤 15 樹脂体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 25/065 25/07 25/18

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 下面に凹部を形成した絶縁基板と、前記
    絶縁基板の上面に形成した第1の素子載置部の周囲に配
    置し且つ前記絶縁基板の外側壁に延在させた第1の外部
    電極と、前記凹部内に形成した第2の素子載置部の周囲
    に配置し且つ前記凹部の側壁に延在させた第2の外部電
    極とを有するリードレスチップキャリアパッケージと、
    前記パッケージの第1および第2の素子載置部のそれぞ
    れに搭載して前記第1および第2の外部電極と電気的に
    接続した第1および第2の半導体チップと、前記第1お
    よび第2の半導体チップのそれぞれを封止した樹脂とを
    含むことを特徴とする半導体装置。
JP25126793A 1993-10-07 1993-10-07 半導体装置 Expired - Lifetime JP2522182B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25126793A JP2522182B2 (ja) 1993-10-07 1993-10-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25126793A JP2522182B2 (ja) 1993-10-07 1993-10-07 半導体装置

Publications (2)

Publication Number Publication Date
JPH07106462A true JPH07106462A (ja) 1995-04-21
JP2522182B2 JP2522182B2 (ja) 1996-08-07

Family

ID=17220250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25126793A Expired - Lifetime JP2522182B2 (ja) 1993-10-07 1993-10-07 半導体装置

Country Status (1)

Country Link
JP (1) JP2522182B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006090827A1 (ja) * 2005-02-25 2006-08-31 Kyocera Corporation 電子装置及びその製造方法
DE19720275B4 (de) * 1996-05-17 2008-06-26 LG Semicon Co., Ltd., Cheongju Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19720275B4 (de) * 1996-05-17 2008-06-26 LG Semicon Co., Ltd., Cheongju Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung
WO2006090827A1 (ja) * 2005-02-25 2006-08-31 Kyocera Corporation 電子装置及びその製造方法
JPWO2006090827A1 (ja) * 2005-02-25 2008-08-07 京セラ株式会社 電子装置及びその製造方法
JP4922155B2 (ja) * 2005-02-25 2012-04-25 京セラ株式会社 電子装置及びその製造方法

Also Published As

Publication number Publication date
JP2522182B2 (ja) 1996-08-07

Similar Documents

Publication Publication Date Title
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US5800958A (en) Electrically enhanced power quad flat pack arrangement
US5245215A (en) Multichip packaged semiconductor device and method for manufacturing the same
KR100477020B1 (ko) 멀티 칩 패키지
US6159764A (en) Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JP2881733B2 (ja) ボトムリード型半導体パッケージ
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
JP2001156251A (ja) 半導体装置
JPH0342496B2 (ja)
JP2522182B2 (ja) 半導体装置
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
US7009304B2 (en) Resin-sealed semiconductor device
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
CN218160365U (zh) 封装结构
KR100352115B1 (ko) 반도체패키지
KR100216065B1 (ko) 멀티 리드 온 칩 패키지
KR100708050B1 (ko) 반도체패키지
KR100567045B1 (ko) 반도체 패키지
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
JP2629461B2 (ja) 樹脂封止形半導体装置
JPH05291345A (ja) 半導体装置
JPS6352430A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960402