JP4922155B2 - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP4922155B2
JP4922155B2 JP2007504805A JP2007504805A JP4922155B2 JP 4922155 B2 JP4922155 B2 JP 4922155B2 JP 2007504805 A JP2007504805 A JP 2007504805A JP 2007504805 A JP2007504805 A JP 2007504805A JP 4922155 B2 JP4922155 B2 JP 4922155B2
Authority
JP
Japan
Prior art keywords
substrate
electronic component
main surface
passage
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007504805A
Other languages
English (en)
Other versions
JPWO2006090827A1 (ja
Inventor
英文 畠中
智彦 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Kyocera Crystal Device Corp
Original Assignee
Kyocera Corp
Kyocera Crystal Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp, Kyocera Crystal Device Corp filed Critical Kyocera Corp
Priority to JP2007504805A priority Critical patent/JP4922155B2/ja
Publication of JPWO2006090827A1 publication Critical patent/JPWO2006090827A1/ja
Application granted granted Critical
Publication of JP4922155B2 publication Critical patent/JP4922155B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、電子部品を搭載してなる電子装置及びその製造方法に関するものである。
近年、基板上に複数の電子部品を搭載してなる小型の電子装置が急速に普及してきた。
特に、基板の一主面に第一電子部品が搭載され、他主面に形成されている凹部に第二電子部品が収容され、かつ、第一電子部品及び第二電子部品を絶縁性樹脂にて別個にモールドしてなるものが知られている。
特開平７−１１１２９９号公報
しかしながら、このような電子装置では、第一電子部品及び第二電子部品を別個の絶縁性樹脂にてモールドするため、基板や電子部品と絶縁性樹脂との接合強度が不十分となるおそれがある。
また、モールド工程を基板の表面側と裏面側で別々に行う必要があるため、工程数が増え生産性が低下してしまうという欠点があった。
本発明の目的は、信頼性が高く生産性に優れた電子装置及びその製造方法を提供するものである。
本発明の電子装置は、一主面及び他主面をつなぐ通路を有する基板と、前記一主面に搭載された第一電子部品と、前記他主面に搭載された第二電子部品と、前記第一電子部品の少なくとも一部及び前記第二電子部品の少なくとも一部を、一体的に被覆する樹脂材とを有して成るものである。
この構造によれば、基板を介して、第一電子部品及び第二電子部品の間の電気的な干渉を効果的に抑制するとともに、基板と樹脂材との接合強度を大きくすることが可能となる。
前記樹脂材は、前記通路内に充填されているものであってもよい。通路内の全部に充填されていてもよく、通路内の一部に充填されていてもよい。前記樹脂材を前記通路内に充填することにより、基板と樹脂材との接合強度をより大きくすることができる。
前記通路は、前記基板の側面又は角に形成されているものであれば、通路の形成位置を適宜決定することで、小型の基板に広い面積の電子部品を搭載することができ、電子装置の小型化が可能となる。
前記通路の形状は、例えば凹状の溝である。
また、前記通路は、前記基板の内部に形成されているものであってもよい。この場合、基板と樹脂材との接合強度をさらに大きくすることができる。
前記通路の具体的形状は、前記基板の上下面を貫通して形成されている孔であってもよい。
また、本発明の電子装置において、前記基板の他主面に、前記通路につながった状態で凹部を形成し、該凹部内に前記第二電子部品を搭載した構造を採用してもよい。この構造により、第二電子部品への外部ノイズなどの影響を抑制することが可能となるとともに、基板のコンパクト化を図ることができる。
前記基板は、基板表面及び／又は基板内部に配線パターンの形成された配線基板であってもよい。
本発明の電子装置の製造方法によれば、複数個の基板領域をマトリクス状に配し、該基板領域の一主面側と他主面側とを連通する通路を有して成るマスター基板を準備し、前記基板領域の一主面に第一電子部品を、他主面に第二電子部品を、搭載する。前記基板領域の一主面側で前記第一電子部品の少なくとも一部を被覆するように樹脂材を塗布し、該樹脂材の一部を前記通路を通じて前記他主面側に流入させることによって、該樹脂材で前記第二電子部品の少なくとも一部を被覆させ、前記基板領域の外周に沿って切断することで複数個の電子装置を得る。
これらの工程を行うことにより、単一の樹脂材の塗布工程によって、両主面への塗布を一括的に行うことができる。したがって、製造工程を簡略化できるとともに、製造された電子部品の基板と樹脂材との接合強度を大きくすることができる。
前記通路は、前記基板領域を一部除去して形成されているものであれば、通路の形成位置を適宜決定することで電子装置の小型化が可能となる。
前記基板領域の他主面には凹部が形成され、該凹部内に前記第二電子部品が搭載されているものであれば、第二電子部品への外部ノイズなどの影響を抑制することが可能となる。
本発明における上述の、又はさらに他の利点、特徴及び効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
本発明の一実施形態に係る電子装置を上斜め方向から見た外観斜視図である。 本発明の一実施形態に係る電子装置を下斜め方向から見た外観斜視図である。 図１の電子装置を、通路６を含まない断面で切った断面図である。 図１の電子装置を、通路６を含む断面で切った断面図である。 配線基板１の一主面から貫通孔を介して他主面の凹部３に連通するように通路６を形成した例を示す断面図である。 本発明の一実施形態に係る電子装置の製造方法で用いられるマスター基板を上斜め方向から見た外観斜視図である。 本発明の一実施形態に係る電子装置の製造方法で用いられるマスター基板を下斜め方向から見た外観斜視図である。 電子部品を搭載したマスター基板を上斜め方向から見た外観斜視図である。 電子部品を搭載したマスター基板を下斜め方向から見た外観斜視図である。 樹脂材を塗布したマスター基板を上斜め方向から見た外観斜視図である。 樹脂材を塗布したマスター基板を下斜め方向から見た外観斜視図である。 マスター基板を切断して形成された複数個の電子装置を上斜め方向から見た外観斜視図である。 マスター基板を切断して形成された複数個の電子装置を下斜め方向から見た外観斜視図である。
符号の説明
１・・・基板（配線基板）
２・・・第一電子部品
３・・・凹部
４・・・第二電子部品
５・・・樹脂材
６・・・通路
７・・・配線パターン７
８・・・基板領域
９・・・捨代領域
１０・・マスター基板
１１・・外部端子
図１、本発明の一実施形態に係る電子装置を斜め上方向から見た外観斜視図である。図２は、電子装置を下斜め方向から見た外観斜視図である。
図３は、図１の電子装置を、通路６を含まない断面で切った断面図である。図４は、図１の電子装置を、通路６を含む断面で切った断面図である。
電子装置は、配線基板１と、該配線基板１の一主面に実装された１又は複数の第一電子部品２と、配線基板１の他主面に形成された凹部３に収容されている第二電子部品４と、第一電子部品２及び第二電子部品４を被覆するように一体的に形成された樹脂材５とから構成されている。
配線基板１は、表面及び内部に配線パターン７が形成されるとともに、内部にビアホール導体７ｂが形成されている。
特に、配線基板１の一主面及び凹部３内には、第一電子部品２及び第二電子部品４を搭載するための搭載電極を兼ねる配線パターン７ａが設けられている。
配線基板１に形成された配線パターン７ａと、第一電子部品２及び第二電子部品４の端子とは、導電性接合材で接続される。
また、配線基板１の他主面における凹部３の周囲には、入出力端子やグランド用電極等の外部端子１１が設けられている。
ここで、第一電子部品２や第二電子部品４の例として、ＩＣ素子、コンデンサ及び抵抗等が挙げられる。
また、配線基板１には、その一主面及び他主面をつなぐ通路６が形成されており、樹脂材５は通路６を介してつながっている。通路６の形状は凹状の溝となっている。通路６の断面は、半円状である。
このような配線基板１を構成する複数の絶縁層には、例えばガラスセラミックスやアルミナセラミックス等のセラミック材料が用いられる。各絶縁層の厚みは例えば５０μm〜３００μmに設定される。絶縁層の積層数は任意であるが、例えば、５〜１５層に設定される。
また、配線パターン７、ビアホール導体７ｂの材料としては、例えば、銀を主成分とする導電材料が好適に用いられる。配線パターン７の厚みは、例えば５μm〜２０μmに設定される。
配線パターン７、ビアホール導体７ｂは、例えばＡｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等のＡｇ系粉末、ホウ珪酸系低融点ガラスフリット、エチルセルロース等の有機バインダー及び有機溶剤を含有してなる導体ペーストを、従来周知のスクリーン印刷等によって配線基板１の各絶縁層（配線パターン７ａの場合は最上層）に対応するセラミックグリーンシート上に塗布し、焼成することによって形成される。
また、配線基板１の絶縁層には、セラミックグリーンシートの状態で従来周知のパンチング等の手法を用いて所定形状の孔が形成される。この後、各絶縁層を重ねて、その後焼成することによって前記凹部３及び通路６が、配線基板１に形成される。
図１、図２及び図４に示すように、通路６は、配線基板１の一主面から側面を介して他主面の凹部３に連通するようにして形成されている。これによって、第一電子部品２、第二電子部品４及び通路６を、樹脂材５によって一体的に被覆している。
樹脂材５によって、第一電子部品２及び第二電子部品４を一体的に被覆し、さらに通路６をも覆うように形成したことによって、接触面積が大きくなり、配線基板１と樹脂材５との接合強度を大きくすることが可能となる。
特に、通路６を複数設けることによって、配線基板１と樹脂材５との接合強度をより大きくすることができる。
さらに、図１、図２に示すように、通路６を配線基板の角部（四隅部）に設け、そこに樹脂材５を形成することで、外圧に対する電子装置の強度を向上させることも可能となる。
また、樹脂材５は、第一電子部品２と及び第二電子部品４と搭載電極との間にアンダーフィルとして入り込むことによって、第一電子部品２及び第二電子部品４の配線基板１への接合強度を向上させることができる。
また、この構造では、配線基板１の異なる主面に第一電子部品２及び第二電子部品４を別個に搭載しているため、両者間の電気的な干渉を抑制することができる。より好ましくは第一電子部品２と第二電子部品４との間に電磁遮蔽用のグランドパターンを設けておくことである。これにより、両者間の電気的な干渉をよりいっそう抑制することができる。
なお、図１、図２，図４では、通路６は、配線基板１の一主面から側面を介して他主面の凹部３に連通するように形成されていたが、本発明の構造はこれに限られるものではない。
図５に断面図を示すように、通路６を、配線基板１の一主面から貫通孔を介して他主面の凹部３に連通するように形成してもよい。このように、配線基板１の内部に通路６を形成したことにより、配線基板１と樹脂材５との接合強度向上の効果は、特に顕著となる。
次に上述した電子装置の製造方法について、図６から図１３を用いて以下に説明する。電子装置として、移動無線通信装置を例にあげる。
（工程Ａ）
まず、図６、図７に示す如く、マトリクス状に配列された複数個の基板領域８を有し、基板領域８の他主面に凹部３が形成され、側面に一主面側及び他主面側を連通する通路６が形成されたマスター基板１０を準備する。
マスター基板１０は、例えば、ガラス−セラミック等のセラミック材料からなる矩形状の平板状基板を積層して構成されている。
その一主面側には配線パターン７が形成されている。他主面側の中央部分には凹部３が形成され、該凹部３が形成されていない領域に入出力端子やグランド端子等の外部端子１１が被着・形成されている。
また、マスター基板１０の各基板領域８の側面を縦に連続的に切り欠いて、一主面側及び他主面側を連通する通路６が形成されており、該通路が凹部３へと連絡されている。
このようなマスター基板１０は、例えば、ガラス−セラミック等から成るセラミック材料粉末に適当な有機溶剤等を添加・混合して得たセラミックグリーンシートの表面等に配線パターン７ａや外部端子１１、配線パターン７等となる導体ペーストを所定パターンに印刷・塗布するとともに、これを複数枚積層してプレス成形した後、高温で焼成することによって製作される。
また、凹部３及び通路６は、セラミックグリーンシートの状態で従来周知のパンチング等の手法を用いて所定形状の孔を設け、その後焼成して形成される。
なお、焼成前に、マスター基板１０の両主面に設けられた配線パターンに接続されるように、通路６に導体ペーストを印刷・塗布しておいてもよい。この場合、通路６は、マスター基板１０の両主面に設けられた配線パターン同士を電気的に接続する役割を果たす。
また、本実施形態においては、図６に示すように、マトリクス状に配された基板領域の間に所定の捨代領域９が設けられており、当該領域にのみ、或いは当該領域から基板領域８にわたって通路６を形成してもよい。
なお、マスター基板１０の内部には、高周波用受動部品が形成されていても構わない。高周波用受動部品は、たとえば、インダクタ、コンデンサ、分布定数線路、共振器、フィルタおよび平衡−不平衡回路素子などを含む。
（工程Ｂ）
次に、図８、図９に示す如く、基板領域８の一主面に第一電子部品２を搭載する。
基板領域の他主面の凹部３には、第二電子部品４として高周波発振や受信を行うＲＦ（高周波用）ＩＣ素子が収容されると共に、凹部３の配線パターンに半田付けなどすることにより実装される。
また、基板領域の一主面には、第一電子部品２として、ＢＢ（ベースバンド用）ＩＣ素子、及び表面実装部品が実装される。ＢＢＩＣは、高周波モジュール全体の信号制御を行うためのものである。表面実装部品は、例えばインダクタ、コンデンサ、抵抗、トランジスタ及びダイオード等を含むものである。
（工程Ｃ）
次に、図１０、図１１に示す如く、基板領域８に樹脂材５を塗布するとともに、通路６を通して他主面に形成されている凹部３に充填する。
すなわち、基板領域８の一主面に樹脂材５を塗布し、第一電子部品２を被覆すると、樹脂材５は、通路６を通じて、基板領域８の他主面側に流入する。このことによって通路６及び凹部３に、樹脂材５の一部を充填させるとともに、第二電子部品４も同時に被覆することができる。
樹脂材５は、エポキシ樹脂等の熱硬化性樹脂に硬化剤、硬化促進剤、その他必要に応じて無機質充填剤などを添加・混合したものを、従来周知のスクリーン印刷法等により印刷し、しかる後、加熱硬化することにより形成される。
樹脂財５の印刷は真空印刷により行われる。この時、通路６及び凹部３を含めて減圧状態を保つための治具を配置する。上記治具として、マスター基板全体を収容できるものを用いることが好ましい。マスター基板全体を収容する治具を用いて真空印刷する場合、マスター基板１１が水平状態で嵌入することが可能な枠部材にマスター基板を装着して基台に載置し、所定の真空度になるまで減圧する。次いで、マスター基板１１の一主面側から樹脂材５の前駆体を印刷塗布して供給する。このとき、マスター基板全体が所定の真空度に保たれた治具に収容されていることから、一主面側から供給された樹脂材５の前駆体が、通路６を介して凹部３にも流れ込む。これを硬化させることにより、基板の一主面に搭載された第一電子部品と他主面に搭載された第二電子部品とが樹脂材５により一体的に被覆されることとなる。
一般的な電子部品封止用の樹脂材５、例えば、粘度が３０〜８０Ｐａ・ｓ程度の樹脂材５を用いる場合、通路６の幅は０．２〜０．５ｍｍ、印刷時の真空度は８０〜１３０Ｐａに設定することが好ましい。この範囲に設定することにより、ボイド等の発生を抑えて、通路６及び凹部３に良好な状態で樹脂材５を充填することができる。
なお、真空印刷を行うための治具としては、基板領域８の他主面側にのみ配置するようなものを用いても良い。
（工程D）
そして、図１２、図１３に示す如く、工程Ｃにおいて一体化したマスター基板１０と樹脂材５を各基板領域８の外周に沿って分割・切断する。
マスター基板１０及び樹脂材５の切断は、例えば、ダイサーやレーザ等を用いてマスター基板１０と樹脂材５とをマスター基板１０側から一括的に切断することによって行われ、これによって複数個の電子装置が同時に得られる。
なお、切断方向は、切断手段及びマスター基板１０、樹脂材５に用いられる材料などとの関係で適当に選択すれば良く、上述のようにマスター基板１０側から行わずに、樹脂材５側から行っても良い。
これにより、電子装置の組み立て工程が大幅に簡素化されるようになり、電子装置の生産性向上に供することが可能となる。
なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
例えば、上記電子装置において、配線基板１の他主面に凹部３を形成したのに代えて、例えば配線基板１の他主面の四隅部にセラミック材料などからなる柱状体を接合し、該柱状体で囲まれる領域内に第二電子部品４を搭載するようにしても良い。この場合、隣接する柱状体間が通路６の一部として機能することになる。
また上述の電子装置の製造方法における枠部材に代えて、マスク部材を用いても良い。マスター基板１０上でマスク部材の底面を形成対象となる樹脂材５の厚みに合わせて固定し、スキージによって樹脂材５を開口部の全面を移動して開口部内に流し込む。上記のマスク部材を用いることによって、遮蔽壁の高さを変更するだけで、塗布する樹脂材５の厚み（高さ）を容易に変更することが可能となる。
また、電子装置として、移動無線通信装置に用いられる高周波信号処理用の電子装置を例あげて説明したが、本発明は、これに限られるものではなく、チューナモジュール、クロックモジュールなど種々の用途の電子装置に適用可能である。

Claims (12)

  1. 一主面及び他主面をつなぐ通路を有する基板と、
    前記基板の他主面側に前記通路とつながった状態で形成される凹部と、
    前記一主面に搭載された第一電子部品と、
    前記凹部内に搭載された第二電子部品と、
    前記通路内に充填されるとともに、前記第一電子部品の少なくとも一部及び前記第二電子部品の少なくとも一部を、一体的に被覆してなる樹脂材と、を有しており、
    前記通路が前記基板の側面に形成され、かつ前記基板の前記第一電子部品の搭載領域外でありかつ前記基板の前記第二電子部品の搭載領域外に設けられている電子装置。
  2. 前記通路は、凹状の溝である請求項１に記載の電子装置。
  3. 前記通路は、前記基板の角に形成されている請求項１に記載の電子装置。
  4. 前記通路は、凹状の溝である請求項３に記載の電子装置。
  5. 前記基板は、基板表面及び基板内部の少なくとも一方に配線パターンの形成された配線基板である請求項１に記載の電子装置。
  6. 複数個の基板領域をマトリクス状に配し、該基板領域の側面に形成され該基板領域の一主面側及び他主面側を連通する通路と該通路とつながった状態で前記他主面側に形成された凹部とを有して成るマスター基板であり、前記通路が前記基板領域のうち電子部品の搭載領域外に設けられているマスター基板を準備する工程と、
    前記基板領域の一主面に第一電子部品を、前記他主面の前記凹部内に第二電子部品を、搭載する工程と、
    前記基板領域の一主面側で前記第一電子部品の少なくとも一部を被覆するように樹脂材を塗布し、該樹脂材の一部を前記通路を通じて前記他主面側に流入させることによって、該樹脂材で前記第二電子部品の少なくとも一部を被覆させる工程と、
    前記基板領域の外周に沿って切断することで複数個の電子装置を得る工程と、を含む電子装置の製造方法。
  7. 前記通路は、前記基板領域を一部除去して形成されている請求項６に記載の電子装置の製造方法。
  8. 前記樹脂材が前記基板の一主面全体にわたって形成されている請求項１に記載の電子装置。
  9. 前記一主面側に形成されている樹脂材の側面と前記基板の側面とが同一平面に位置している請求項８に記載の電子装置。
  10. 前記第一電子部品がベースバンド用ＩＣ素子であり、前記第二電子部品が高周波用ＩＣ素子である請求項１に記載の電子装置。
  11. 前記基板内部で前記第一電子部品と前記第二電子部品との間には、電磁遮蔽用のグランドパターンが設けられている請求項１に記載の電子装置。
  12. 前記樹脂材の塗布は、減圧状態で行われる請求項６に記載の電子装置の製造方法。
JP2007504805A 2005-02-25 2006-02-24 電子装置及びその製造方法 Expired - Fee Related JP4922155B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007504805A JP4922155B2 (ja) 2005-02-25 2006-02-24 電子装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005051877 2005-02-25
JP2005051877 2005-02-25
JP2007504805A JP4922155B2 (ja) 2005-02-25 2006-02-24 電子装置及びその製造方法
PCT/JP2006/303397 WO2006090827A1 (ja) 2005-02-25 2006-02-24 電子装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2006090827A1 JPWO2006090827A1 (ja) 2008-08-07
JP4922155B2 true JP4922155B2 (ja) 2012-04-25

Family

ID=36927460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007504805A Expired - Fee Related JP4922155B2 (ja) 2005-02-25 2006-02-24 電子装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP4922155B2 (ja)
WO (1) WO2006090827A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764684B1 (ko) * 2006-11-01 2007-10-08 인티그런트 테크놀로지즈(주) 반도체 패키지 제조방법, 반도체 장치 및 그 제조방법
JP5023982B2 (ja) * 2007-11-14 2012-09-12 パナソニック株式会社 モジュールとこれを用いた電子機器
JP2015050419A (ja) * 2013-09-04 2015-03-16 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP2015088519A (ja) * 2013-10-28 2015-05-07 三菱電機株式会社 半導体装置及びその製造方法
CN109309011B (zh) * 2017-07-28 2022-04-08 爱立发株式会社 柱状构件搭载装置以及柱状构件搭载方法
CN110473791A (zh) * 2019-08-30 2019-11-19 华天科技（西安）有限公司 一种设置有凹槽的存储类封装结构和封装方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0221745A (ja) * 1988-07-11 1990-01-24 Matsushita Electric Ind Co Ltd 回線タイムスロット割当方法
JPH07106462A (ja) * 1993-10-07 1995-04-21 Nec Corp 半導体装置
JPH0927583A (ja) * 1995-07-12 1997-01-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH09107067A (ja) * 1995-10-09 1997-04-22 Hitachi Ltd 半導体装置
JPH11312712A (ja) * 1998-04-30 1999-11-09 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001068799A (ja) * 1999-08-30 2001-03-16 Kyocera Corp 多数個取りセラミック配線基板
JP2004260103A (ja) * 2003-02-27 2004-09-16 Taiyo Yuden Co Ltd 回路モジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02275655A (ja) * 1989-04-17 1990-11-09 Nec Corp 混成集積回路
JP2002100710A (ja) * 2001-07-23 2002-04-05 Seiko Epson Corp 半導体装置および半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0221745A (ja) * 1988-07-11 1990-01-24 Matsushita Electric Ind Co Ltd 回線タイムスロット割当方法
JPH07106462A (ja) * 1993-10-07 1995-04-21 Nec Corp 半導体装置
JPH0927583A (ja) * 1995-07-12 1997-01-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH09107067A (ja) * 1995-10-09 1997-04-22 Hitachi Ltd 半導体装置
JPH11312712A (ja) * 1998-04-30 1999-11-09 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001068799A (ja) * 1999-08-30 2001-03-16 Kyocera Corp 多数個取りセラミック配線基板
JP2004260103A (ja) * 2003-02-27 2004-09-16 Taiyo Yuden Co Ltd 回路モジュール

Also Published As

Publication number Publication date
JPWO2006090827A1 (ja) 2008-08-07
WO2006090827A1 (ja) 2006-08-31

Similar Documents

Publication Publication Date Title
US7808796B2 (en) Electronic component module and method for manufacturing the same
JP5195903B2 (ja) 電子部品モジュール及び該電子部品モジュールの製造方法
JP4816647B2 (ja) 回路モジュールの製造方法および回路モジュール
JP4650244B2 (ja) 回路モジュールおよびその製造方法
US7820916B2 (en) Composite ceramic substrate
JP6119845B2 (ja) 高周波部品およびこれを備える高周波モジュール
JP4922155B2 (ja) 電子装置及びその製造方法
JPWO2006011508A1 (ja) 複合型電子部品及びその製造方法
JP4160923B2 (ja) 電子部品
JP2007294829A (ja) 高周波回路モジュール及びその製造方法
JPH11176987A (ja) 高周波用電力増幅器
JP2010258137A (ja) 高周波モジュールおよびその製造方法
JP4558004B2 (ja) 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器
JP4044552B2 (ja) セラミック基板の製造方法及びセラミック基板を用いた電子部品モジュール
JP3935833B2 (ja) 電子装置
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
JP4276284B2 (ja) 電子部品の製造方法および電子部品用母基板
JP2007201517A (ja) 半導体装置
JP4511573B2 (ja) 電子部品およびこれを備えた電子機器
JP4558058B2 (ja) 電子部品
JP4511513B2 (ja) 電子部品及びその製造方法
JP2004055991A (ja) 配線基板
JP2007305631A (ja) 樹脂多層基板、複合型電子部品及びそれぞれの製造方法
JP2013098236A (ja) 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置
JP2004103949A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120203

R150 Certificate of patent or registration of utility model

Ref document number: 4922155

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees