JP5023982B2 - モジュールとこれを用いた電子機器 - Google Patents

モジュールとこれを用いた電子機器 Download PDF

Info

Publication number
JP5023982B2
JP5023982B2 JP2007295429A JP2007295429A JP5023982B2 JP 5023982 B2 JP5023982 B2 JP 5023982B2 JP 2007295429 A JP2007295429 A JP 2007295429A JP 2007295429 A JP2007295429 A JP 2007295429A JP 5023982 B2 JP5023982 B2 JP 5023982B2
Authority
JP
Japan
Prior art keywords
substrate
spacer
module
base substrate
circuit component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007295429A
Other languages
English (en)
Other versions
JP2009123869A (ja
JP2009123869A5 (ja
Inventor
裕樹 岩宮
城二 藤原
幸雄 堺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007295429A priority Critical patent/JP5023982B2/ja
Publication of JP2009123869A publication Critical patent/JP2009123869A/ja
Publication of JP2009123869A5 publication Critical patent/JP2009123869A5/ja
Application granted granted Critical
Publication of JP5023982B2 publication Critical patent/JP5023982B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、スペーサ基板を有するモジュールとこれを用いた電子機器に関するものである。
以下、従来のモジュールについて、図15(A)及び図15(B)を用いて説明する。
図15(A)は、従来のモジュールの断面図を示し、図15( B ) は下面図を示す。図15(A)及び図15(B)において、従来のモジュール101は、ベース基板102と、ベース基板102の上に実装された回路部品103と、ベース基板102の上であって回路部品103の周囲に配置されたスペーサ基板104と、スペーサ基板104の外周端面に設けられた端面電極105を備える。また、図16に示すように、従来のモジュール101は、端面電極105を介して外部基板106に電気的に接続され、実装される。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2006−120736号公報
従来のモジュール101において、スペーサ基板104はロの字形状をしており、外部基板106に従来のモジュール101を実装した後は、キャビティ部107に樹脂を挿入することが不可能となる。このため、従来のモジュール101と外部基板106の電気的接続信頼性が低下するという問題があった。
そこで、本発明は、外部基板との電気的接続信頼性が高いモジュールを提供することを目的とする。
上記目的を達成するために、本発明のモジュールは、ベース基板と、ベース基板の上に実装された回路部品と、ベース基板の上であって回路部品の周囲に配置された複数のスペーサ基板とを備え、複数のスペーサ基板が互いに樹脂注入部である隙間部を持って配置される構成である。
上記構成により本発明のモジュールは、外部基板に実装後においても、隙間部を介して樹脂をスペーサ基板とベース基板と外部基板に囲まれたキャビティ部に注入できる。このため、ベース基板と外部基板を樹脂により接着させることができ、モジュールと外部基板との電気的接続信頼性を向上させることができる。
(実施の形態1)
以下、実施の形態1のモジュールについて図面を用いて説明する。図1(a)は、本発明の実施の形態1におけるモジュールの上面斜視図であり、図1(b)は下面斜視図である。図1(a)、(b)において、モジュール1は、ベース基板2と、ベース基板2の上に実装された第1の回路部品3と、ベース基板2の上であって第1の回路部品3の周囲に配置された複数の第1のスペーサ基板4、第2のスペーサ基板5,第3のスペーサ基板6,第4のスペーサ基板7とを備える。また、これら複数のスペーサ基板4〜7は、互いに隙間部8を持って配置されている。また、ベース基板2の下側には、第2の回路部品9が実装されている。
ベース基板2は、例えば、多層の樹脂基板やセラミック基板にて構成される。そして、ベース基板2の上面には、第1〜第4のスペーサ基板4,5,6,7や第1の回路部品3と電気的に接続するための複数の実装用ランド(図示せず)が設けられている。
第1の回路部品3、及び第2の回路部品9は、例えば、半導体ICやコイル、コンデンサ等のチップ部品を含んでいる。
第1〜第4のスペーサ基板4,5,6,7は、例えば、樹脂基板やセラミック基板にて構成されており、上面には複数の外部基板実装用ランド10が設けられると共に、下面には複数のベース基板実装用ランド(図示せず)が設けられている。複数の外部基板実装用ランド10と複数のベース基板実装用ランドは、概ね1対1の関係でスルーホール(図示せず)にて電気的に接続されている。第1〜第4のスペーサ基板4,5,6,7とベース基板2との電気的接続は、第1〜第4のスペーサ基板4,5,6,7の下面に設けられたベース基板実装用ランドを介して行われる。
第1〜第4のスペーサ基板4,5,6,7は第1の回路部品3を取り囲む形で配置されると共に、第1の回路部品3の角部11に対向する位置に隙間部8が配置される。
図2に、本発明の実施の形態1におけるモジュールの側面図を示す。図2において、ベース基板2の上側に第1の回路部品3(便宜上、図示せず)及び第1〜4のスペーサ基板4,5,6,7が実装される。また、ベース基板2の下側には、半導体IC12やチップ部品などで構成される第2の回路部品が実装されている。ベース基板2の下面にも回路部品を実装することで、モジュールの集積化を図っている。尚、ベース基板2の下面に回路部品を実装せず、モジュールの低背化を図ることもできる。
第2の回路部品を構成する半導体IC12は、複数の半田ボール13にてベース基板2の下側に実装される。そして、実装信頼性を向上させるため、半導体IC12とベース基板2の間に樹脂が注入されている。第1の回路部品3の中に半導体ICが含まれている場合にも、同様に、ベース基板2と当該半導体IC12との間には樹脂が注入されることとなる。尚、半導体IC12は、半田ボールによる実装以外のLGA(Land Grid Array)、QFN(Quad Flat Non-leaded package)といったパッケージによるものでも良い。
図3に、本発明の実施の形態1におけるモジュール1を外部基板15に実装したときの側面図を示す。図3において、外部基板の下面に設けられた複数のモジュール実装ランド(図示せず)と、第1〜4のスペーサ基板4,5,6,7の上面に設けられた複数の外部基板実装用ランド10とを半田にて電気的に接続することで、モジュール1は外部基板15に実装される。モジュール1を外部基板15に実装した後、樹脂が隙間部8より注入され、第1〜4のスペーサ基板4,5,6,7とベース基板2と外部基板15で囲まれる領域(以後、この領域をキャビティ部という)に充填される。樹脂としては、例えば、液性加熱硬化型のエポキシ樹脂などが用いられる。このように、キャビティ部に樹脂を充填することにより、ベース基板2が外部基板15と接着するため、モジュール1が外部基板に実装される際の信頼性を向上させることができる。
また、外部基板15に曲げやたわみが生じたときに、モジュール1の隙間部8が緩衝部として機能するため、モジュール1が外部基板15から剥離する等の問題が発生しにくいという効果を有する。
更に、隙間部8の分だけスペーサ基板を軽量化することができるため、モジュール1の実装された電子機器の軽量化を図ることが可能となる。尚、第1の回路部品3より背の高い第1〜4のスペーサ基板4,5,6,7を採用することにより、平坦な外部基板15にモジュール1を実装できるという効果を得る事ができる。
図4〜9には、本発明モジュールのスペーサ基板の形状、及び配設位置の一例を示す。
図4は、本発明のモジュール16の上面図である。図4において、ベース基板2の外形が略正方形であり、第1の回路部品3の上面形状(第1の回路部品3が半導体ICやチップ部品等の複数部品で構成される場合、それら複数部品の実装エリアの形状)が略方形である。また、4つのスペーサ基板17は互いに同一形状であり、モジュール16の上面形状において、第1の回路部品3の周囲に、略対称的に配置されている。4つのスペーサ基板17が互いに同一形状であることにより、スペーサ基板の製造効率を向上させられるという有利な効果を得ることができる。また、スペーサ基板17の形状が台形であるので、樹脂の注入が容易となる効果をも有している。
図5は、本発明のモジュール18の上面図である。モジュール16の場合と同様に、4つのスペーサ基板19は同一形状であり、スペーサ基板の製造効率を向上させることができる。
本発明のモジュール16とモジュール18とを比較した時、隙間部8の位置が異なっている。モジュール16は第1の回路部品3の角部11に対向した位置に隙間部8が設けられているのに対し、モジュール18は第1の回路部品3の角部11に対向した位置に隙間部8が設けられていない。
図4,5中に、それぞれ、樹脂を注入したときの樹脂移動の主経路を矢印で示した。図5に図示したモジュール18の場合、樹脂が隙間部8から第1の回路部品3に略垂直に注入され、第1の回路部品3に到達した後、樹脂移動の主経路が略直角に曲げられる。これに対し、図4に図示したモジュール16の場合、樹脂が隙間部8から第1の回路部品3の角部11に向けて注入され、第1の回路部品3の角部11に到達した後、樹脂移動の主経路が約45度だけ曲げられる。このことより、モジュール16のように隙間部8を角部11に対向して配置した場合、樹脂が移動しやすく、均一にキャビティ部に樹脂を充填できるという効果が得られることになる。
図6は、本発明のモジュール20の上面図であり、ベース基板2の外形が長方形となっている。このため、第5のスペーサ基板21と第6のスペーサ基板22の形状は互いに異なっている。ただし、2つの第5のスペーサ基板21は互いに同一形状であると共に、2つの第6のスペーサ基板22は互いに同一形状であるため、スペーサ基板の製造効率を向上させられるという有利な効果を得ることができる。また、第5、6のスペーサ基板が共に直線形状をしていることにより、スペーサ基板の製造効率が上げられるという効果を有している。
図7は、本発明のモジュール23の上面図であり、モジュール20と同様にベース基板2の外形が長方形となっている。ベース基板2に実装される第7のスペーサ基板24は、ベース基板2の長辺側のみに配置されている。これによりスペーサ基板全体の容積を減らすことができ、モジュール23の軽量化を図ることができる。また、ベース基板上、及び、外部基板上のスペーサ基板全体の実装スペースを低減することも可能となる。
尚、図4〜7中においては、便宜上、外部基板実装用ランドを図示していない。
図8〜図11には、本発明のスペーサ基板構造の一例を示している。図8〜図11の各図において、(a)が上面斜視図、(b)が下面斜視図を示している。
図8(a)、(b)に図示するスペーサ基板において、外部基板実装用ランド10はスペーサ基板上面の導電性パターンにて形成され、ベース基板実装用ランド25はスペーサ基板下面の導電性パターンにて形成されている。外部基板実装用ランド10とベース基板実装用ランド25は、スルーホール(図示せず)にて電気的に接続されている。外部基板実装用ランド10とベース基板実装用ランド25は同一形状で形成しても良いし、形状を異ならせても良い。形状を異ならせることにより、ベース基板2とモジュール1の間の実装強度に対し、外部基板15とモジュール1の間の実装強度を異ならせることが可能となり、想定される外力やモジュールの質量、また上記各実装ランドの許容サイズ等を勘案し、最適なものを選択する事が可能となる。
図9(a)、(b)に図示するスペーサ基板において、スペーサ基板の長手方向端部には端面電極26が設けられており、外部基板実装用ランド10、及び、ベース基板実装用ランド25として用いている。これにより、スペーサ基板の長手方向の長さが短く設計できる。
また、外部基板実装用ランド10とベース基板実装用ランド25を電気的に接続するスルーホール(図示せず)に対し、端面電極26は太く設計する事が可能となる。これにより、端面電極26の抵抗率を低く設計することが可能となる。このため、端面電極26を使用して、伝送ロスの低減を図る必要が高いRF信号の送受を行う事により、通信品質の高い高周波モジュールを実現することができる。
図10(a)、(b)に図示するスペーサ基板において、複数の端面電極26がスペーサ基板の周囲端面に形成されている。これによりモジュール1と外部基板15の間の信号線の数を効率的に増やすことができ、スペーサ基板の小型化を図ることができる。
図11(a)、(b)に図示するスペーサ基板において、スペーサ基板の幅方向の一方端面には第1の端面電極群27が形成され、他方端面には第2の端面電極群28が形成されている。第1の端面電極群27と第2の端面電極群28は、スペーサ基板の長手方向に対して交互に配置されており、スペーサ基板の幅を狭くすることが可能となる。これにより、スペーサ基板の実装スペースを削減できる。
図8〜11に示したスペーサ基板は、例えば、FR4基板(ANSI・NEMA規格)などの樹脂基板にて実現すれば、効率的な生産が可能となる。
図12には、スペーサ基板の製造方法の概略を示す。樹脂基板の上面に複数の外部基板実装用ランド10を形成し、裏面にベース基板実装用ランド(図示せず)を形成すると共に、外部基板実装用ランド10とベース基板実装用ランドはスルーホール(図示せず)にて電気的に接続されている。次に、図12中の点線で切断することで、簡易に大量のスペーサ基板を製造することが可能である。モジュールに使用するスペーサ基板の形状を同一形状とすれば、スペーサ基板の生産効率を向上させることが可能となる。また、スペーサ基板を直線状形状とした方が、スペーサ基板の取り数を上げることが可能となる。
(実施の形態2)
以下、実施の形態2のモジュール31について図面を用いて説明する。図13は、本発明の実施の形態2におけるモジュールの側面図である。尚、図2で示した実施の形態1と同一部位については同一の符号を記載し、説明を割愛する。
図13において、第1の回路部品はチップ部品29と半導体IC30で構成されている。チップ部品29のベース基板上の実装エリアは半導体IC30と比べて小さく、また、チップ部品29の高さは半導体IC30の高さより高い。第1〜4のスペーサ基板4,5,6,7の高さについては、半導体IC30よりは高く、チップ部品29よりは低く設計される。図14には、実施の形態2のモジュール31を外部基板15の下方に実装した時の側面図を示す。図14において、外部基板15には孔32が設けられ、この孔32内にチップ部品29を収納する事となる。これにより、モジュール31をベース基板15に実装した時のトータルの厚みを薄くする事が可能となる。この孔32は、貫通しない穴であっても構わない。
尚、第1〜4のスペーサ基板4,5,6,7の高さ、及び外部基板15の基板厚を最適化することにより、チップ部品29が外部基板15の上部に突出することを防止する事もできる。
また、モジュール31を外部基板15に実装後、樹脂が孔32から注入される事で、樹脂注入の困難性を緩和する事もできる。
本発明のモジュールは、ベース基板と外部基板を樹脂にて接着することが可能であるため、外部基板への実装信頼性が高い。本発明のモジュールが実装された外部基板を内蔵した電子機器は、落下衝撃等の外部衝撃に対し、高い信頼性を実現することができる。
(a)本発明のモジュールの上面斜視図、(b)本発明のモジュールの下面斜視図 本発明のモジュールの側面図 外部基板実装後の本発明のモジュールの側面図 本発明のモジュールの上面図 本発明のモジュールの上面図 本発明のモジュールの上面図 本発明のモジュールの上面図 (a)は、本発明のスペーサ基板の上面斜視図、(b)は、本発明のスペーサ基板の下面斜視図 (a)本発明のスペーサ基板の上面斜視図、(b)本発明のスペーサ基板の下面斜視図 (a)本発明のスペーサ基板の上面斜視図、(b)本発明のスペーサ基板の下面斜視図 (a)本発明のスペーサ基板の上面斜視図、(b)本発明のスペーサ基板の下面斜視図 本発明のスペーサ基板の製造方法の概念図 本発明のモジュールの側面図 外部基板実装後の本発明のモジュールの側面図 (A)従来のモジュールの断面図、(B)下面図 外部基板実装後の従来のモジュールの断面図
符号の説明
1 モジュール
2 ベース基板
3 第1の回路部品
4 第1のスペーサ基板
5 第2のスペーサ基板
6 第3のスペーサ基板
7 第4のスペーサ基板
8 隙間部
9 第2の回路部品
10 外部基板実装用ランド
15 外部基板

Claims (7)

  1. ベース基板と、
    前記ベース基板の上に実装された回路部品と、
    前記ベース基板の上であって前記回路部品の周囲に配置された複数のスペーサ基板とを備え、
    前記複数のスペーサ基板が互いに樹脂注入部である隙間部を持って配置され
    前記回路部品の上面が略方形であると共に、
    前記隙間部は前記回路部品の角部に対向するモジュール。
  2. ベース基板と、
    前記ベース基板の上に実装された回路部品と、
    前記ベース基板の上であって前記回路部品の周囲に配置された複数のスペーサ基板とを備え、
    前記複数のスペーサ基板が互いに樹脂注入部である隙間部を持って配置され、
    前記スペーサ基板と前記回路部品との間に配置されると共に外部基板と前記ベース基板とを接着する樹脂を備えたモジュール。
  3. 前記複数のスペーサ基板の全部、又は少なくとも2つは略同一形状である請求項1又は2に記載のモジュール。
  4. 前記スペーサ基板の高さが前記回路部品の高さよりも高い請求項1又は2に記載のモジュール。
  5. 前記ベース基板の下に実装された第2の回路部品を備えた請求項1又は2に記載のモジュール。
  6. 前記スペーサ基板は、端面電極を有する請求項1又は2に記載のモジュール。
  7. 請求項1又は2に記載のモジュールと、
    前記モジュールが搭載された外部基板とを備えた電子機器。
JP2007295429A 2007-11-14 2007-11-14 モジュールとこれを用いた電子機器 Expired - Fee Related JP5023982B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007295429A JP5023982B2 (ja) 2007-11-14 2007-11-14 モジュールとこれを用いた電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007295429A JP5023982B2 (ja) 2007-11-14 2007-11-14 モジュールとこれを用いた電子機器

Publications (3)

Publication Number Publication Date
JP2009123869A JP2009123869A (ja) 2009-06-04
JP2009123869A5 JP2009123869A5 (ja) 2010-12-02
JP5023982B2 true JP5023982B2 (ja) 2012-09-12

Family

ID=40815718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007295429A Expired - Fee Related JP5023982B2 (ja) 2007-11-14 2007-11-14 モジュールとこれを用いた電子機器

Country Status (1)

Country Link
JP (1) JP5023982B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011129161A1 (ja) * 2010-04-13 2011-10-20 株式会社村田製作所 モジュール基板、モジュール基板の製造方法、及び端子接続基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922960A (ja) * 1995-07-07 1997-01-21 Sony Corp マルチチップモジュール装置とその製造方法
JP2001291795A (ja) * 2000-04-07 2001-10-19 Mitsui High Tec Inc 基板及びこれを用いた半導体装置の製造方法
JP2002343818A (ja) * 2001-05-14 2002-11-29 Shinko Electric Ind Co Ltd Bga型配線基板及びその製造方法並びに半導体装置の製造方法
JP4922155B2 (ja) * 2005-02-25 2012-04-25 京セラ株式会社 電子装置及びその製造方法

Also Published As

Publication number Publication date
JP2009123869A (ja) 2009-06-04

Similar Documents

Publication Publication Date Title
US7613010B2 (en) Stereoscopic electronic circuit device, and relay board and relay frame used therein
US6670701B2 (en) Semiconductor module and electronic component
US20020048158A1 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
KR101828386B1 (ko) 스택 패키지 및 그의 제조 방법
US7320604B2 (en) Electronic circuit module and method for fabrication thereof
JP2012104790A (ja) 半導体装置
US20150062854A1 (en) Electronic component module and method of manufacturing the same
JP4845600B2 (ja) 積層型パッケージ
KR20150053579A (ko) 전자 소자 모듈 및 그 제조 방법
KR20060069229A (ko) 다단구성 반도체모듈
KR101477392B1 (ko) 전자 소자 모듈
KR20170014958A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP5072584B2 (ja) 積層実装構造体
JP4046088B2 (ja) 立体的電子回路装置およびその中継基板と中継枠
US20180013251A1 (en) Method for manufacturing electrical interconnection structure
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
KR102117477B1 (ko) 반도체 패키지 및 반도체 패키지의 제조방법
KR102580836B1 (ko) 인터포저와 이를 포함하는 패키지 구조물
JP5023982B2 (ja) モジュールとこれを用いた電子機器
US10219380B2 (en) Electronic device module and manufacturing method thereof
CN212519571U (zh) 印制电路板组件和终端
JP6089557B2 (ja) 電子部品モジュール
US9633923B2 (en) Electronic device module and manufacturing method thereof
KR101489678B1 (ko) 전자부품 실장구조 중간체, 전자부품 실장구조체 및 전자부품 실장구조체의 제조방법
KR101046392B1 (ko) 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101020

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101020

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20101112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees