JP2001291795A - 基板及びこれを用いた半導体装置の製造方法 - Google Patents
基板及びこれを用いた半導体装置の製造方法Info
- Publication number
- JP2001291795A JP2001291795A JP2000106961A JP2000106961A JP2001291795A JP 2001291795 A JP2001291795 A JP 2001291795A JP 2000106961 A JP2000106961 A JP 2000106961A JP 2000106961 A JP2000106961 A JP 2000106961A JP 2001291795 A JP2001291795 A JP 2001291795A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- chip mounting
- insulating layer
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 樹脂封止型のフリップチップタイプの半導体
装置において、樹脂封止時の封止樹脂の未充填やボイド
の発生を防止する。 【解決手段】 矩形の基材２の一面に矩形の半導体チッ
プ搭載領域３を備えるとともに、半導体チップ搭載領域
３から外方に伸長する所定の配線パターンが形成され、
配線パターンのランド部５を除く全面を絶縁層にて被覆
してなる基板１ａにおいて、絶縁層の、封止樹脂の注入
口となるゲート領域１７と、ゲート領域に連接される半
導体チップ搭載領域３の全域を薄部６ａとして形成し、
その他の部分を厚部６ｂとして形成する。
装置において、樹脂封止時の封止樹脂の未充填やボイド
の発生を防止する。 【解決手段】 矩形の基材２の一面に矩形の半導体チッ
プ搭載領域３を備えるとともに、半導体チップ搭載領域
３から外方に伸長する所定の配線パターンが形成され、
配線パターンのランド部５を除く全面を絶縁層にて被覆
してなる基板１ａにおいて、絶縁層の、封止樹脂の注入
口となるゲート領域１７と、ゲート領域に連接される半
導体チップ搭載領域３の全域を薄部６ａとして形成し、
その他の部分を厚部６ｂとして形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、基板及びこれを使
用した半導体装置の製造方法に係り、特に基板の一面に
半導体チップをフリップチップ接続するとともに、基板
の半導体チップ搭載面を樹脂封止してなる半導体装置に
使用される基板及びこれを使用した半導体装置の製造方
法に関するものである。
用した半導体装置の製造方法に係り、特に基板の一面に
半導体チップをフリップチップ接続するとともに、基板
の半導体チップ搭載面を樹脂封止してなる半導体装置に
使用される基板及びこれを使用した半導体装置の製造方
法に関するものである。
【０００２】
【従来の技術】近年、半導体装置の高集積化及び小型化
という市場の要求に対応するため、フリップチップ接続
を用いた半導体装置が脚光を浴びている。図１０（ａ）
（ｂ）（ｃ）にこの種の半導体装置及びそれに使用され
る基板の一例を示す。
という市場の要求に対応するため、フリップチップ接続
を用いた半導体装置が脚光を浴びている。図１０（ａ）
（ｂ）（ｃ）にこの種の半導体装置及びそれに使用され
る基板の一例を示す。
【０００３】この種の半導体装置に使用される基板１
を、図１０（ａ）及び（ｂ）に示す。なお、図１０
（ａ）は基板１の平面図であり、また図１０（ｂ）は基
板１のＡ−Ａ´断面図である。基板１は、絶縁性材料か
らなる基材２の一面に所定の半導体チップ搭載領域３が
形成され、また同面には半導体チップ搭載領域３から外
方に伸長する所定の配線パターン４が形成されており、
更に基材２の半導体チップ搭載面は、配線パターン４の
ランド部５を除いた全面をソルダ−レジストなどからな
る絶縁層６にて被覆されている。また図に示す基板１に
おいては、基材２の半導体チップ搭載面の裏面側にも配
線パターン７が形成されており、この配線パターン７は
スルーホール８を介して配線パターン４と電気的に接続
されている。また、基材２の半導体チップ搭載面の裏面
側は、配線パターン７の所定個所を除いた全面を絶縁層
９にて被覆されている。
を、図１０（ａ）及び（ｂ）に示す。なお、図１０
（ａ）は基板１の平面図であり、また図１０（ｂ）は基
板１のＡ−Ａ´断面図である。基板１は、絶縁性材料か
らなる基材２の一面に所定の半導体チップ搭載領域３が
形成され、また同面には半導体チップ搭載領域３から外
方に伸長する所定の配線パターン４が形成されており、
更に基材２の半導体チップ搭載面は、配線パターン４の
ランド部５を除いた全面をソルダ−レジストなどからな
る絶縁層６にて被覆されている。また図に示す基板１に
おいては、基材２の半導体チップ搭載面の裏面側にも配
線パターン７が形成されており、この配線パターン７は
スルーホール８を介して配線パターン４と電気的に接続
されている。また、基材２の半導体チップ搭載面の裏面
側は、配線パターン７の所定個所を除いた全面を絶縁層
９にて被覆されている。
【０００４】そして図１０（ｃ）に示すように、このよ
うな基板１の半導体チップ搭載領域３に半導体チップ１
０を搭載し、半導体チップ１０の一面に形成された図示
しない電極と基板１のランド部５とを半田などの導電性
金属からなるバンプ１１によって電気的に接続する。な
お、半導体チップ１０と基板１との間には、アンダーフ
ィル樹脂１２が充填されている。更に基板１の半導体チ
ップ１０搭載面の裏面に形成された配線パターン７の露
出面に半田ボールなどの接続端子１３が装着されて、半
導体装置１４が構成される。
うな基板１の半導体チップ搭載領域３に半導体チップ１
０を搭載し、半導体チップ１０の一面に形成された図示
しない電極と基板１のランド部５とを半田などの導電性
金属からなるバンプ１１によって電気的に接続する。な
お、半導体チップ１０と基板１との間には、アンダーフ
ィル樹脂１２が充填されている。更に基板１の半導体チ
ップ１０搭載面の裏面に形成された配線パターン７の露
出面に半田ボールなどの接続端子１３が装着されて、半
導体装置１４が構成される。
【０００５】次に、この種の半導体装置の製造方法につ
いて説明する。まず図９（ａ）に示すように、半導体チ
ップ１０の一面にエリアアレイ状に設けられた図示しな
い複数の電極上に、それぞれバンプ１１を形成する。そ
れから図９（ｂ）に示すように、半導体チップ１０を図
示しないボンディングマシンのボンディングヘッド１５
にて支持して、半導体チップ１０のバンプ１１と基板１
に形成されたランド部５とを位置合わせする。この状態
でバンプ１１を溶融し、その後冷却して固化することに
より、図９（ｃ）に示すように、半導体チップ１０の図
示しない電極と基板１のランド部５とが電気的に接続さ
れる。更に図９（ｄ）に示すように、基板１の半導体チ
ップ搭載領域３の近傍にディスペンサ１６にて液状のア
ンダーフィル樹脂１２を滴下し、その後毛細管現象によ
り半導体チップ１０と基板１との間にアンダーフィル樹
脂１２を充填して加熱硬化させる。それから基板１の半
導体チップ１０搭載面の裏面に形成された配線パターン
７の露出面に半田ボールなどの接続端子１３が装着され
て、図１０（ｃ）に示すような半導体装置１４が完成す
る。
いて説明する。まず図９（ａ）に示すように、半導体チ
ップ１０の一面にエリアアレイ状に設けられた図示しな
い複数の電極上に、それぞれバンプ１１を形成する。そ
れから図９（ｂ）に示すように、半導体チップ１０を図
示しないボンディングマシンのボンディングヘッド１５
にて支持して、半導体チップ１０のバンプ１１と基板１
に形成されたランド部５とを位置合わせする。この状態
でバンプ１１を溶融し、その後冷却して固化することに
より、図９（ｃ）に示すように、半導体チップ１０の図
示しない電極と基板１のランド部５とが電気的に接続さ
れる。更に図９（ｄ）に示すように、基板１の半導体チ
ップ搭載領域３の近傍にディスペンサ１６にて液状のア
ンダーフィル樹脂１２を滴下し、その後毛細管現象によ
り半導体チップ１０と基板１との間にアンダーフィル樹
脂１２を充填して加熱硬化させる。それから基板１の半
導体チップ１０搭載面の裏面に形成された配線パターン
７の露出面に半田ボールなどの接続端子１３が装着され
て、図１０（ｃ）に示すような半導体装置１４が完成す
る。
【０００６】このような構成の半導体装置１４によれ
ば、半導体チップの電極の増加にも対応できるととも
に、実装面積を低減し、半導体装置の小型化が実現でき
る。
ば、半導体チップの電極の増加にも対応できるととも
に、実装面積を低減し、半導体装置の小型化が実現でき
る。
【０００７】
【発明が解決しようとする課題】ところで、一般にフリ
ップチップタイプの半導体装置においては、前述したよ
うに、使用中あるいは製造中に生じる半導体チップ１０
と基板１との熱膨張係数差に起因して発生する応力を緩
和し、接続信頼性を向上する目的で、半導体チップ１０
と基板１との間にアンダーフィル樹脂１２を充填するの
だが、このアンダーフィル樹脂１２は比較的高価であ
り、また充填工程においても、前述したようにディスペ
ンサ１６にて液状のアンダーフィル樹脂１２を基板１の
半導体チップ搭載領域３近傍に滴下し、その後毛細管現
象により半導体チップ１０と基板１との間にアンダーフ
ィル樹脂１２を充填するという方法を採るため、充填に
非常に時間がかかってしまい、生産性が極めて低い。こ
れがひいては半導体装置１４の価格を上昇させる一因と
なっていた。
ップチップタイプの半導体装置においては、前述したよ
うに、使用中あるいは製造中に生じる半導体チップ１０
と基板１との熱膨張係数差に起因して発生する応力を緩
和し、接続信頼性を向上する目的で、半導体チップ１０
と基板１との間にアンダーフィル樹脂１２を充填するの
だが、このアンダーフィル樹脂１２は比較的高価であ
り、また充填工程においても、前述したようにディスペ
ンサ１６にて液状のアンダーフィル樹脂１２を基板１の
半導体チップ搭載領域３近傍に滴下し、その後毛細管現
象により半導体チップ１０と基板１との間にアンダーフ
ィル樹脂１２を充填するという方法を採るため、充填に
非常に時間がかかってしまい、生産性が極めて低い。こ
れがひいては半導体装置１４の価格を上昇させる一因と
なっていた。
【０００８】なお、この点を改善するために、モールド
金型を使用したトランスファーモールド法にて基板１の
半導体チップ１０搭載面の全面を樹脂封止することによ
り、基板１と半導体チップ１０との間に樹脂を充填する
方法も採られている。この方法によれば生産性は非常に
向上するのだが、前述した半導体チップ１０と基板１と
の間は非常に間隔が狭いために、一般的に半導体装置の
モールドに使用されている封止樹脂（フィラー径８０μ
ｍ以上）を使用した場合、この部分のみ他部と比較して
樹脂の流れが悪くなってしまい、その結果当該隙間に良
好に樹脂を充填できず、当該個所に未充填やボイドが発
生してしまう。これは従来よりも小さなフィラー径（８
０μｍ以下）の封止樹脂を使用すればある程度は解決す
るのだが、この種の封止樹脂はアンダーフィル樹脂１２
と同様に高価であり、また従来よりもフィラー径が小さ
くなると、従来のモールド金型の精度では、樹脂封止工
程時に樹脂モレが発生してしまう。このため、真空モー
ルド装置などの特殊で高価な設備が必要であるという問
題があった。
金型を使用したトランスファーモールド法にて基板１の
半導体チップ１０搭載面の全面を樹脂封止することによ
り、基板１と半導体チップ１０との間に樹脂を充填する
方法も採られている。この方法によれば生産性は非常に
向上するのだが、前述した半導体チップ１０と基板１と
の間は非常に間隔が狭いために、一般的に半導体装置の
モールドに使用されている封止樹脂（フィラー径８０μ
ｍ以上）を使用した場合、この部分のみ他部と比較して
樹脂の流れが悪くなってしまい、その結果当該隙間に良
好に樹脂を充填できず、当該個所に未充填やボイドが発
生してしまう。これは従来よりも小さなフィラー径（８
０μｍ以下）の封止樹脂を使用すればある程度は解決す
るのだが、この種の封止樹脂はアンダーフィル樹脂１２
と同様に高価であり、また従来よりもフィラー径が小さ
くなると、従来のモールド金型の精度では、樹脂封止工
程時に樹脂モレが発生してしまう。このため、真空モー
ルド装置などの特殊で高価な設備が必要であるという問
題があった。
【０００９】
【課題を解決するための手段】上記の問題点を解決する
ために、本発明は、基板の半導体チップ搭載面に形成さ
れた絶縁層を、封止樹脂の流れを制御するように形成さ
れた薄部と厚部とから構成するようにしている。また、
半導体チップと基板との接続時に、バンプを溶融すると
ともに半導体チップを所定高さ引き上げ、この状態でバ
ンプを固化するようにしている。
ために、本発明は、基板の半導体チップ搭載面に形成さ
れた絶縁層を、封止樹脂の流れを制御するように形成さ
れた薄部と厚部とから構成するようにしている。また、
半導体チップと基板との接続時に、バンプを溶融すると
ともに半導体チップを所定高さ引き上げ、この状態でバ
ンプを固化するようにしている。
【００１０】
【発明の実施の形態】本発明は、矩形の基材の一面に矩
形の半導体チップ搭載領域を備えるとともに、半導体チ
ップ搭載領域から外方に伸長する所定の配線パターンが
形成され、配線パターンのランド部を除く全面を絶縁層
にて被覆してなる基板において、絶縁層を薄部と厚部と
からなる形状に形成することにより、封止樹脂の流れを
制御し、各部において均一化することによって未充填や
ボイドの発生などを防止するようにしている。
形の半導体チップ搭載領域を備えるとともに、半導体チ
ップ搭載領域から外方に伸長する所定の配線パターンが
形成され、配線パターンのランド部を除く全面を絶縁層
にて被覆してなる基板において、絶縁層を薄部と厚部と
からなる形状に形成することにより、封止樹脂の流れを
制御し、各部において均一化することによって未充填や
ボイドの発生などを防止するようにしている。
【００１１】望ましくは、前記絶縁層の封止樹脂の注入
口となるゲート領域とゲート領域に連接される半導体チ
ップ搭載領域の全域を他部よりも薄く形成する。前述し
たように、一般に半導体チップと基板の隙間とこれ以外
の部分では、半導体チップと基板の隙間の方が圧倒的に
樹脂の流速が遅い。このために樹脂の流れが不均一とな
り、未充填やボイドが発生してしまう。そこで本発明に
おいては、従来は樹脂の流速が遅かった部分、すなわち
基板の半導体チップ搭載領域に存在する絶縁層を他部よ
りも薄く形成することにより、この部分に樹脂が流れ込
みやすくなり、その結果他部との樹脂の流速が均一とな
るのである。なお、本実施形態においては封止樹脂が流
れ込むゲート領域も半導体チップ搭載領域に連接させて
他部よりも薄く形成しているので、より樹脂の流れが均
一化できる。
口となるゲート領域とゲート領域に連接される半導体チ
ップ搭載領域の全域を他部よりも薄く形成する。前述し
たように、一般に半導体チップと基板の隙間とこれ以外
の部分では、半導体チップと基板の隙間の方が圧倒的に
樹脂の流速が遅い。このために樹脂の流れが不均一とな
り、未充填やボイドが発生してしまう。そこで本発明に
おいては、従来は樹脂の流速が遅かった部分、すなわち
基板の半導体チップ搭載領域に存在する絶縁層を他部よ
りも薄く形成することにより、この部分に樹脂が流れ込
みやすくなり、その結果他部との樹脂の流速が均一とな
るのである。なお、本実施形態においては封止樹脂が流
れ込むゲート領域も半導体チップ搭載領域に連接させて
他部よりも薄く形成しているので、より樹脂の流れが均
一化できる。
【００１２】また前記絶縁層は、基板の一隅に設けられ
た封止樹脂を注入するためのゲート領域から、半導体チ
ップ搭載領域を貫通して、ゲート領域の対角線上に位置
する隅部に達する領域が他部よりも薄く形成されるよう
にしても良い。このようにすれば、流入する封止樹脂が
半導体チップ搭載領域において滞留することがないの
で、当該部分の樹脂の流速をより早めることができる。
なお、この場合半導体チップ搭載領域の全域が他部より
も薄く形成されるようにしても良いし、更に基板上の４
隅部の絶縁層が、半導体チップ搭載領域の隅部に連接し
て他部よりも薄く形成されるようにしても良い。また、
ゲート領域の対角線上に位置する隅部の薄部が幅広に形
成されるようにすると、封止樹脂の流速はより速いもの
となるため、生産性も向上する。
た封止樹脂を注入するためのゲート領域から、半導体チ
ップ搭載領域を貫通して、ゲート領域の対角線上に位置
する隅部に達する領域が他部よりも薄く形成されるよう
にしても良い。このようにすれば、流入する封止樹脂が
半導体チップ搭載領域において滞留することがないの
で、当該部分の樹脂の流速をより早めることができる。
なお、この場合半導体チップ搭載領域の全域が他部より
も薄く形成されるようにしても良いし、更に基板上の４
隅部の絶縁層が、半導体チップ搭載領域の隅部に連接し
て他部よりも薄く形成されるようにしても良い。また、
ゲート領域の対角線上に位置する隅部の薄部が幅広に形
成されるようにすると、封止樹脂の流速はより速いもの
となるため、生産性も向上する。
【００１３】更にまた、視点を変えて、基板の各辺の中
央部分に存在する絶縁層をそれぞれ矩形の厚部として形
成し、それ以外の全域を薄く形成するようにしても良
い。この実施形態によれば、ゲート領域から流入した封
止樹脂のサイド方向の回り込み速度が遅くなるので、必
然的に基板の略中央部に形成された半導体チップ搭載領
域への封止樹脂の流入速度と均一性が保たれることにな
る。
央部分に存在する絶縁層をそれぞれ矩形の厚部として形
成し、それ以外の全域を薄く形成するようにしても良
い。この実施形態によれば、ゲート領域から流入した封
止樹脂のサイド方向の回り込み速度が遅くなるので、必
然的に基板の略中央部に形成された半導体チップ搭載領
域への封止樹脂の流入速度と均一性が保たれることにな
る。
【００１４】更に本発明は、矩形の基材の一面に矩形の
半導体チップ搭載領域を備えるとともに、半導体チップ
搭載領域から外方に伸長する所定の配線パターンが形成
され、配線パターンのランド部を除く全面を、封止樹脂
の流れを制御する形状に形成された薄部と厚部とからな
る絶縁層にて被覆してなる基板の前記ランド部上に、半
導体チップの電極上に形成されたバンプを位置合わせす
る工程と、バンプを溶融する工程と、溶融したバンプが
固化する前に半導体チップを所定高さ引き上げ、この状
態でバンプを固化する工程と、モールド金型を使用した
トランスファーモールド法にて、半導体チップのバンプ
形成面の裏面側が露出されるように基板の半導体チップ
搭載面全面を樹脂封止する工程とにより、半導体装置を
製造するようにしている。
半導体チップ搭載領域を備えるとともに、半導体チップ
搭載領域から外方に伸長する所定の配線パターンが形成
され、配線パターンのランド部を除く全面を、封止樹脂
の流れを制御する形状に形成された薄部と厚部とからな
る絶縁層にて被覆してなる基板の前記ランド部上に、半
導体チップの電極上に形成されたバンプを位置合わせす
る工程と、バンプを溶融する工程と、溶融したバンプが
固化する前に半導体チップを所定高さ引き上げ、この状
態でバンプを固化する工程と、モールド金型を使用した
トランスファーモールド法にて、半導体チップのバンプ
形成面の裏面側が露出されるように基板の半導体チップ
搭載面全面を樹脂封止する工程とにより、半導体装置を
製造するようにしている。
【００１５】このような製造方法によれば、半導体チッ
プと基板との距離が広くなるので、従来同様にフィラー
径の大きな封止樹脂を使用することができる。これによ
り、安価な封止樹脂が使用でき、また従来と同様の精度
のモールド金型が使用できるという利点がある。
プと基板との距離が広くなるので、従来同様にフィラー
径の大きな封止樹脂を使用することができる。これによ
り、安価な封止樹脂が使用でき、また従来と同様の精度
のモールド金型が使用できるという利点がある。
【００１６】
【実施例】以下、本発明の基板及びこれを使用した半導
体装置の製造方法について、図面を参照して説明する。
なお、従来と同一の箇所については同一の符号を使用し
て説明する。図１（ａ）及び（ｂ）は、それぞれ本発明
の基板を示す平面図及び断面図である。図１（ａ）に示
すように、基板１ａの半導体チップ搭載面のランド部５
を除いた全面を被覆する絶縁層の封止樹脂の流入口とな
るゲート領域１７と、これに連接される、図において点
線で示す半導体チップ搭載領域３の全面が薄部６ａとし
て形成されており、またその他の部分は厚部６ｂとして
形成されている。
体装置の製造方法について、図面を参照して説明する。
なお、従来と同一の箇所については同一の符号を使用し
て説明する。図１（ａ）及び（ｂ）は、それぞれ本発明
の基板を示す平面図及び断面図である。図１（ａ）に示
すように、基板１ａの半導体チップ搭載面のランド部５
を除いた全面を被覆する絶縁層の封止樹脂の流入口とな
るゲート領域１７と、これに連接される、図において点
線で示す半導体チップ搭載領域３の全面が薄部６ａとし
て形成されており、またその他の部分は厚部６ｂとして
形成されている。
【００１７】図１（ｂ）は図１（ａ）に示す基板１ａの
Ｂ−Ｂ´断面図である。本実施例にて示す基板１ａは、
従来同様ＢＴレジンやガラスエポキシ、セラミックなど
の絶縁性材料からなる基材２の一面に所定の半導体チッ
プ搭載領域３が形成され、また同面には半導体チップ搭
載領域３から外方に伸長する、Ｃｕなどの導電性材料か
らなる所定の配線パターン４が形成されており、更に基
材２の半導体チップ搭載面は、従来同様配線パターン４
のランド部５を除いた全面をソルダ−レジストなどから
なる絶縁層にて被覆されているのであるが、ここで本実
施例においては、絶縁層のゲート領域１７及び半導体チ
ップ搭載領域３は薄部６ａとして形成されており、その
他の部分は厚部６ｂとして形成されている。
Ｂ−Ｂ´断面図である。本実施例にて示す基板１ａは、
従来同様ＢＴレジンやガラスエポキシ、セラミックなど
の絶縁性材料からなる基材２の一面に所定の半導体チッ
プ搭載領域３が形成され、また同面には半導体チップ搭
載領域３から外方に伸長する、Ｃｕなどの導電性材料か
らなる所定の配線パターン４が形成されており、更に基
材２の半導体チップ搭載面は、従来同様配線パターン４
のランド部５を除いた全面をソルダ−レジストなどから
なる絶縁層にて被覆されているのであるが、ここで本実
施例においては、絶縁層のゲート領域１７及び半導体チ
ップ搭載領域３は薄部６ａとして形成されており、その
他の部分は厚部６ｂとして形成されている。
【００１８】なお、絶縁層の薄部６ａ及び厚部６ｂの形
成方法としては、絶縁層を複数、例えば２層積層して形
成するようにし、最初に薄部６ａとなる絶縁層を形成し
た後、その上面の所定個所に厚部６ｂとなる絶縁層を積
層して形成するようにすれば良い。またこの場合、厚部
６ｂの高さを十分に確保する必要があるのなら、２回以
上に分けて積層するようにしても良い。また、その他の
形成方法としては、前述した基板１ａのランド部５を除
いた全面を絶縁層にて被覆した後、エッチングあるいは
研削などの周知の方法により所定部分を除去して薄部６
ａを形成し、その他の部分を厚部６ｂとしても良い。
成方法としては、絶縁層を複数、例えば２層積層して形
成するようにし、最初に薄部６ａとなる絶縁層を形成し
た後、その上面の所定個所に厚部６ｂとなる絶縁層を積
層して形成するようにすれば良い。またこの場合、厚部
６ｂの高さを十分に確保する必要があるのなら、２回以
上に分けて積層するようにしても良い。また、その他の
形成方法としては、前述した基板１ａのランド部５を除
いた全面を絶縁層にて被覆した後、エッチングあるいは
研削などの周知の方法により所定部分を除去して薄部６
ａを形成し、その他の部分を厚部６ｂとしても良い。
【００１９】なお図に示す基板１ａにおいては、基材２
の半導体チップ搭載面の裏面側にもＣｕなどの導電性材
料からなる配線パターン７が形成されており、この配線
パターン７は導電処理の施されたスルーホール８を介し
て配線パターン４と電気的に接続されている。また、基
材２の半導体チップ搭載面の裏面側は、配線パターン７
の所定個所を除いた全面をソルダ−レジストなどの絶縁
層９にて被覆されている。
の半導体チップ搭載面の裏面側にもＣｕなどの導電性材
料からなる配線パターン７が形成されており、この配線
パターン７は導電処理の施されたスルーホール８を介し
て配線パターン４と電気的に接続されている。また、基
材２の半導体チップ搭載面の裏面側は、配線パターン７
の所定個所を除いた全面をソルダ−レジストなどの絶縁
層９にて被覆されている。
【００２０】次に、このような基板を使用した半導体装
置の製造方法について説明する。まず図２（ａ）に示す
ように、半導体チップ１０の一面にエリアアレイ状に設
けられた図示しない複数の電極上に、それぞれ半田など
の導電性材料からなるバンプ１１を形成する。それから
図２（ｂ）に示すように、半導体チップ１０を図示しな
いボンディングマシンのボンディングヘッド１５にて吸
着などの周知の方法により支持して、半導体チップ１０
のバンプ１１と基板１ａに形成されたランド部５とを位
置合わせする。
置の製造方法について説明する。まず図２（ａ）に示す
ように、半導体チップ１０の一面にエリアアレイ状に設
けられた図示しない複数の電極上に、それぞれ半田など
の導電性材料からなるバンプ１１を形成する。それから
図２（ｂ）に示すように、半導体チップ１０を図示しな
いボンディングマシンのボンディングヘッド１５にて吸
着などの周知の方法により支持して、半導体チップ１０
のバンプ１１と基板１ａに形成されたランド部５とを位
置合わせする。
【００２１】そして、この状態でバンプ１１を溶融して
半導体チップ１０の図示しない電極と基板１ａのランド
とを電気的に接続するのであるが、本実施例において
は、図２（ｃ）に示すように、溶融したバンプ１１が固
化する前にボンディングヘッド１５を所定高さ引き上げ
ることにより半導体チップ１０を基板１ａから引き離
し、この状態でバンプ１１を冷却して固化するようにし
ている。なお引き上げ量としては、エリアバンプピッチ
が３００μｍ以上のものについてはピッチの２０〜５０
％、エリアバンプピッチが３００μｍ以下のものについ
ては、より高さを確保するため、３０〜８０％引き上げ
るようにする。これにより、半導体チップ１０と基板１
ａとの間の高さが確保できるとともに、溶融後のバンプ
１１の断面積が小さくなるため、隣接するバンプ１１間
の距離を稼ぐことができる。
半導体チップ１０の図示しない電極と基板１ａのランド
とを電気的に接続するのであるが、本実施例において
は、図２（ｃ）に示すように、溶融したバンプ１１が固
化する前にボンディングヘッド１５を所定高さ引き上げ
ることにより半導体チップ１０を基板１ａから引き離
し、この状態でバンプ１１を冷却して固化するようにし
ている。なお引き上げ量としては、エリアバンプピッチ
が３００μｍ以上のものについてはピッチの２０〜５０
％、エリアバンプピッチが３００μｍ以下のものについ
ては、より高さを確保するため、３０〜８０％引き上げ
るようにする。これにより、半導体チップ１０と基板１
ａとの間の高さが確保できるとともに、溶融後のバンプ
１１の断面積が小さくなるため、隣接するバンプ１１間
の距離を稼ぐことができる。
【００２２】次に、図２（ｄ）に示すように、図示しな
いモールド金型を使用して、基板１ａの半導体チップ１
０搭載面を、半導体チップ１０のバンプ１１形成面の裏
面が露出するように、封止樹脂１８にて封止する。なお
本実施例においては、図に示すように、液状の封止樹脂
１８を、図中矢印にて示す方向、すなわちゲート領域１
７方向から注入するようにしている。ここで本実施例に
おいては、ゲート領域１７及び半導体チップ搭載領域３
上に形成された絶縁層は薄部６ａとして形成されている
ので、特に従来樹脂が流れにくかった半導体チップ１０
と基板１ａの隙間における樹脂の流れが良好になり、他
部との流速の差が緩和されるので、これにより当該個所
に発生していた未充填やボイドなどの不良を防止するこ
とができるとともに、従来と同様のフィラー径の封止樹
脂が使用できる。また本実施例においては、前述したよ
うに、半導体チップ１０の図示しない電極と基板１ａの
ランド部５とを電気的に接続する際に、溶融したバンプ
１１が固化する前にボンディングヘッド１５を所定高さ
引き上げ、この状態でバンプ１１を固化することにより
半導体チップ１０と基板１ａ間の距離を確保するように
しているので、半導体チップ１０と基板１ａの隙間にお
ける樹脂の流れがより良好になる。
いモールド金型を使用して、基板１ａの半導体チップ１
０搭載面を、半導体チップ１０のバンプ１１形成面の裏
面が露出するように、封止樹脂１８にて封止する。なお
本実施例においては、図に示すように、液状の封止樹脂
１８を、図中矢印にて示す方向、すなわちゲート領域１
７方向から注入するようにしている。ここで本実施例に
おいては、ゲート領域１７及び半導体チップ搭載領域３
上に形成された絶縁層は薄部６ａとして形成されている
ので、特に従来樹脂が流れにくかった半導体チップ１０
と基板１ａの隙間における樹脂の流れが良好になり、他
部との流速の差が緩和されるので、これにより当該個所
に発生していた未充填やボイドなどの不良を防止するこ
とができるとともに、従来と同様のフィラー径の封止樹
脂が使用できる。また本実施例においては、前述したよ
うに、半導体チップ１０の図示しない電極と基板１ａの
ランド部５とを電気的に接続する際に、溶融したバンプ
１１が固化する前にボンディングヘッド１５を所定高さ
引き上げ、この状態でバンプ１１を固化することにより
半導体チップ１０と基板１ａ間の距離を確保するように
しているので、半導体チップ１０と基板１ａの隙間にお
ける樹脂の流れがより良好になる。
【００２３】それから基板１ａの半導体チップ１０搭載
面の裏面に形成された配線パターン７の露出面に半田ボ
ールなどの接続端子１３が装着されて、図２（ｅ）に示
すような半導体装置１４が完成する。なお、接続端子１
３を接続せずに、ＬＧＡ構造としても良い。
面の裏面に形成された配線パターン７の露出面に半田ボ
ールなどの接続端子１３が装着されて、図２（ｅ）に示
すような半導体装置１４が完成する。なお、接続端子１
３を接続せずに、ＬＧＡ構造としても良い。
【００２４】また本実施例においては、基板１ａの半導
体チップ１０搭載面の裏面側にも配線パターン７及び絶
縁層９を形成したが、これらは必ずしも形成する必要は
なく、片面にのみ配線パターンが形成されている基板に
対しても本発明は適用可能である。
体チップ１０搭載面の裏面側にも配線パターン７及び絶
縁層９を形成したが、これらは必ずしも形成する必要は
なく、片面にのみ配線パターンが形成されている基板に
対しても本発明は適用可能である。
【００２５】
【実施例２】次に、図３乃至図６を用いて、本発明の第
２実施例について説明する。図３は、本実施例における
基板の平面図である。図に示す基板１ｂは、基板１ｂの
一隅に設けられた封止樹脂を注入するためのゲート領域
１７から、半導体チップ搭載領域３を貫通して、ゲート
領域１７の対角線上に位置する隅部に達する領域が薄部
６ａとして形成されており、その他の部分は厚部６ａと
して形成されている。このようにすれば、流入する封止
樹脂が半導体チップ搭載領域３において滞留することが
ないので、当該部分の樹脂の流速をより早めることがで
きる。
２実施例について説明する。図３は、本実施例における
基板の平面図である。図に示す基板１ｂは、基板１ｂの
一隅に設けられた封止樹脂を注入するためのゲート領域
１７から、半導体チップ搭載領域３を貫通して、ゲート
領域１７の対角線上に位置する隅部に達する領域が薄部
６ａとして形成されており、その他の部分は厚部６ａと
して形成されている。このようにすれば、流入する封止
樹脂が半導体チップ搭載領域３において滞留することが
ないので、当該部分の樹脂の流速をより早めることがで
きる。
【００２６】なお、この場合図４に示すように、基板１
ｃの半導体チップ搭載領域３の全域が他部よりも薄く形
成されるようにしても良いし、また図５に示すように、
基板１ｄ上の４隅部の絶縁層が、矩形状の半導体チップ
搭載領域３の隅部に連接して他部よりも薄く形成される
ようにしても良い。更に、図６に示すように、基板１ｅ
のゲート領域１７の対角線上に位置する隅部の薄部６ａ
が他の薄部６ａよりも幅広に形成されるようにすると、
封止樹脂の流速はより速いものとなるため、生産性も向
上する。
ｃの半導体チップ搭載領域３の全域が他部よりも薄く形
成されるようにしても良いし、また図５に示すように、
基板１ｄ上の４隅部の絶縁層が、矩形状の半導体チップ
搭載領域３の隅部に連接して他部よりも薄く形成される
ようにしても良い。更に、図６に示すように、基板１ｅ
のゲート領域１７の対角線上に位置する隅部の薄部６ａ
が他の薄部６ａよりも幅広に形成されるようにすると、
封止樹脂の流速はより速いものとなるため、生産性も向
上する。
【００２７】
【実施例３】次に、図７及び図８を用いて、本発明の第
３実施例について説明する。前述した実施例において
は、主に樹脂の流れが悪い部分の流速を早めるように樹
脂の流れを制御する形状を提案したが、本実施例におい
ては少し視点を変えて、例えば図７に示すように、矩形
の基板１ｆの各辺の中央部分に存在する絶縁層をそれぞ
れ矩形の平面形状を有するように厚部６ｂとして形成
し、それ以外の全域を薄部６ａとして形成する。この実
施例によれば、ゲート領域１７から流入した封止樹脂の
サイド方向の回り込み速度が遅くなるので、必然的に基
板１ｆの略中央部に形成された半導体チップ搭載領域３
への封止樹脂の流入速度と均一性が保たれることにな
り、その結果樹脂の未充填やボイドなどの不良発生を防
止することができる。なお、この場合図８に示すよう
に、基板１ｇに形成される絶縁層の厚部６ｂの平面形状
を三角形状としても良い。このような形状に形成する
と、樹脂の流れがより良く制御できる。
３実施例について説明する。前述した実施例において
は、主に樹脂の流れが悪い部分の流速を早めるように樹
脂の流れを制御する形状を提案したが、本実施例におい
ては少し視点を変えて、例えば図７に示すように、矩形
の基板１ｆの各辺の中央部分に存在する絶縁層をそれぞ
れ矩形の平面形状を有するように厚部６ｂとして形成
し、それ以外の全域を薄部６ａとして形成する。この実
施例によれば、ゲート領域１７から流入した封止樹脂の
サイド方向の回り込み速度が遅くなるので、必然的に基
板１ｆの略中央部に形成された半導体チップ搭載領域３
への封止樹脂の流入速度と均一性が保たれることにな
り、その結果樹脂の未充填やボイドなどの不良発生を防
止することができる。なお、この場合図８に示すよう
に、基板１ｇに形成される絶縁層の厚部６ｂの平面形状
を三角形状としても良い。このような形状に形成する
と、樹脂の流れがより良く制御できる。
【００２８】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。
施され、以下に記載されるような効果を奏する。
【００２９】本発明によれば、基板上に形成された絶縁
層を薄部と厚部とからなる形状に形成することにより、
封止樹脂の流れを制御するようにしているので、封止樹
脂の流れを基板上のいずれの部分においても均一化する
ことができ、これにより未充填やボイドの発生などを防
止することができる。
層を薄部と厚部とからなる形状に形成することにより、
封止樹脂の流れを制御するようにしているので、封止樹
脂の流れを基板上のいずれの部分においても均一化する
ことができ、これにより未充填やボイドの発生などを防
止することができる。
【００３０】なお、絶縁層の封止樹脂を注入するための
ゲート領域とゲート領域に連接される半導体チップ搭載
領域の全域を他部よりも薄く形成した場合には、従来封
止樹脂の流速が遅かった部分、すなわち基板の半導体チ
ップ搭載領域に存在する絶縁層を他部よりも薄く形成す
ることにより、この部分に樹脂が流れ込みやすくなり、
その結果他部との樹脂の流速を均一化することができ
る。更に、封止樹脂が流れ込むゲート領域も半導体チッ
プ搭載領域に連接させて他部よりも薄く形成した場合、
より樹脂の流れが均一化できる。
ゲート領域とゲート領域に連接される半導体チップ搭載
領域の全域を他部よりも薄く形成した場合には、従来封
止樹脂の流速が遅かった部分、すなわち基板の半導体チ
ップ搭載領域に存在する絶縁層を他部よりも薄く形成す
ることにより、この部分に樹脂が流れ込みやすくなり、
その結果他部との樹脂の流速を均一化することができ
る。更に、封止樹脂が流れ込むゲート領域も半導体チッ
プ搭載領域に連接させて他部よりも薄く形成した場合、
より樹脂の流れが均一化できる。
【００３１】また絶縁層の、基板の一隅に設けられた封
止樹脂を注入するためのゲート領域から、半導体チップ
搭載領域を貫通して、ゲート領域の対角線上に位置する
隅部に達する領域を他部よりも薄く形成した場合、流入
する封止樹脂が半導体チップ搭載領域において滞留する
ことがないので、当該部分の樹脂の流速をより早めるこ
とができる。更に、この場合半導体チップ搭載領域の全
域が他部よりも薄く形成されるようにすれば、半導体チ
ップ搭載領域への樹脂の流れをよりいっそう速くするこ
とができるし、また基板上の４隅部の絶縁層が、半導体
チップ搭載領域の隅部に連接して他部よりも薄く形成さ
れるようにすれば、エアーがこの４隅の薄部から開放さ
れるので、ボイドの発生をより良く防止することができ
る。更にまた、ゲート領域の対角線上に位置する隅部の
薄部を幅広に形成すると、封止樹脂の流速はより速いも
のとなるため、生産性も向上する。
止樹脂を注入するためのゲート領域から、半導体チップ
搭載領域を貫通して、ゲート領域の対角線上に位置する
隅部に達する領域を他部よりも薄く形成した場合、流入
する封止樹脂が半導体チップ搭載領域において滞留する
ことがないので、当該部分の樹脂の流速をより早めるこ
とができる。更に、この場合半導体チップ搭載領域の全
域が他部よりも薄く形成されるようにすれば、半導体チ
ップ搭載領域への樹脂の流れをよりいっそう速くするこ
とができるし、また基板上の４隅部の絶縁層が、半導体
チップ搭載領域の隅部に連接して他部よりも薄く形成さ
れるようにすれば、エアーがこの４隅の薄部から開放さ
れるので、ボイドの発生をより良く防止することができ
る。更にまた、ゲート領域の対角線上に位置する隅部の
薄部を幅広に形成すると、封止樹脂の流速はより速いも
のとなるため、生産性も向上する。
【００３２】また、基板の各辺の中央部分に存在する絶
縁層をそれぞれ矩形状の厚部として形成し、それ以外の
全域を薄く形成するようにすれば、ゲート領域から流入
した封止樹脂のサイド方向の回り込み速度が遅くなるの
で、これにより基板の略中央部に形成された半導体チッ
プ搭載領域への封止樹脂の流入速度と均一性が保たれ
る。
縁層をそれぞれ矩形状の厚部として形成し、それ以外の
全域を薄く形成するようにすれば、ゲート領域から流入
した封止樹脂のサイド方向の回り込み速度が遅くなるの
で、これにより基板の略中央部に形成された半導体チッ
プ搭載領域への封止樹脂の流入速度と均一性が保たれ
る。
【００３３】更に、半導体チップと基板とをバンプによ
って電気的に接続する際に、バンプを溶融後、固化する
前に半導体チップを所定高さ引き上げ、この状態でバン
プを固化するようにしているので、半導体チップと基板
との距離を広くとることができ、この結果従来同様にフ
ィラー径の大きな封止樹脂を使用することができる。こ
れにより、安価な封止樹脂が使用でき、また従来と同様
の精度のモールド金型が使用できるという利点がある。
更にまた、トランスファーモールド法にて、半導体チッ
プのバンプ形成面の裏面側を露出するように基板の半導
体チップ搭載面全面を樹脂封止するようにすれば、半導
体チップのバンプ形成面の裏面側には樹脂が存在しない
構成となるので、樹脂封止の際に、半導体チップのバン
プ形成面から回り込む樹脂とバンプ形成面の裏面側から
回り込む樹脂との衝突がなくなり、ボイドの発生要因を
一つ削減できるとともに、ポップコーンクラックの防止
や半導体チップの放熱という点でも優れた作用を有す
る。
って電気的に接続する際に、バンプを溶融後、固化する
前に半導体チップを所定高さ引き上げ、この状態でバン
プを固化するようにしているので、半導体チップと基板
との距離を広くとることができ、この結果従来同様にフ
ィラー径の大きな封止樹脂を使用することができる。こ
れにより、安価な封止樹脂が使用でき、また従来と同様
の精度のモールド金型が使用できるという利点がある。
更にまた、トランスファーモールド法にて、半導体チッ
プのバンプ形成面の裏面側を露出するように基板の半導
体チップ搭載面全面を樹脂封止するようにすれば、半導
体チップのバンプ形成面の裏面側には樹脂が存在しない
構成となるので、樹脂封止の際に、半導体チップのバン
プ形成面から回り込む樹脂とバンプ形成面の裏面側から
回り込む樹脂との衝突がなくなり、ボイドの発生要因を
一つ削減できるとともに、ポップコーンクラックの防止
や半導体チップの放熱という点でも優れた作用を有す
る。
【図１】本発明の実施例を示す平面図及び断面図。
【図２】本発明の半導体装置の製造方法を示す断面図。
【図３】本発明の他の実施例を示す平面図。
【図４】本発明の他の実施例を示す平面図。
【図５】本発明の他の実施例を示す平面図。
【図６】本発明の他の実施例を示す平面図。
【図７】本発明の他の実施例を示す平面図。
【図８】本発明の他の実施例を示す平面図。
【図９】従来の半導体装置の製造方法を示す断面図。
【図１０】従来の実施例を示す平面図及び断面図。
１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇ 基板 ２ 基材 ３ 半導体チップ搭載領域 ４ 配線パターン ５ ランド部 ６ 絶縁層 ６ａ 絶縁層の薄部 ６ｂ 絶縁層の厚部 ７ 配線パターン ８ スルーホール ９ 絶縁層 １０ 半導体チップ １１ バンプ １２ アンダーフィル樹脂 １３ 接続端子 １４、１４ａ 半導体装置 １５ ボンディングヘッド １６ ディスペンサ １７ ゲート領域 １８ 封止樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石原 政道 福岡県北九州市八幡西区小嶺２丁目10番１ 号 株式会社三井ハイテック内 Ｆターム(参考） 4M109 AA01 BA03 CA21 DB16 DB17 5F061 AA01 BA03 CA21
Claims (8)
- 【請求項１】 矩形の基材の一面に矩形の半導体チップ
搭載領域を備えるとともに、半導体チップ搭載領域から
外方に伸長する所定の配線パターンが形成され、配線パ
ターンのランド部を除く全面を絶縁層にて被覆してなる
基板において、前記絶縁層は、封止樹脂の流れを制御す
る形状に形成された薄部と厚部とからなることを特徴と
する基板。 - 【請求項２】 前記絶縁層は、封止樹脂の注入口となる
ゲート領域と、ゲート領域に連接される半導体チップ搭
載領域の全域が他部よりも薄く形成されていることを特
徴とする請求項１に記載の基板。 - 【請求項３】 前記絶縁層は、基板の一隅に設けられた
封止樹脂を注入するためのゲート領域から、半導体チッ
プ搭載領域を貫通して、ゲート領域の対角線上に位置す
る隅部に達する領域が他部よりも薄く形成されているこ
とを特徴とする請求項１に記載の基板。 - 【請求項４】 半導体チップ搭載領域の全域が他部より
も薄く形成されていることを特徴とする請求項３に記載
の基板。 - 【請求項５】 基板上の４隅部の絶縁層が、半導体チッ
プ搭載領域の隅部に連接して他部よりも薄く形成されて
いることを特徴とする請求項４に記載の基板。 - 【請求項６】 前記ゲート領域の対角線上に位置する隅
部の薄部が幅広に形成されていることを特徴とする請求
項３に記載の基板。 - 【請求項７】 前記絶縁層は、基板の各辺の中央部分に
それぞれ矩形の厚部を形成し、それ以外の全域を薄く形
成されていることを特徴とする請求項１に記載の基板。 - 【請求項８】 矩形の基材の一面に矩形の半導体チップ
搭載領域を備えるとともに、半導体チップ搭載領域から
外方に伸長する所定の配線パターンが形成され、配線パ
ターンのランド部を除く全面を、封止樹脂の流れを制御
する形状に形成された薄部と厚部とからなる絶縁層にて
被覆してなる基板の前記ランド部上に、半導体チップの
電極上に形成されたバンプを位置合わせする工程と、バ
ンプを溶融する工程と、溶融したバンプが固化する前に
半導体チップを所定高さ引き上げ、この状態でバンプを
固化する工程と、トランスファーモールド法にて、半導
体チップのバンプ形成面の裏面側が露出されるように基
板の半導体チップ搭載面全面を樹脂封止する工程とから
なる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000106961A JP2001291795A (ja) | 2000-04-07 | 2000-04-07 | 基板及びこれを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000106961A JP2001291795A (ja) | 2000-04-07 | 2000-04-07 | 基板及びこれを用いた半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001291795A true JP2001291795A (ja) | 2001-10-19 |
Family
ID=18620040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000106961A Pending JP2001291795A (ja) | 2000-04-07 | 2000-04-07 | 基板及びこれを用いた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001291795A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123869A (ja) * | 2007-11-14 | 2009-06-04 | Panasonic Corp | モジュールとこれを用いた電子機器 |
| JP2010114388A (ja) * | 2008-11-10 | 2010-05-20 | Powertech Technology Inc | ウインドウ型半導体パッケージ |
| WO2012060034A1 (ja) * | 2010-11-04 | 2012-05-10 | アルプス電気株式会社 | 電子部品モジュール |
| KR20180032852A (ko) * | 2016-09-23 | 2018-04-02 | 삼성전자주식회사 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
-
2000
- 2000-04-07 JP JP2000106961A patent/JP2001291795A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123869A (ja) * | 2007-11-14 | 2009-06-04 | Panasonic Corp | モジュールとこれを用いた電子機器 |
| JP2010114388A (ja) * | 2008-11-10 | 2010-05-20 | Powertech Technology Inc | ウインドウ型半導体パッケージ |
| WO2012060034A1 (ja) * | 2010-11-04 | 2012-05-10 | アルプス電気株式会社 | 電子部品モジュール |
| CN103180943A (zh) * | 2010-11-04 | 2013-06-26 | 阿尔卑斯电气株式会社 | 电子部件模块 |
| JP5814928B2 (ja) * | 2010-11-04 | 2015-11-17 | アルプス電気株式会社 | 電子部品モジュール |
| CN103180943B (zh) * | 2010-11-04 | 2016-04-13 | 阿尔卑斯电气株式会社 | 电子部件模块 |
| KR20180032852A (ko) * | 2016-09-23 | 2018-04-02 | 삼성전자주식회사 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
| KR102521893B1 (ko) * | 2016-09-23 | 2023-04-14 | 삼성전자주식회사 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4149377B2 (ja) | 半導体装置の製造方法 | |
| US10580749B2 (en) | Semiconductor device and method of forming high routing density interconnect sites on substrate | |
| JP3718205B2 (ja) | チップ積層型半導体装置およびその製造方法 | |
| JP5598787B2 (ja) | 積層型半導体装置の製造方法 | |
| JP3689694B2 (ja) | 半導体装置及びその製造方法 | |
| US7820486B2 (en) | Method of fabricating a semiconductor device having a heat sink with an exposed surface | |
| JPH08298269A (ja) | 半導体装置及びその製造方法 | |
| US9508594B2 (en) | Fabricating pillar solder bump | |
| JP2009260132A (ja) | 半導体装置の製造方法 | |
| CN101582395B (zh) | 布线基板 | |
| JP2002270638A (ja) | 半導体装置および樹脂封止方法および樹脂封止装置 | |
| CN110459521B (zh) | 覆晶封装基板和电子封装件 | |
| JP2007042762A (ja) | 半導体装置およびその実装体 | |
| US20090017582A1 (en) | Method for manufacturing semiconductor device | |
| JPH08153830A (ja) | 半導体装置およびその製造方法 | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JP2012028513A (ja) | 半導体装置及びその製造方法 | |
| JP2009188275A (ja) | 半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュール | |
| JP2001291795A (ja) | 基板及びこれを用いた半導体装置の製造方法 | |
| JP3997903B2 (ja) | 回路基板および半導体装置 | |
| JP2004363289A (ja) | 半導体装置の製造方法 | |
| KR101096440B1 (ko) | 듀얼 다이 패키지 | |
| JP4110303B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3703960B2 (ja) | 半導体装置 | |
| US6875639B2 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060704 |