JP2010114388A - ウインドウ型半導体パッケージ - Google Patents

ウインドウ型半導体パッケージ Download PDF

Info

Publication number
JP2010114388A
JP2010114388A JP2008288083A JP2008288083A JP2010114388A JP 2010114388 A JP2010114388 A JP 2010114388A JP 2008288083 A JP2008288083 A JP 2008288083A JP 2008288083 A JP2008288083 A JP 2008288083A JP 2010114388 A JP2010114388 A JP 2010114388A
Authority
JP
Japan
Prior art keywords
mold
mold flow
type semiconductor
semiconductor package
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008288083A
Other languages
English (en)
Other versions
JP4845952B2 (ja
Inventor
Chuang Fa Lee
莊發 李
Zhaoxiang Lu
肇祥 呂
Zhengxian Qiu
政賢 邱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to JP2008288083A priority Critical patent/JP4845952B2/ja
Publication of JP2010114388A publication Critical patent/JP2010114388A/ja
Application granted granted Critical
Publication of JP4845952B2 publication Critical patent/JP4845952B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

【課題】一種のモールド流入口に剥離現象の発生を避けるウインドウ型半導体パッケージを提供する。
【解決手段】半導体パッケージは、主に1つの基板、基板に貼り付ける一主面を有する1つのチップ、チップと基板の基板コア層とを接着する1つのダイアタッチング層、複数のボンディングワイヤ及び1つのモールド封止体を含む。基板のスロットの一端にチップ寸法を超える1つのモールド流入口を形成し、二個、または、これより多いモールド流れ障害物は、基板コア層上に付着してダイアタッチング区域の一縁部とスロットの両側縁との交差部位に位置し、更に、モールド流入口の両側に僅かに突出するためモールド流れによる衝撃はダイアタッチング層に加える応力を抵抗してモールド流入口に剥離現象の発生を避けると共に、ダイアタッチング間隙を維持することも可能である。
【選択図】図1

Description

本発明は半導体装置に関し、特に一種のモールド流入口に剥離現象の発生を避けるウインドウ型半導体パッケージに関する。
従来の半導体パッケージには、ダイアタッチング層を介しチップを基板上に貼り付けてモールド樹脂で密封することになる。基板に内部電気接続用のウインドウが有る場合、モールド封止体を基板上とウインドウに形成する時に基板の上表面とウインドウとの間に1つの狭いモールド流入口が生じるので、モールド封止体を形成する時に生じる樹脂注入圧力の衝撃はモールド流入口両側のダイアタッチング層に応力を加えることにより、ダイアタッチング層は圧縮されて変形し、更にダイアタッチング境界面が侵入されて実装品質が悪くなってしまう。
図1に示すように、周知のウインドウ型半導体パッケージ100は主に1つの基板110、1つのチップ130、1つのダイアタッチング層140、複数のボンディングワイヤ160及び1つのモールド封止体160を含む。基板110は1つの基板コア層120と1つだけの下半田マスク層114を含み、基板コア層120は1つの上表面121、1つの下表面122及びウインドウとして上下表面を貫通する1つのスロット123を有する。図2は基板110の基板コア層120の上表面121を示す図であり、基板コア層120の上表面121は、完全に半田マスク層を含まなくてよい、半田マスク層のようにすべすべした表面にならないため、ダイアタッチング層140と直接貼り付ける接着効果を増進することができる。図2に示すように、基板コア層120の上表面121に1つのダイアタッチング区域124を定義し、モールド封止体160を形成するモールド流れ方向161に応じ、ダイアタッチング区域124を超えるスロット123の一端に1つのモールド流入口123Aを形成し、スロット123の他端にも一つのモールド流出口123Bを形成するが、モールド流入口123Aとモールド流出口123Bはチップ130に覆われることができない。チップ130は1つの主面131と主面131の上に設置される複数の電極132を有する。ダイアタッチング層140を介しチップ130の主面131を基板110の基板コア層120に貼り付ける時、チップ130の複数の電極132をスロット123の内に照準合わせる。複数のボンディングワイヤ160はスロット123を通過してチップ130の複数の電極132を基板110と対応するフィンガー117に電気的に接続する。モールド封止体160は基板110の上とスロット123の内に形成されてチップ130と複数のボンディングワイヤ160を密封する。また、複数の半田ボール170が基板110のボールパッド113に設置され、モールド封止体160を形成するモールド樹脂注入作業中において、図2に示すように、モールド流れ方向161はモールド流入口123Aより流れ込みモールド流入口123Bより流れ出してスロット123に十分に充填している。モールド流入口123Aの両側縁にあるダイアタッチング層140は、モールド流れ圧力を受け易く圧縮や変形が生じ、且つモールド封止体160のシリコン充填物や固体顆粒に傷つけられる結果、モールド流入口123Aの付近にあるダイアタッチング層140の部位は応力の緩和作用がなくなり、更にモールド封止体160は、モールド流入口123Aの両側縁にある元のダイアタッチング層140のダイアタッチング境界面を一部占めることにより、モールド流入口123Aに剥離現象を発生することになる。
また、中華民国特許NO.I291,761にダイアタッチング剤によりチップのボンディングパッドの汚染を防止する一種のパッケージが提出されているが、このようなパッケージには、基板のダイアタッチング表面にある半田マスク層に少なくとも1つのダイアタッチング剤誘導開口を形成し、ワイヤボンディングスロットの両側にそれぞれ1つの半田マスクバーを形成する。それにより、ダイアタッチング作業中にダイアタッチング剤がチップのボンディングパッドを汚染することが防止できるが、モールド流入口の両側縁にあるダイアタッチング層はモールド流れ衝撃を受けるため変形や剥離となる問題が有効に解決できない。更に、スロットの両端(モールド流入口を含み)は半田マスク層に覆われることにより、モールド流入口はより狭くなってモールド流入口の両側にあるダイアタッチング層の一部はモールド流れ圧力の衝撃を受け、悪い影響が更に大きくなり、製品の信頼性及び製造の歩留率まで影響する。
台湾特許NO.I291,761号明細書
本発明の主な目的は一種のモールド流入口に剥離現象の発生を避けるウインドウ型半導体パッケージを提供することにある。
本発明のもう1つの目的は一種のモールド流入口に剥離現象の発生を避けるウインドウ型半導体パッケージを提供し、このようなパッケージは一定のダイアタッチング間隔を維持することができ、ダイアタッチング層の溢れ現象を改善するウインドウ型半導体パッケージを提供することにある。
上記目的を達成するために本発明では、次に述べる技術が提案されている。本発明により、一種のモールド流入口に剥離現象の発生を避けるウインドウ型半導体パッケージは主に1つの基板、1つのチップ、1つのダイアタッチング層、複数のボンディングワイヤ及び1つのモールド封止体を含む。基板は1つの基板コア層、1つの第一モールド流れ障害物と1つの第二モールド流れ障害物を含む。基板コア層は1つの上表面、1つの下表面と上下表面を貫通する1つのスロットを有し、上表面には1つのダイアタッチング区域を定義し、ダイアタッチング区域を超えるスロットの一端に1つのモールド流入口を形成する。第一モールド流れ障害物と第二モールド流れ障害物は、基板コア層の上表面に付着してダイアタッチング区域の一縁部とスロットの両側縁との交差部位に位置し、更にモールド流入口の両側に僅かに突出する。チップは1つの主面と主面上に設置される複数の電極を有し、主面の寸法はダイアタッチング区域と対応する。ダイアタッチング層はチップの主面を基板の基板コア層の上表面に貼り付け、且つチップの複数の電極をスロットの内に照準合わせる。複数のボンディングワイヤはスロットを通過してチップの複数の電極を基板に電気的に接続させる。モールド封止体は基板コア層の上表面に形成され、形成法としてはモールド流入口からスロットに充填して複数のボンディングワイヤを密封する。
上述目的を達するために本発明では、更に他の技術を採用する。
上述ウインドウ型半導体パッケージにおいて、第一モールド流れ障害物と第二モールド流れ障害物は1つの半田マスク層の一部になってもよいが、相互連結されなくそれぞれ独立に設置される。
上述ウインドウ型半導体パッケージにおいて、第一モールド流れ障害物と第二モールド流れ障害物との間の間隙はスロットの幅より小さくならなくてもよい。
上述ウインドウ型半導体パッケージにおいて、基板コア層の上表面にて第一モールド流れ障害物と第二モールド流れ障害物が覆った面積は10%より大きくならなくてもよい。
上述ウインドウ型半導体パッケージにおいて、第一モールド流れ障害物と第二モールド流れ障害物との外形を細長状にしてもよい、ダイアタッチング区域内にある第一モールド流れ障害物と第二モールド流れ障害物の部位はスロットの両反対側縁に沿う1つの長さを有し、この長さは、第一モールド流れ障害物と第二モールド流れ障害物の僅かな突出部位の長さより長くなり、そして、第一モールド流れ障害物と第二モールド流れ障害物の1つの幅よりも長くなる。
上述ウインドウ型半導体パッケージにおいて、第一モールド流れ障害物と第二モールド流れ障害物はチップの主面と接触することができる。
上述ウインドウ型半導体パッケージにおいて、基板は更に複数のボールパッドと1つの下半田マスク層を含み、複数のボールパッドは基板コア層の下表面に設置され、下半田マスク層は基板コア層の下表面に形成されて複数のボールパッドを露出する。
上述ウインドウ型半導体パッケージにおいて、ダイアタッチング区域を超えるスロットの他端に1つのモールド流出口を形成し、このモールド流出口の両側に複数の支持バンプを設置し、この複数の支持バンプは基板コア層の上表面に付着する。
上述ウインドウ型半導体パッケージにおいて、複数の支持バンプは第一モールド流れ障害物及び第二モールド流れ障害物と同一半田マスク層の一部になってもよい、且つ相互連結されなくそれぞれ独立に設置される。
上述ウインドウ型半導体パッケージにおいて、該スロットを1つの中央スロットにしてもよい、基板コア層は更に上下表面を貫通する複数の周辺スロットを有する。
上述ウインドウ型半導体パッケージにおいて、ダイアタッチング区域の1つの縁部にある複数の周辺スロットに複数の支持突起棒を設置し、この複数の支持突起棒は基板コア層の上表面に付着する。
上述ウインドウ型半導体パッケージにおいて、複数の支持突起棒は第一モールド流れ障害物及び第二モールド流れ障害物と同一半田マスク層の一部になってもよい、且つ相互連結されなくそれぞれ独立に設置される。
上述ウインドウ型半導体パッケージにおいて、複数の支持バンプと複数の支持突起棒はダイアタッチング区域に僅かに突出してもよい。
上述ウインドウ型半導体パッケージにおいて、基板コア層は更に複数の応力釈放孔を有し、ダイアタッチング区域には複数の応力釈放孔に照準を合わせる複数の隅部を有する。
以上のように、本発明にかかるウインドウ型半導体パッケージは下記の利点と効果を有する。
第一モールド流れ障害物と第二モールド流れ障害物の僅かな突出部位を介しモールド流れの衝撃はダイアタッチング層に加える応力を抵抗し、且つモールド封止体のシリコン充填物や固体顆粒に傷つけられることを減らしてモールド流入口に剥離現象の発生及びダイアタッチング層の変形を改善している。
第一モールド流れ障害物と第二モールド流れ障害物がダイアタッチング区域内にある部位は一定のダイアタッチング間隔を維持することができ、それにより、ダイアタッチング層の溢れ現象を改善している。
以下、本発明の一実施例を図を参照して説明する。但し、これらの付図は皆簡略化されており、本発明の基本構造や実施方法の説明として使用され、本発明に関係する素子だけを示し、実際に実施する素子の数、形状と寸法などを示すことができない。例えば、分かり易い図を提供するため、寸法は拡大したり簡略したりされる修正をしたことが有る。実際に実施する素子の数、形状と寸法は設計に応じ選択可能となって詳細な素子配置はより複雑になることがある。
本発明の一実施例における一種のモールド流入口に剥離現象の発生を避けるウインドウ型半導体パッケージを、チップ側辺に沿うモールド流入口の断面を示す図3と一中心線の横方向に沿うスロットの断面を示す図4を参照しながら例を挙げて説明していく。該ウインドウ型半導体パッケージ200は、主に1つの基板210、1つのチップ230、1つのダイアタッチング層240、複数のボンディングワイヤ260及び1つのモールド封止体260を含む。基板210は、1つの基板コア層220を含み、ここで、上表面を示す図6、下表面を示す図6、図6の7−7線に沿う断面を示す図7及び図6の8-8線に沿う断面を示す図8により説明される。
基板コア層220は1つの上表面221、1つの下表面222と1つのスロット223を有し、スロット223は上下表面221、222を貫通している。図4に示すように、上表面221はチップ230の搭載として基板コア層220に使用され、下表面222は外部接続端子の設置として基板コア層220に使用される。スロット223はウインドウとして内部電気接続素子、例えばボンディングワイヤの通過に利用されることができる。図6に示すように、上表面221に1つのダイアタッチング区域224を定義し、ダイアタッチング区域224を超えるスロット223の一端に1つのモールド流入口223Aを形成させる。モールド流入口223Aは、ダイアタッチング作業の後にモールド封止体260を形成する液状モールド樹脂を上表面221からスロット223に充填する通路である。ダイアタッチング区域224を超えるスロット223の他端に1つのモールド流出口223Bを形成することができ、モールド流れ方向261(液状モールド樹脂の充填方向)はモールド流入口223Aからモールド流出口223Bに向って流れるようになる。基板210の基材層である基板コア層220は、単層や複数層のガラス繊維強化樹脂を積層して出来たものであるので、基板210の基本強度と粘り強さを提供している。1つの実施形態において、基板コア層220は更に上表面221を全面的に覆った1つの半田マスク層(図に示せず)を含み、この半田マスク層によってダイアタッチング強度が低下するかもしれないが、モールド流れ障害物211、212の固着力や高さを増加することができる。本実施例において、基板コア層220は完全にガラス繊維強化樹脂で形成され、ダイアタッチング区域224内にある上表面221の大部分面積(60%以上)は直接ダイアタッチング用に提供されることにより、ダイアタッチング強度の増強とパッケージ高さの低下などの効果が有る。また、ダイアタッチング区域224外にある上表面221の面積は直接にモールド封止体260に覆われることにより、基板210とモールド封止体260との間の結合力を増強することが可能となる。
基板210は更に1つの第一モールド流れ障害物211と1つの第二モールド流れ障害物212を含み、両方とも基板コア層220の上表面221に付着してダイアタッチング区域224の1つの第一縁部224Aとスロット223の両側縁223Cとの交差部位に位置し、更にモールド流入口223Aの両側に僅かに突出する。以上に述べた第一モールド流れ障害物211と第二モールド流れ障害物212との配置はこれから述べる幾つの効用が有る。第一、モールド流入口223Aへ流れ込むモールド流れの圧力はモールド流入口223Aの両側にあるダイアタッチング層240に加える応力を集中的に抵抗して可能となるので、ダイアタッチング間隙はモールド封止体260に不規則侵入されることを起因にするダイアタッチング強度の不均等を避ける。第二、一定のダイアタッチング間隔を維持することができ、ダイアタッチング層240の溢れ現象を改善するが、封じ込め方式でダイアタッチング層240を抵抗しないから、モールド封止体260に十分充填されないダイアタッチング間隙の発生を避ける。第三、小塊状の第一モールド流れ障害物211と第二モールド流れ障害物212の使用によって基板コア層220の上表面221にある第一モールド流れ障害物211と第二モールド流れ障害物212の占め面積が減少でき、ダイアタッチング強度とモールド封止体260の結合力に影響を及ぼすことがない。通常、基板コア層220の上表面221にある第一モールド流れ障害物211と第二モールド流れ障害物212の占め面積は10%より大きくならなくてよい。
第一モールド流れ障害物211と第二モールド流れ障害物212は、半田マスク層と同一材質若しくは他の材質を採用することができ、同一半田マスク層の一部となれば好ましいと思われるし、且つ、相互連結されなくそれぞれ独立に設置されることにより、半田マスク層の一次パターン化露光ステップを介し形成されることができるだけではなく、極めて精確な所定位置に設置させることを制御しても可能となり、更に同一高度を有するので、低コスト及び高精確度の障害物設置を提供することができる。1つの実施形態において、第一モールド流れ障害物211と第二モールド流れ障害物212との間の間隙S1はスロット223の幅S2(図6に示すよう)より小さくならなくてよい、よって、モールド流入口223Aのモールド流れに対する抵抗を影響しない。
より具体的に言えば、モールド流出口223Bの両側に複数の支持バンプ216を設置して、複数のこの支持バンプ216は基板コア層220の上表面221に付着する。複数の支持バンプ216は第一モールド流れ障害物211及び第二モールド流れ障害物212と同一半田マスク層の一部になってよい、相互連結されなくそれぞれ独立に設置される。また、実装チップの異なりに応じ基板210のスロット形状、数量、及び位置を調整すべく、チップの電極をスロットの内に照準合わせるように内部電気接続の便利性を提供している。本実施例において、スロット223を1つの中央スロットにしてよい、基板コア層220は更に上下表面221、222を貫通する複数の周辺スロット226を有し、ダイアタッチング区域224の1つの第二縁部224Bにある複数の周辺スロット226は複数の支持突起棒216を設置することができる。この複数の支持突起棒216は基板コア層220の上表面221に付着し、第一モールド流れ障害物211及び第二モールド流れ障害物212と同一半田マスク層の一部になってよい、相互連結されなくそれぞれ独立に設置される。複数の支持バンプ216と複数の支持突起棒216はダイアタッチング区域224に僅かに突出すれば好ましい、それにより、チップ230はダイアタッチング区域224に照準合わせられるかどうかを光学や視覚で検査して可能である。一方、照準を合わせなかったら、第一モールド流れ障害物211、第二モールド流れ障害物212、複数の支持バンプ216及び複数の支持突起棒216の中には、ある僅かな突出部位はチップ230に遮蔽される可能性がある。
これから、第一モールド流れ障害物211と第二モールド流れ障害物212の具体形状について説明すること。図6に示すように、第一モールド流れ障害物211と第二モールド流れ障害物212を細長状にしてよいが、より具体的に言えば、細長状よりも矩形に接近している。ダイアタッチング区域224の内にある第一モールド流れ障害物211と第二モールド流れ障害物212はスロット223の両反対側縁223Cに沿う1つの長さを有し、この長さは、第一モールド流れ障害物211と第二モールド流れ障害物212の僅かな突出部位の長さより長くなるだけではなく、第一モールド流れ障害物211と第二モールド流れ障害物212の幅よりも長くなるため、ダイアタッチング区域224の内と外にある第一モールド流れ障害物211と第二モールド流れ障害物212の面積比例を及びモールド流れ方向261と同一方向の第一モールド流れ障害物211と第二モールド流れ障害物212を細長状に調整することができ、よって、第一モールド流れ障害物211と第二モールド流れ障害物212はモールド流れを抵抗する功能が確保でき、衝撃を受けっても移動することがない。また、第一モールド流れ障害物211と第二モールド流れ障害物212がスロット223の両反対側縁223Cに沿う長さはスロット223の両反対側縁223Cの中央区域(図7と図8に参照して)までを超えないようにするので、第一モールド流れ障害物211、第二モールド流れ障害物212はダイアタッチング層240との間の間隙長さを短くすることができる。例え第一モールド流れ障害物211、第二モールド流れ障害物212はダイアタッチング層240との間にダイアタッチング間隙が有っても、スロット223に充填したモールド封止体260に十分充填されてしまう。
本実施例において、図6と図8に示すように、基板210は更に複数のボールパッド213と1つの下半田マスク層214を含み、この複数のボールパッド213は基板コア層220の下表面222に設置され、下半田マスク層214は基板コア層220の下表面222に形成されて複数のボールパッド213を露出させる(図8に示すように)。
再び図3と図4を参照し、チップ230は1つの主面231と主面231に設置される複数の電極232を有し、チップ230の集積回路(例えばメモリ素子)は主面231に形成され、複数の電極232は集積回路の外部接続タミナルとして用いられ、通常にアルミや銅で出来たボンディングパッドが採用され、若しくは、主面231に突出した導電バンプも用いられることが可能である。また、チップ230の主面231の寸法はダイアタッチング区域224に対応し、1つの具体構造において、ダイアタッチング区域224の寸法は基板コア層220の上表面221より略小さくなってCSP(Chip Size PACkAge)に適用する。本実施例において、図4に示すように、複数の電極232は主面231の中央区域に配置され、チップ230は更に主面231の周辺区域に配置される複数の周辺電極233を有する。
ダイアタッチング層240を介しチップ230の主面231を基板210の基板コア層220の上表面221に貼り付ける時、チップ230の複数の電極232をスロット223内に照準合わせるようにする。ダイアタッチング層240はB-ステージ接着剤、液体接着剤、両面粘着テープ若しくは周知のダイアタッチング部材を採用して製造され、ここで、B-ステージ接着剤はプロセス中に適当な粘着性と稠密性を有するため比較的に適用である。ダイアタッチング層240は通常に熱硬化性樹脂を含む。本実施形態において、図6に示すように、第一モールド流れ障害物211と第二モールド流れ障害物212がスロット223の両反対側縁223Cに沿う長さはスロット223の両反対側縁223Cの中央部位までを超えなく若しくはより短くなるので、モールド封止体260はスロット223を経由してダイアタッチング層240と隣接する第一モールド流れ障害物211及び第二モールド流れ障害物212との間に生じるダイアタッチング間隙に十分充填することができる。
再び図4を参照し、複数のボンディングワイヤ260はスロット223を通過してチップ230の複数の電極232を基板210の複数のフィンガー217に電気的に接続し、再び基板210の配線構造(図に示せず)を経由し対応するボールパッド213に電気接続させる。複数のボンディングワイヤ260をワイヤボンディングで形成した金線若しくはインナーリード接合用の基板リードにすることができる。本実施形態において、更に複数の周辺ボンディングワイヤ261を有し、この複数の周辺ボンディングワイヤ261は周辺スロット226を通過してチップ230の周辺電極233を基板210の複数の周辺フィンガー218に電気的に接続する。
モールド封止体260は基板コア層220の上表面221に形成され、そして、モールド流入口223Aを経由しスロット223の内に充填されて複数のボンディングワイヤ260を密封する。モールド封止体260はトランスファモールディング(TrAnSfer Molding)技術を用い形成されるので、モールド形成過程中に樹脂注入圧力が発生してしまうが、本発明の第一モールド流れ障害物211と第二モールド流れ障害物212の僅かな突出部位によって、樹脂注入圧力はモールド流入口223Aの両側にあるダイアタッチング層240に過度の圧力を加えないように実現できる。
一方、図4に示すよう、パッケージの外部接続端子としての複数のボンディングボール270は基板210の複数のボールパッド213に設置される。
実施例において、図3に示すように、第一モールド流れ障害物211と第二モールド流れ障害物212はチップ230の主面231に接触することができるが、限定されることがない。
図5、6及び7に示すように、基板コア層220は更に複数の応力釈放孔226を有すれば好ましい、ダイアタッチング区域224は複数の応力釈放孔226に照準を合わせる複数の隅部を有し、チップ230と基板210との間のダイアタッチング間隔はダイアタッチング層240に十分充填されない場合、チップ230の隅部はモールド封止体260に覆われるため基板210を直接に圧迫することがない。
従って、第一モールド流れ障害物211と第二モールド流れ障害物212の僅かな突出部位を利用し、モールド封止体260の流れ衝撃はダイアタッチング層240に加える応力を抵抗し、且つモールド封止体260のシリコン充填物や固体顆粒に傷つけられることを減らしてモールド流入口223Aに剥離現象の発生及びダイアタッチング層240の変形を改善している。また、ダイアタッチング区域224内にある第一モールド流れ障害物211と第二モールド流れ障害物212は一定のダイアタッチング間隔を維持することができ、それにより、ダイアタッチング層240の溢れ現象を改善している。
以上、本発明をその好適な実施例に基づいて説明したが、本発明の保護範囲は後付の特許申請範囲で限定されて、この保護範囲に基準して、本発明の精神と範囲内に触れるどんな変更や修正は本発明の保護範囲に属する。
従来のウインドウ型半導体パッケージを示す断面図である。 従来のウインドウ型半導体パッケージの基板の上表面を示す図である。 本発明の一実施例によウインドウ型半導体パッケージにおいてチップの側辺に沿って切断したモールド流入口を示す断面図である。 本発明の一実施例による該ウインドウ型半導体パッケージにおいて中心線に沿って切断した基板のスロットを示す断面図である。 本発明の一実施例による該ウインドウ型半導体パッケージの基板の上表面を示す図である。 本発明の一実施例による該ウインドウ型半導体パッケージの基板の下表面を示す図である。 本発明の一実施例による図5の7−7線に沿って切断した基板の断面を示す断面図である。 本発明の一実施例による図5の8−8線に沿って切断した基板の断面を示す断面図である。
符号の説明
S1:第一モールド流れ障害物と第二モールド流れ障害物との間の間隙、 S2:スロットの幅、 100:ウインドウ型半導体パッケージ、 110:基板、 113:ボールパッド、 114:下半田マスク層、 117:フィンガー、 120:基板コア層、 121:上表面、 122:下表面、 123:スロット、 123A:モールド流入口、 123B:モールド流出口ダイアタッチング区域、 130:チップ、 131:主面、 132:電極、 140:ダイアタッチング層、 160:ボンディングワイヤ、 160:モールド封止体、 161:モールド流れ方向、 170:ボンディングボール、 200:ウインドウ型半導体パッケージ、 210:基板、 211:第一モールド流れ障害物、 212:第二モールド流れ障害物、 213:ボールパッド、 214:下半田マスク層、 216:支持バンプ、 216:支持突起棒、 217:フィンガー、 218:周辺フィンガー、 220:基板コア層、 221:上表面、 222:下表面、 223:スロット、 223A:モールド流入口、 223B:モールド流出口、 223C:側縁、 224:ダイアタッチング区域、 224A:第一縁部、 224B:第二縁部、 226:周辺スロット、 226:応力釈放孔、 230:チップ、 231:主面、 232:電極、 233:周辺電極、 240:ダイアタッチング層、 260:ボンディングワイヤ、 261:周辺ボンディングワイヤ、 260:モールド封止体、 261:モールド流れ方向、 262:モールド流れ通路、 270:ボンディングボール

Claims (14)

  1. モールド流入口に剥離現象の発生を避けるウインドウ型半導体パッケージであって、
    1つの第一モールド流れ障害物と、1つの第二モールド流れ障害物と、1つの上表面、1つの下表面と上下表面を貫通する1つのスロットを有し、この上表面に1つのダイアタッチング区域を定義し、ダイアタッチング区域を超えるスロットの一端に1つのモールド流入口を形成し、前記第一モールド流れ障害物と前記第二モールド流れ障害物は基板コア層の上表面に付着してダイアタッチング区域の一縁部とスロットの両側縁との交差部位に位置し、更にモールド流入口の両側に突出する基板コア層とを有する1つの基板と、
    1つの主面と該主面上に設置される複数の電極を有し、主面の寸法はダイアタッチング区域と対応する1つのチップと、
    前記チップの主面を前記基板の前記基板コア層の上表面に貼り付け、且つ前記チップの電極群をスロットの内に照準合わせる1つのダイアタッチング層と、
    前記スロットを通過して前記チップの電極群を基板に電気的に接続させる複数のボンディングワイヤと、
    前記基板コア層の上表面に形成され、モールド流入口から前記スロット内に充填してボンディングワイヤ群を密封する1つのモールド封止体を備えることを特徴とするウインドウ型半導体パッケージ。
  2. 前記第一モールド流れ障害物と前記第二モールド流れ障害物は1つの半田マスク層の一部になってもよいが、相互連結されなくそれぞれ独立に設置され、ることを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
  3. 前記第一モールド流れ障害物と前記第二モールド流れ障害物との間の間隙はスロットの幅より小さくならないことを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
  4. 前記基板コア層の上表面にて前記第一モールド流れ障害物と前記第二モールド流れ障害物が覆った面積は10%より大きくならないことを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
  5. 前記第一モールド流れ障害物と前記第二モールド流れ障害物との外形を細長状にし、前記ダイアタッチング区域内にある前記第一モールド流れ障害物と前記第二モールド流れ障害物の部位はスロットの両反対側縁に沿う1つの長さを有し、この長さは、前記第一モールド流れ障害物と前記第二モールド流れ障害物の僅かな突出部位の長さより長くなり、そして、前記第一モールド流れ障害物と前記第二モールド流れ障害物の1つの幅よりも長くなることを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
  6. 前記第一モールド流れ障害物と前記第二モールド流れ障害物はチップの主面と接触することを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
  7. 前記基板は更に複数のボールパッドと1つの下半田マスク層を含み、ボールパッド群は前記基板コア層の下表面に設置され、下半田マスク層は基板コア層の下表面に形成されてボールパッド群を露出することを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
  8. 前記ダイアタッチング区域を超えるスロットの他端に1つのモールド流出口を形成し、このモールド流出口の両側に複数の支持バンプを設置し、この複数の支持バンプは前記基板コア層の上表面に付着することを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
  9. 前記複数の支持バンプは前記第一モールド流れ障害物及び前記第二モールド流れ障害物と同一半田マスク層の一部になり、且つ相互連結されなくそれぞれ独立に設置されることを特徴とする請求項8に記載のウインドウ型半導体パッケージ。
  10. 前記スロットを1つの中央スロットにし、前記基板コア層は更に上下表面を貫通する複数の周辺スロットを有することを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
  11. 前記ダイアタッチング区域の1つの縁部にある複数の周辺スロットに複数の支持突起棒を設置し、この複数の支持突起棒は前記基板コア層の上表面に付着することを特徴とする請求項10に記載のウインドウ型半導体パッケージ。
  12. 前記複数の支持突起棒は前記第一モールド流れ障害物及び前記第二モールド流れ障害物と同一半田マスク層の一部になり、且つ相互連結されなくそれぞれ独立に設置されることを特徴とする請求項11に記載のウインドウ型半導体パッケージ。
  13. 前記ダイアタッチング区域を超える前記スロットの他端に1つのモールド流出口を形成し、このモールド流出口の両側に複数の支持バンプを設置し、この複数の支持バンプは前記基板コア層の上表面に付着し、且つ該スロットを1つの中央スロットにし、前記基板コア層は更に上下表面を貫通する複数の周辺スロットを有し、ダイアタッチング区域の1つの縁部にある周辺スロット群に複数の支持突起棒を設置し、この複数の支持突起棒は前記基板コア層の上表面に付着し、且つ前記複数の支持バンプと前記複数の支持突起棒は前記ダイアタッチング区域に突出することを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
  14. 前記基板コア層は更に複数の応力釈放孔を有し、前記ダイアタッチング区域にはこの応力釈放孔群に照準を合わせる複数の隅部を有することを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
JP2008288083A 2008-11-10 2008-11-10 ウインドウ型半導体パッケージ Expired - Fee Related JP4845952B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008288083A JP4845952B2 (ja) 2008-11-10 2008-11-10 ウインドウ型半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008288083A JP4845952B2 (ja) 2008-11-10 2008-11-10 ウインドウ型半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2010114388A true JP2010114388A (ja) 2010-05-20
JP4845952B2 JP4845952B2 (ja) 2011-12-28

Family

ID=42302702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008288083A Expired - Fee Related JP4845952B2 (ja) 2008-11-10 2008-11-10 ウインドウ型半導体パッケージ

Country Status (1)

Country Link
JP (1) JP4845952B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107369655A (zh) * 2017-07-13 2017-11-21 睿力集成电路有限公司 一种窗口型球栅阵列封装组件
CN109501149A (zh) * 2018-12-20 2019-03-22 华天科技(西安)有限公司 一种转注成型ic封装模具的新型流道结构
WO2021164607A1 (zh) * 2020-02-19 2021-08-26 长鑫存储技术有限公司 封装结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291795A (ja) * 2000-04-07 2001-10-19 Mitsui High Tec Inc 基板及びこれを用いた半導体装置の製造方法
JP2002198458A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置及び半導体装置製造方法
JP2002231859A (ja) * 2000-11-30 2002-08-16 Toshiba Corp 半導体装置、及び、半導体装置の製造方法
JP2006073825A (ja) * 2004-09-02 2006-03-16 Toshiba Corp 半導体装置及びその実装方法
JP2008177347A (ja) * 2007-01-18 2008-07-31 Powertech Technology Inc Icチップパッケージ構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291795A (ja) * 2000-04-07 2001-10-19 Mitsui High Tec Inc 基板及びこれを用いた半導体装置の製造方法
JP2002231859A (ja) * 2000-11-30 2002-08-16 Toshiba Corp 半導体装置、及び、半導体装置の製造方法
JP2002198458A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置及び半導体装置製造方法
JP2006073825A (ja) * 2004-09-02 2006-03-16 Toshiba Corp 半導体装置及びその実装方法
JP2008177347A (ja) * 2007-01-18 2008-07-31 Powertech Technology Inc Icチップパッケージ構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107369655A (zh) * 2017-07-13 2017-11-21 睿力集成电路有限公司 一种窗口型球栅阵列封装组件
CN109501149A (zh) * 2018-12-20 2019-03-22 华天科技(西安)有限公司 一种转注成型ic封装模具的新型流道结构
WO2021164607A1 (zh) * 2020-02-19 2021-08-26 长鑫存储技术有限公司 封装结构及其形成方法

Also Published As

Publication number Publication date
JP4845952B2 (ja) 2011-12-28

Similar Documents

Publication Publication Date Title
US10438873B2 (en) Semiconductor chip package having heat dissipating structure
KR101578175B1 (ko) 배선 기판 및 반도체 장치
KR101070277B1 (ko) 반도체 장치
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
KR101563911B1 (ko) 반도체 패키지
CN101266962B (zh) 半导体器件及其制造方法
JP4110189B2 (ja) 半導体パッケージ
US20100181666A1 (en) Semiconductor device having lead free solders between semiconductor chip and frame and gabrication method thereof
JP4845952B2 (ja) ウインドウ型半導体パッケージ
US20060103021A1 (en) BGA package having substrate with exhaust hole
JP2008198670A (ja) 半導体装置
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
US20070001291A1 (en) Anti-warp heat spreader for semiconductor devices
US20100127382A1 (en) Semiconductor device
JP4312616B2 (ja) 半導体装置
JP2008047866A (ja) チップパッケージ構造とその製造方法
KR100697624B1 (ko) 접착제 흐름 제어를 위한 표면 구조를 가지는 패키지 기판및 이를 이용한 반도체 패키지
JP2003168776A (ja) 樹脂封止型半導体装置
CN210015856U (zh) 半导体装置
JP4755225B2 (ja) 半導体パッケージの基板およびそれを用いた半導体パッケージ
JP2001267452A (ja) 半導体装置
KR19990055277A (ko) 칩 스케일 패키지
JP4416618B2 (ja) 半導体装置実装体及びその製造方法
KR100668865B1 (ko) 듀얼 본드 핑거 에프비지에이 패키지
TWI395303B (zh) 避免模流入口產生剝離之窗口型半導體封裝構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110909

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110912

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees