JP2010114388A - ウインドウ型半導体パッケージ - Google Patents
ウインドウ型半導体パッケージ Download PDFInfo
- Publication number
- JP2010114388A JP2010114388A JP2008288083A JP2008288083A JP2010114388A JP 2010114388 A JP2010114388 A JP 2010114388A JP 2008288083 A JP2008288083 A JP 2008288083A JP 2008288083 A JP2008288083 A JP 2008288083A JP 2010114388 A JP2010114388 A JP 2010114388A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- mold flow
- type semiconductor
- semiconductor package
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Die Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】半導体パッケージは、主に1つの基板、基板に貼り付ける一主面を有する1つのチップ、チップと基板の基板コア層とを接着する1つのダイアタッチング層、複数のボンディングワイヤ及び1つのモールド封止体を含む。基板のスロットの一端にチップ寸法を超える1つのモールド流入口を形成し、二個、または、これより多いモールド流れ障害物は、基板コア層上に付着してダイアタッチング区域の一縁部とスロットの両側縁との交差部位に位置し、更に、モールド流入口の両側に僅かに突出するためモールド流れによる衝撃はダイアタッチング層に加える応力を抵抗してモールド流入口に剥離現象の発生を避けると共に、ダイアタッチング間隙を維持することも可能である。
【選択図】図1
Description
本発明のもう1つの目的は一種のモールド流入口に剥離現象の発生を避けるウインドウ型半導体パッケージを提供し、このようなパッケージは一定のダイアタッチング間隔を維持することができ、ダイアタッチング層の溢れ現象を改善するウインドウ型半導体パッケージを提供することにある。
上述ウインドウ型半導体パッケージにおいて、第一モールド流れ障害物と第二モールド流れ障害物は1つの半田マスク層の一部になってもよいが、相互連結されなくそれぞれ独立に設置される。
上述ウインドウ型半導体パッケージにおいて、第一モールド流れ障害物と第二モールド流れ障害物との間の間隙はスロットの幅より小さくならなくてもよい。
上述ウインドウ型半導体パッケージにおいて、第一モールド流れ障害物と第二モールド流れ障害物との外形を細長状にしてもよい、ダイアタッチング区域内にある第一モールド流れ障害物と第二モールド流れ障害物の部位はスロットの両反対側縁に沿う1つの長さを有し、この長さは、第一モールド流れ障害物と第二モールド流れ障害物の僅かな突出部位の長さより長くなり、そして、第一モールド流れ障害物と第二モールド流れ障害物の1つの幅よりも長くなる。
上述ウインドウ型半導体パッケージにおいて、基板は更に複数のボールパッドと1つの下半田マスク層を含み、複数のボールパッドは基板コア層の下表面に設置され、下半田マスク層は基板コア層の下表面に形成されて複数のボールパッドを露出する。
上述ウインドウ型半導体パッケージにおいて、複数の支持バンプは第一モールド流れ障害物及び第二モールド流れ障害物と同一半田マスク層の一部になってもよい、且つ相互連結されなくそれぞれ独立に設置される。
上述ウインドウ型半導体パッケージにおいて、ダイアタッチング区域の1つの縁部にある複数の周辺スロットに複数の支持突起棒を設置し、この複数の支持突起棒は基板コア層の上表面に付着する。
上述ウインドウ型半導体パッケージにおいて、複数の支持バンプと複数の支持突起棒はダイアタッチング区域に僅かに突出してもよい。
上述ウインドウ型半導体パッケージにおいて、基板コア層は更に複数の応力釈放孔を有し、ダイアタッチング区域には複数の応力釈放孔に照準を合わせる複数の隅部を有する。
第一モールド流れ障害物と第二モールド流れ障害物の僅かな突出部位を介しモールド流れの衝撃はダイアタッチング層に加える応力を抵抗し、且つモールド封止体のシリコン充填物や固体顆粒に傷つけられることを減らしてモールド流入口に剥離現象の発生及びダイアタッチング層の変形を改善している。
第一モールド流れ障害物と第二モールド流れ障害物がダイアタッチング区域内にある部位は一定のダイアタッチング間隔を維持することができ、それにより、ダイアタッチング層の溢れ現象を改善している。
実施例において、図3に示すように、第一モールド流れ障害物211と第二モールド流れ障害物212はチップ230の主面231に接触することができるが、限定されることがない。
Claims (14)
- モールド流入口に剥離現象の発生を避けるウインドウ型半導体パッケージであって、
1つの第一モールド流れ障害物と、1つの第二モールド流れ障害物と、1つの上表面、1つの下表面と上下表面を貫通する1つのスロットを有し、この上表面に1つのダイアタッチング区域を定義し、ダイアタッチング区域を超えるスロットの一端に1つのモールド流入口を形成し、前記第一モールド流れ障害物と前記第二モールド流れ障害物は基板コア層の上表面に付着してダイアタッチング区域の一縁部とスロットの両側縁との交差部位に位置し、更にモールド流入口の両側に突出する基板コア層とを有する1つの基板と、
1つの主面と該主面上に設置される複数の電極を有し、主面の寸法はダイアタッチング区域と対応する1つのチップと、
前記チップの主面を前記基板の前記基板コア層の上表面に貼り付け、且つ前記チップの電極群をスロットの内に照準合わせる1つのダイアタッチング層と、
前記スロットを通過して前記チップの電極群を基板に電気的に接続させる複数のボンディングワイヤと、
前記基板コア層の上表面に形成され、モールド流入口から前記スロット内に充填してボンディングワイヤ群を密封する1つのモールド封止体を備えることを特徴とするウインドウ型半導体パッケージ。 - 前記第一モールド流れ障害物と前記第二モールド流れ障害物は1つの半田マスク層の一部になってもよいが、相互連結されなくそれぞれ独立に設置され、ることを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
- 前記第一モールド流れ障害物と前記第二モールド流れ障害物との間の間隙はスロットの幅より小さくならないことを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
- 前記基板コア層の上表面にて前記第一モールド流れ障害物と前記第二モールド流れ障害物が覆った面積は10%より大きくならないことを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
- 前記第一モールド流れ障害物と前記第二モールド流れ障害物との外形を細長状にし、前記ダイアタッチング区域内にある前記第一モールド流れ障害物と前記第二モールド流れ障害物の部位はスロットの両反対側縁に沿う1つの長さを有し、この長さは、前記第一モールド流れ障害物と前記第二モールド流れ障害物の僅かな突出部位の長さより長くなり、そして、前記第一モールド流れ障害物と前記第二モールド流れ障害物の1つの幅よりも長くなることを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
- 前記第一モールド流れ障害物と前記第二モールド流れ障害物はチップの主面と接触することを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
- 前記基板は更に複数のボールパッドと1つの下半田マスク層を含み、ボールパッド群は前記基板コア層の下表面に設置され、下半田マスク層は基板コア層の下表面に形成されてボールパッド群を露出することを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
- 前記ダイアタッチング区域を超えるスロットの他端に1つのモールド流出口を形成し、このモールド流出口の両側に複数の支持バンプを設置し、この複数の支持バンプは前記基板コア層の上表面に付着することを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
- 前記複数の支持バンプは前記第一モールド流れ障害物及び前記第二モールド流れ障害物と同一半田マスク層の一部になり、且つ相互連結されなくそれぞれ独立に設置されることを特徴とする請求項8に記載のウインドウ型半導体パッケージ。
- 前記スロットを1つの中央スロットにし、前記基板コア層は更に上下表面を貫通する複数の周辺スロットを有することを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
- 前記ダイアタッチング区域の1つの縁部にある複数の周辺スロットに複数の支持突起棒を設置し、この複数の支持突起棒は前記基板コア層の上表面に付着することを特徴とする請求項10に記載のウインドウ型半導体パッケージ。
- 前記複数の支持突起棒は前記第一モールド流れ障害物及び前記第二モールド流れ障害物と同一半田マスク層の一部になり、且つ相互連結されなくそれぞれ独立に設置されることを特徴とする請求項11に記載のウインドウ型半導体パッケージ。
- 前記ダイアタッチング区域を超える前記スロットの他端に1つのモールド流出口を形成し、このモールド流出口の両側に複数の支持バンプを設置し、この複数の支持バンプは前記基板コア層の上表面に付着し、且つ該スロットを1つの中央スロットにし、前記基板コア層は更に上下表面を貫通する複数の周辺スロットを有し、ダイアタッチング区域の1つの縁部にある周辺スロット群に複数の支持突起棒を設置し、この複数の支持突起棒は前記基板コア層の上表面に付着し、且つ前記複数の支持バンプと前記複数の支持突起棒は前記ダイアタッチング区域に突出することを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
- 前記基板コア層は更に複数の応力釈放孔を有し、前記ダイアタッチング区域にはこの応力釈放孔群に照準を合わせる複数の隅部を有することを特徴とする請求項1に記載のウインドウ型半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008288083A JP4845952B2 (ja) | 2008-11-10 | 2008-11-10 | ウインドウ型半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008288083A JP4845952B2 (ja) | 2008-11-10 | 2008-11-10 | ウインドウ型半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010114388A true JP2010114388A (ja) | 2010-05-20 |
JP4845952B2 JP4845952B2 (ja) | 2011-12-28 |
Family
ID=42302702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008288083A Expired - Fee Related JP4845952B2 (ja) | 2008-11-10 | 2008-11-10 | ウインドウ型半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4845952B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107369655A (zh) * | 2017-07-13 | 2017-11-21 | 睿力集成电路有限公司 | 一种窗口型球栅阵列封装组件 |
CN109501149A (zh) * | 2018-12-20 | 2019-03-22 | 华天科技(西安)有限公司 | 一种转注成型ic封装模具的新型流道结构 |
WO2021164607A1 (zh) * | 2020-02-19 | 2021-08-26 | 长鑫存储技术有限公司 | 封装结构及其形成方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001291795A (ja) * | 2000-04-07 | 2001-10-19 | Mitsui High Tec Inc | 基板及びこれを用いた半導体装置の製造方法 |
JP2002198458A (ja) * | 2000-12-26 | 2002-07-12 | Nec Corp | 半導体装置及び半導体装置製造方法 |
JP2002231859A (ja) * | 2000-11-30 | 2002-08-16 | Toshiba Corp | 半導体装置、及び、半導体装置の製造方法 |
JP2006073825A (ja) * | 2004-09-02 | 2006-03-16 | Toshiba Corp | 半導体装置及びその実装方法 |
JP2008177347A (ja) * | 2007-01-18 | 2008-07-31 | Powertech Technology Inc | Icチップパッケージ構造 |
-
2008
- 2008-11-10 JP JP2008288083A patent/JP4845952B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001291795A (ja) * | 2000-04-07 | 2001-10-19 | Mitsui High Tec Inc | 基板及びこれを用いた半導体装置の製造方法 |
JP2002231859A (ja) * | 2000-11-30 | 2002-08-16 | Toshiba Corp | 半導体装置、及び、半導体装置の製造方法 |
JP2002198458A (ja) * | 2000-12-26 | 2002-07-12 | Nec Corp | 半導体装置及び半導体装置製造方法 |
JP2006073825A (ja) * | 2004-09-02 | 2006-03-16 | Toshiba Corp | 半導体装置及びその実装方法 |
JP2008177347A (ja) * | 2007-01-18 | 2008-07-31 | Powertech Technology Inc | Icチップパッケージ構造 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107369655A (zh) * | 2017-07-13 | 2017-11-21 | 睿力集成电路有限公司 | 一种窗口型球栅阵列封装组件 |
CN109501149A (zh) * | 2018-12-20 | 2019-03-22 | 华天科技(西安)有限公司 | 一种转注成型ic封装模具的新型流道结构 |
WO2021164607A1 (zh) * | 2020-02-19 | 2021-08-26 | 长鑫存储技术有限公司 | 封装结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4845952B2 (ja) | 2011-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10438873B2 (en) | Semiconductor chip package having heat dissipating structure | |
KR101578175B1 (ko) | 배선 기판 및 반도체 장치 | |
KR940010546B1 (ko) | 반도체장치 | |
KR101070277B1 (ko) | 반도체 장치 | |
JP5400094B2 (ja) | 半導体パッケージ及びその実装方法 | |
KR101563911B1 (ko) | 반도체 패키지 | |
CN101266962B (zh) | 半导体器件及其制造方法 | |
JP4110189B2 (ja) | 半導体パッケージ | |
US8310049B2 (en) | Semiconductor device having lead free solders between semiconductor chip and frame and fabrication method thereof | |
JP4845952B2 (ja) | ウインドウ型半導体パッケージ | |
US20060103021A1 (en) | BGA package having substrate with exhaust hole | |
JP2008198670A (ja) | 半導体装置 | |
KR20100069007A (ko) | 반도체 패키지 및 그 제조 방법 | |
US20100127382A1 (en) | Semiconductor device | |
JP4312616B2 (ja) | 半導体装置 | |
JP2008047866A (ja) | チップパッケージ構造とその製造方法 | |
KR100697624B1 (ko) | 접착제 흐름 제어를 위한 표면 구조를 가지는 패키지 기판및 이를 이용한 반도체 패키지 | |
JP2003168776A (ja) | 樹脂封止型半導体装置 | |
CN210015856U (zh) | 半导体装置 | |
CN115223981A (zh) | 半导体装置 | |
JP2009231296A (ja) | 放熱型多穿孔半導体パッケージ | |
JP4755225B2 (ja) | 半導体パッケージの基板およびそれを用いた半導体パッケージ | |
JP2001267452A (ja) | 半導体装置 | |
KR19990055277A (ko) | 칩 스케일 패키지 | |
JP4416618B2 (ja) | 半導体装置実装体及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110909 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110912 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110916 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |