JP2008177347A - Icチップパッケージ構造 - Google Patents
Icチップパッケージ構造 Download PDFInfo
- Publication number
- JP2008177347A JP2008177347A JP2007009204A JP2007009204A JP2008177347A JP 2008177347 A JP2008177347 A JP 2008177347A JP 2007009204 A JP2007009204 A JP 2007009204A JP 2007009204 A JP2007009204 A JP 2007009204A JP 2008177347 A JP2008177347 A JP 2008177347A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- die attach
- attach layer
- layer close
- substrate size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】上表面211と複数のボールパッド213が形成される下表面212とを有する基板210と、ほぼ上表面211に形成され周縁部を除いてボールパッド213群と対応する部位を覆う基板サイズに近いダイアタッチ層220と、上表面211に設置され複数のボンディングパッドを形成する能動面を有し、能動面は基板サイズに近いダイアタッチ層220の第一部位221に接着されるチップ230と、ボンディングパッド群を基板210に電気接続するボンディングワイヤと、上表面211に形成されて基板サイズに近いダイアタッチ層220の第二部位222を覆い基板サイズに近いダイアタッチ層220とボンディングワイヤ群とを完全に密封する封止体250と、ボールパッド213群上に設置される半田ボール260を備える。
【選択図】図6
Description
図1は周知のSOC型ICチップパッケージ構造において短側辺に沿う切断面を示す断面図であり、図2は周知のICチップパッケージ構造において基板とダイアタッチ層との上表面を示す平面図であり、図3は周知のICチップパッケージ構造において長側辺に沿う切断面を示す断面図である。
本発明のもう一つの目的は、基板サイズに近いダイアタッチ層を有するICチップパッケージ構造を提供し、半田ボールの耐応力性を向上させるとともに、さらにそのICチップパッケージ構造の全体に対し良好な耐湿性を実現できる。
上記基板サイズに近いダイアタッチ層を有するICチップパッケージ構造において、基板サイズに近いダイアタッチ層の被覆面積は、チップの能動面面積との差が基板の上表面面積との差よりも大きくなる。
上記基板サイズに近いダイアタッチ層を有するICチップパッケージ構造において、基板サイズに近いダイアタッチ層の被覆面積は、基板の上表面面積の70%よりも大きくなる。
上記基板サイズに近いダイアタッチ層を有するICチップパッケージ構造において、チップの能動面は基板サイズに近いダイアタッチ層に貼付されている。
上記基板サイズに近いダイアタッチ層を有するICチップパッケージ構造において、基板は、ボンディングパッド群を電気接続するためボンディングワイヤ群の通過用にスロットを具する。
上記基板サイズに近いダイアタッチ層を有するICチップパッケージ構造において、基板は単層もしくは多層PCBから成ることである。
上記基板サイズに近いダイアタッチ層を有するICチップパッケージ構造において、ボールパッド群は信号転送用パッドとして使われ、かつチップに電気接続されている。
上記基板サイズに近いダイアタッチ層を有するICチップパッケージ構造において、基板の上表面はほぼ矩形状になり、基板サイズに近いダイアタッチ層の第二部位に対して第一部位よりも基板の上表面の両短側辺に接近している。
上記基板サイズに近いダイアタッチ層を有するICチップパッケージ構造において、基板サイズに近いダイアタッチ層の下方に対応する半分だけ被覆されるかもしくは完全に被覆されないボールパッド群を有しない。
図4及び図6に示すように、そのICチップパッケージ構造200は、基板210、基板サイズに近いダイアタッチ層220、チップ230、複数のボンディングワイヤ240、封止体250、及び複数の半田ボール260を有する。なお、基板210は上表面211と下表面212を備え、下表面212にはアレイ状に並んでいる複数のボールパッド213と適当な配線パターン(図に示していない)が形成されている。本実施例では、その基板210は単層もしくは多層PCBから成る。
それらの半田ボール260はボールパッド213群上に設置され、ICチップパッケージ構造200は半田ボール260群を介して外部PCBと連結することができる。本実施例において、ボールパッド213群は信号転送用パッドとして用いることができ、かつチップ230に電気接続されている。
以上、本発明をその好適な実施例に基づいて説明したが、本発明の保護範囲は後付の特許申請範囲で限定されて、この保護範囲に基準して、本発明の精神と範囲内に触れるどんな変更や修正は本発明の保護範囲に属する。
Claims (12)
- 上表面と下表面とを備え、前記下表面に複数のアレイ状に並んでいるボールパッドを形成している基板と、
ほぼ基板の上表面に形成されて被覆面積は上表面の周縁部を除いてボールパッド群と対応する部位を有する基板サイズに近いダイアタッチ層と、
基板の上表面に設置され、複数のボンディングパッドを形成している能動面を有し、且つ基板サイズに近いダイアタッチ層の第一部位に貼付されているチップと、
ボンディングパッド群を基板に電気接続する複数のボンディングワイヤと、
基板の上表面に形成されて基板サイズに近いダイアタッチ層の第二部位を覆い、基板サイズに近いダイアタッチ層とボンディングワイヤ群とを密封している封止体と、
ボンディングパッド群に設置されている複数の半田ボールと、
を備えることを特徴とする基板サイズに近いダイアタッチ層を有するICチップパッケージ構造。 - 基板サイズに近いダイアタッチ層の被覆面積は、チップの能動面面積との差が、基板の上表面面積との差よりも大きくなることを特徴とする請求項1に記載の基板サイズに近いダイアタッチ層を有するICチップパッケージ構造。
- 基板サイズに近いダイアタッチ層の被覆面積は基板の上表面面積の70%よりも大きくなることを特徴とする請求項1に記載の基板サイズに近いダイアタッチ層を有するICチップパッケージ構造。
- 基板サイズに近いダイアタッチ層はほぼ矩形状となることを特徴とする請求項1に記載の基板サイズに近いダイアタッチ層を有するICチップパッケージ構造。
- チップの能動面は基板サイズに近いダイアタッチ層に貼付されていることを特徴とする請求項1に記載の基板サイズに近いダイアタッチ層を有するICチップパッケージ構造。
- 基板は、ボンディングパッド群を電気接続するためボンディングワイヤ群の通過用にスロットを備えることを特徴とする請求項1に記載の基板サイズに近いダイアタッチ層を有するICチップパッケージ構造。
- 基板サイズに近いダイアタッチ層のヤング率は封止体のヤング率よりも小さくなることを特徴とする請求項1に記載の基板サイズに近いダイアタッチ層を有するICチップパッケージ構造。
- 基板は単層もしくは多層PCBから成ることを特徴とする請求項1に記載の基板サイズに近いダイアタッチ層を有するICチップパッケージ構造。
- 封止体はさらにチップを完全に密封していることを特徴とする請求項1に記載の基板サイズに近いダイアタッチ層を有するICチップパッケージ構造。
- ボールパッド群は信号転送用パッドとして使われ、かつチップに電気接続されていることを特徴とする請求項1に記載の基板サイズに近いダイアタッチ層を有するICチップパッケージ構造。
- 基板の上表面はほぼ矩形状になり、基板サイズに近いダイアタッチ層の第二部位に対して第一部位よりも基板の上表面の両短側辺に接近していることを特徴とする請求項1に記載の基板サイズに近いダイアタッチ層を有するICチップパッケージ構造。
- 基板サイズに近いダイアタッチ層の下方に対応する半分だけ被覆されるかもしくは完全に被覆されないボールパッド群を備えないことを特徴とする請求項1に記載の基板サイズに近いダイアタッチ層を有するICチップパッケージ構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007009204A JP4550073B2 (ja) | 2007-01-18 | 2007-01-18 | Icチップパッケージ構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007009204A JP4550073B2 (ja) | 2007-01-18 | 2007-01-18 | Icチップパッケージ構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008177347A true JP2008177347A (ja) | 2008-07-31 |
JP4550073B2 JP4550073B2 (ja) | 2010-09-22 |
Family
ID=39704158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007009204A Active JP4550073B2 (ja) | 2007-01-18 | 2007-01-18 | Icチップパッケージ構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4550073B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010114388A (ja) * | 2008-11-10 | 2010-05-20 | Powertech Technology Inc | ウインドウ型半導体パッケージ |
CN111755394A (zh) * | 2019-03-27 | 2020-10-09 | 奇景光电股份有限公司 | 倒装芯片封装 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001358253A (ja) * | 2000-06-12 | 2001-12-26 | Hitachi Cable Ltd | Bga型半導体装置 |
JP2005243693A (ja) * | 2004-02-24 | 2005-09-08 | Toshiba Corp | 半導体装置 |
JP2006073825A (ja) * | 2004-09-02 | 2006-03-16 | Toshiba Corp | 半導体装置及びその実装方法 |
JP2006135044A (ja) * | 2004-11-05 | 2006-05-25 | Toshiba Corp | 半導体パッケージ用基板およびそれを用いた半導体装置 |
-
2007
- 2007-01-18 JP JP2007009204A patent/JP4550073B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001358253A (ja) * | 2000-06-12 | 2001-12-26 | Hitachi Cable Ltd | Bga型半導体装置 |
JP2005243693A (ja) * | 2004-02-24 | 2005-09-08 | Toshiba Corp | 半導体装置 |
JP2006073825A (ja) * | 2004-09-02 | 2006-03-16 | Toshiba Corp | 半導体装置及びその実装方法 |
JP2006135044A (ja) * | 2004-11-05 | 2006-05-25 | Toshiba Corp | 半導体パッケージ用基板およびそれを用いた半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010114388A (ja) * | 2008-11-10 | 2010-05-20 | Powertech Technology Inc | ウインドウ型半導体パッケージ |
CN111755394A (zh) * | 2019-03-27 | 2020-10-09 | 奇景光电股份有限公司 | 倒装芯片封装 |
CN111755394B (zh) * | 2019-03-27 | 2022-04-26 | 奇景光电股份有限公司 | 倒装芯片封装 |
Also Published As
Publication number | Publication date |
---|---|
JP4550073B2 (ja) | 2010-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6385049B1 (en) | Multi-board BGA package | |
JP2005026680A (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
JP2000216281A (ja) | 樹脂封止型半導体装置 | |
US20050110128A1 (en) | Highly reliable stack type semiconductor package | |
US20080093725A1 (en) | Semiconductor package preventing warping and wire severing defects, and method of manufacturing the semiconductor package | |
JP2010141295A (ja) | 基板上シュリンクパッケージ | |
US20070052082A1 (en) | Multi-chip package structure | |
US20080237855A1 (en) | Ball grid array package and its substrate | |
US7030487B1 (en) | Chip scale packaging with improved heat dissipation capability | |
US20040245651A1 (en) | Semiconductor device and method for fabricating the same | |
US20060017156A1 (en) | Method for mounting a chip on a base and arrangement produced by this method | |
JP4550073B2 (ja) | Icチップパッケージ構造 | |
US20050017354A1 (en) | Arrangement for reducing stress in substrate-based chip packages | |
KR100766498B1 (ko) | 반도체 패키지 및 그 제조방법 | |
US7652383B2 (en) | Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module | |
JP2008177185A (ja) | パッケージ構造 | |
KR20070079654A (ko) | 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법 | |
US20080169551A1 (en) | IC chip package with near substrate scale chip attachment | |
KR100631944B1 (ko) | Fbga 패키지 | |
JPH08250529A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2008053614A (ja) | Bga型パッケージ | |
US20050285247A1 (en) | Substrate-based die package with BGA or BGA-like components | |
KR100379085B1 (ko) | 반도체장치의봉지방법 | |
JP3543679B2 (ja) | Bga用配線テープ及びそれを用いた半導体装置 | |
KR20010026839A (ko) | 와이어 본딩 방식의 칩 스케일 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100621 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100707 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4550073 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |