KR100631944B1 - Fbga 패키지 - Google Patents

Fbga 패키지 Download PDF

Info

Publication number
KR100631944B1
KR100631944B1 KR1020040049483A KR20040049483A KR100631944B1 KR 100631944 B1 KR100631944 B1 KR 100631944B1 KR 1020040049483 A KR1020040049483 A KR 1020040049483A KR 20040049483 A KR20040049483 A KR 20040049483A KR 100631944 B1 KR100631944 B1 KR 100631944B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
cavity
copper
package
Prior art date
Application number
KR1020040049483A
Other languages
English (en)
Other versions
KR20060000571A (ko
Inventor
정관호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040049483A priority Critical patent/KR100631944B1/ko
Publication of KR20060000571A publication Critical patent/KR20060000571A/ko
Application granted granted Critical
Publication of KR100631944B1 publication Critical patent/KR100631944B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 FBGA(fine pitch ball grid array) 패키지에 관하여 개시한다. 개시된 본 발명은 구리배선을 구비하며 중앙부에 캐버티(cavity)가 구비된 기판과 상기 기판 상에 접착제를 매개로 하여 페이스 다운 타입으로 부착된 센터 패드형 반도체 칩과 상기 기판 캐버티를 관통하여 반도체 칩의 본딩 패드와 기판의 구리배선간을 전기적으로 연결시키는 복수개의 본딩 와이어와 반도체 칩을 포함한 기판 상부면과 본딩 와이어를 포함한 기판 캐버티를 밀봉하는 봉지제 및 상기 기판 저면에 구리배선과 연결되도록 부착된 복수개의 솔더 볼을 포함한다. 여기서, 상기 접착제는 기판 구리배선의 구리가 반도체 칩 표면으로 이동(migration)되는 것을 차단하기 위한 차단막과 상기 차단막 상하면 각각에 부착된 접착층으로 구성된다.

Description

FBGA 패키지{Fine pitch ball grid array package}
도 1은 종래의 FBGA 패키지를 도시한 단면도.
도 2는 본 발명에 따른 FBGA 패키지를 도시한 단면도.
- 도면의 부요 부분에 대한 부호의 설명 -
110, 210 : 반도체 칩 120, 220 : 기판
130, 230 : 본딩 와이어 140 240 : 봉지제
150, 250 : 솔더 볼 111, 211 : 본딩 패드
121, 221, 221a : 접착 테이프 122, 222 : 구리배선
223 : 솔더 마스크 260 : 차단막
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 FBGA(fine pitch ball grid array) 패키지에 관한 것이다.
현재 전자제품은 더욱 소형화, 경량화, 고속화, 다기능화 되고 있으며, 이를 가능하게 하기 위해 반도체 패키지는 그 크기를 낮추면서 전기적 특성을 향상시키는 방향으로 개발되어져 왔으며, BGA(ball grid array) 패키지가 그 좋은 예이다.
이러한 BGA 패키지에 따르면, 반도체 칩은 회로 패턴을 구비한 기판 상에 부착되며, 반도체 칩의 본딩 패드와 기판의 전극 패드는 본딩 와이어에 의해 상호 연결되고, 반도체 칩 및 본딩 와이어를 포함한 기판 상부면은 봉지제로 몰딩되며, 그리고, 기판의 하부면에는 외부 회로에의 실장 수단인 솔더 볼이 부착된다.
이와 같은 BGA 패키지는 전체 크기가 칩 크기와 유사하기 때문에 실장 면적을 최소화할 수 있고, 아울러, 솔더 볼에 의해 외부 회로와의 전기적 연결이 이루어지므로 전기적 신호 전달 경로의 최소화를 통해 향상된 전기적 특성을 갖는다.
아울러, 칩의 실장 밀도를 높이기 위한 형태로서 최근에 개발된 반도체 칩 패키지로서는 FBGA(fine pitch ball grid array) 패키지가 있다.
이하에서는 도 1을 참조하여 종래의 FBGA 패키지에 대하여 설명하도록 한다.
도 1은 종래의 FBGA 패키지의 단면을 도시한 것으로, 도시된 바와 같이, 종래의 FBGA 패키지는 접착 테이프(121)에 의해 반도체 칩(110)이 그의 본딩 패드(111)가 아래를 향하도록 캐버티(cavity)를 구비한 기판(120) 상에 부착되어 있다.
또한, 반도체 칩(110)의 본딩 패드(111)와 기판(120)의 구리(Cu)배선(122)은 캐버티를 관통한 본딩 와이어(130)에 의해 상호 연결되어 있다. 그리고, 반도체 칩(110)을 포함한 기판(120)의 상부면과 본딩 와이어(130)를 포함한 기판(120)의 캐버티는 EMC(epoxy molding compound)와 같은 봉지제(140)로 몰딩되어 있으며, 구리배선(122)의 볼 랜드 상에 기판(120)의 실장을 위한 솔더 볼(150)이 부착된 구조로 이루어진다.
그러나, 이와 같은 구조의 FBGA 패키지는 그 자체로는 커다란 문제가 없지만, 그 제조 후 패키지의 신뢰성 조건인 THB(temperature humidity bias)나 HAST (high acceleration stress test) 등에 관한 테스트를 실시하게 되면, 기판 구리배선에 존재하는 구리(Cu)가 반도체 칩의 본딩패드 형성면으로 이동(migration)되고, 이렇게 이동된 구리로 인해 칩의 전기적 불량이 발생되어 결국 그 신뢰성을 확보하기 어렵다.
따라서, 본 발명은 전술한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 기판 구리배선에 존재하는 구리가 칩 표면으로 이동하는 것을 차단할 수 있도록 한 FBGA 패키지를 제공함에 그 목적이 있다.
또한, 본 발명은 기판 구리배선에 존재하는 구리가 칩 표면으로 이동하는 것을 차단함으로써 신뢰성이 확보되도록 한 FBGA 패키지를 제공함에 그 다른 목적이 있다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 FBGA 패키지는 구리배선을 구비하며 중앙부에 캐비티(cavity)가 구비된 기판; 상기 기판 상에 접착제를 매개로 하여 본딩 패드가 형성된 중앙부가 상기 캐비티와 대응되게 페이스 다운 타입으로 부착된 센터 패드형 반도체 칩; 상기 기판 캐비티를 관통하여 상기 반도체 칩의 본딩 패드와 상기 기판의 구리배선 사이를 전기적으로 연결하는 복수 개의 본딩 와이어; 상기 반도체 칩을 포함한 상기 기판 상부면과 상기 본딩 와이어를 포함한 상기 기판의 캐비티를 밀봉하는 봉지제; 및 상기 기판 저면에 상기 구리배선과 연결되도록 부착된 복수 개의 솔더 볼을 포함하는 FBGA 패키지에 있어서, 상기 접착제는 상기 기판 구리배선의 구리가 상기 반도체 칩 표면으로 이동(migration)되는 것을 차단하기 위한 차단막과, 상기 차단막 상하면 각각에 형성되어 상기 반도체 칩 및 기판과 부착되는 접착층으로 구성된다.
(실시예)
이하, 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2는 본 발명에 따른 FBGA 패키지의 단면을 도시한 것으로서, 도시된 바와 같이, 본 발명의 FBGA 패키지는 접착제에 의해 중앙에 본딩패드(211)가 형성된 센터 패드형 반도체 칩(210)이 그의 본딩 패드(211)가 아래를 향하도록 캐버티 (cavity)를 구비한 기판(220) 상에 페이스 다운(face down)타입으로 부착되어 있다.
여기서, 기판(220)에는 구리(Cu)배선(222)과, 구리배선(222)의 전극 패드를 노출시키도록 솔더 마스크(223)가 형성되어 있다.
또한, 반도체 칩(210)과 기판(220)을 부착시키는 접착제는 차단막(260)과 접착막(221, 221a)으로 형성되어 있는데, 차단막(260) 상부면과 하부면에 접착막 (221, 221a)이 형성되어 있다. 다시 말해, 접착제는 접착막(221, 221a) 사이에 차단막(260)이 개재된 구조로 이루어진다. 이러한 접착제에 의해 반도체 칩(210)과 기판(220)이 부착된다.
여기서, 차단막(260)은 0.01∼0.30mm의 두께로 형성되는데, 차단막(260)은 기판(220)과 동일하게 캐버티를 구비한 형상이거나, 또는, 기판(220)의 캐버티를 중심으로 분할된 형상으로 형성된다. 그리고, 차단막(260)은 FR4, FR5 및 BT 레진으로 구성된 그룹으로부터 선택되는 어느 하나의 물질로 이루어진다.
또한, 본 발명의 FBGA 패키지는 반도체 칩(210)의 본딩 패드(211)와 기판(220)의 구리배선(222)은 캐버티를 관통한 본딩 와이어(230)에 의해 상호 연결되어 있으며, 본딩 와이어(230)에 의해 반도체 칩(210)의 본딩 패드(211)와 기판(220)의 구리배선(222)이 전기적으로 연결되어 있다.
이러한 반도체 칩(210)을 포함한 기판(220)의 상부면과 본딩 와이어(230)를 포함한 기판(220)의 캐버티는 EMC(epoxy molding compound)와 같은 봉지제(240)로 몰딩되며, 구리배선(222)의 볼 랜드 상에는 기판(220)의 실장을 위한 솔더 볼(250)이 부착된 구조로 본 발명의 FBGA 패키지는 이루어진다.
이와 같은 구조로 된 본 발명의 FBGA에 따르면, 반도체 칩(210)과 기판(220)을 부착시키는 접착제는 차단막(260)과 접착막(221, 221a)으로 형성되어 있으며, 특히, 차단막(260)은 기판(220)과 동일하게 캐버티를 구비한 형상이거나, 또는, 기판 (220)의 캐버티를 중심으로 분할된 형상으로 형성되어 있다.
이러한 차단막(260)의 형상에 의해 차단막(260)을 부착함에 따라 발생할 수 있는 반도체 칩(210)의 휘어짐 현상을 방지할 수 있으며, 뿐만 아니라, 반도체 칩을 적층할 경우 와이어 본딩 영역이 개방되어 있으므로 반도체 칩과 기판을 전기적으로 연결하는 와이어 본딩이 용이하다.
또한, 차단막(260)은 FR4, FR5 및 BT 레진으로 구성된 그룹으로부터 선택되는 어느 하나의 물질로 이루어져 있는데, 이러한 물질은 구리배선(222)에 존재하는 구리(Cu)의 이동(migration)을 차단하는 물질로서, 그 결과, 구리배선(222)의 구리가 반도체 칩 (210)의 본딩 패드(211) 표면으로 이동하는 것을 방지한다.
이상에서 알 수 있는 바와 같이, 본 발명은 반도체 칩과 기판을 접착하는 접착제에 차단막을 형성시킴으로써, 기판의 구리배선을 형성하는 구리가 반도체 칩으로 이동하는 것을 차단할 수 있으며, 그에 따라 FBGA 패키지의 신뢰성을 향상시킬 수 있다.
이상, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (4)

  1. 구리배선을 구비하며 중앙부에 캐비티(cavity)가 구비된 기판; 상기 기판 상에 접착제를 매개로 하여 본딩 패드가 형성된 중앙부가 상기 캐비티와 대응되게 페이스 다운 타입으로 부착된 센터 패드형 반도체 칩; 상기 기판 캐비티를 관통하여 상기 반도체 칩의 본딩 패드와 상기 기판의 구리배선 사이를 전기적으로 연결하는 복수 개의 본딩 와이어; 상기 반도체 칩을 포함한 상기 기판 상부면과 상기 본딩 와이어를 포함한 상기 기판의 캐비티를 밀봉하는 봉지제; 및 상기 기판 저면에 상기 구리배선과 연결되도록 부착된 복수 개의 솔더 볼을 포함하는 FBGA 패키지에 있어서,
    상기 접착제는 상기 기판 구리배선의 구리가 상기 반도체 칩 표면으로 이동(migration)되는 것을 차단하기 위한 차단막과, 상기 차단막 상하면 각각에 형성되어 상기 반도체 칩 및 기판과 부착되는 접착층으로 구성된 것을 특징으로 하는 FBGA 패키지.
  2. 제 1 항에 있어서,
    상기 차단막은 상기 기판과 동일하게 캐비티를 구비한 형상이거나, 또는, 상기 기판 캐비티를 중심으로 분할된 형상인 것을 특징으로 하는 반도체 패키지의 FBGA 패키지.
  3. 제 1 항에 있어서,
    상기 차단막은 0.01∼0.30mm의 두께를 갖는 특징으로 하는 FBGA 패키지.
  4. 제 1 항에 있어서,
    상기 차단막은 FR4, FR5 및 BT 레진으로 구성된 그룹으로부터 선택되는 어느 하나의 물질로 이루어진 것을 특징으로 하는 FBGA 패키지.
KR1020040049483A 2004-06-29 2004-06-29 Fbga 패키지 KR100631944B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040049483A KR100631944B1 (ko) 2004-06-29 2004-06-29 Fbga 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049483A KR100631944B1 (ko) 2004-06-29 2004-06-29 Fbga 패키지

Publications (2)

Publication Number Publication Date
KR20060000571A KR20060000571A (ko) 2006-01-06
KR100631944B1 true KR100631944B1 (ko) 2006-10-04

Family

ID=37103847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049483A KR100631944B1 (ko) 2004-06-29 2004-06-29 Fbga 패키지

Country Status (1)

Country Link
KR (1) KR100631944B1 (ko)

Also Published As

Publication number Publication date
KR20060000571A (ko) 2006-01-06

Similar Documents

Publication Publication Date Title
US6534859B1 (en) Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
US6630373B2 (en) Ground plane for exposed package
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US6607942B1 (en) Method of fabricating as grooved heat spreader for stress reduction in an IC package
US7939924B2 (en) Stack type ball grid array package and method for manufacturing the same
US7595227B2 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US8383456B2 (en) Semiconductor device and manufacturing method therefor
US6201302B1 (en) Semiconductor package having multi-dies
US8030783B2 (en) Integrated circuit package with open substrate
US6385049B1 (en) Multi-board BGA package
US20020158318A1 (en) Multi-chip module
US20050051890A1 (en) Die-up ball grid array package including a substrate capable of mounting an integrated circuit die and method for making the same
KR100674907B1 (ko) 고신뢰성을 갖는 스택형 반도체 패키지
US20060284298A1 (en) Chip stack package having same length bonding leads
KR100587081B1 (ko) 개선된 열방출 특성을 갖는 반도체 패키지
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
US20050051907A1 (en) Integrated circuit package
KR100713931B1 (ko) 고속 및 고성능의 반도체 패키지
US20220148955A1 (en) Semiconductor package
KR100608366B1 (ko) 미세 피치 볼 그리드 어레이 패키지
KR20080048311A (ko) 반도체 패키지 및 그 제조방법
KR100631944B1 (ko) Fbga 패키지
US6875639B2 (en) Semiconductor device and method of manufacturing the same
KR100762871B1 (ko) 칩크기 패키지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee