JP2005243693A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005243693A
JP2005243693A JP2004048000A JP2004048000A JP2005243693A JP 2005243693 A JP2005243693 A JP 2005243693A JP 2004048000 A JP2004048000 A JP 2004048000A JP 2004048000 A JP2004048000 A JP 2004048000A JP 2005243693 A JP2005243693 A JP 2005243693A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
tape substrate
heat sink
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004048000A
Other languages
English (en)
Inventor
Yoshio Takenouchi
喜夫 竹之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004048000A priority Critical patent/JP2005243693A/ja
Publication of JP2005243693A publication Critical patent/JP2005243693A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 半導体チップからの放熱を容易にし、かつ、パッケージにおける機械的強度を高めたヒートシンク構造を有する半導体装置を提供することを目的とする。
【解決手段】 ヒートシンク21に突起加工部22を配置し、テープ基板13と接触する構造にすることによって、機械的強度を高め、かつ、半導体チップ11からの放熱を容易にすることができる。
【選択図】 図2

Description

本発明は、テープ基板等によって実装された半導体装置に関する。
近年の半導体装置においては、そのパッケージの小型・薄型化が要求されている。これに対して、高密度配線の容易な配線テープ、例えば、TAB(Tape Automatic Bonding)テープを用いたBGA(Ball Grid Array)構造のパッケージが製品化されている。このようなパッケージでは、テープ基板の面積に対し、それに搭載される半導体チップの面積がほぼ同等の場合、パッケージは十分な剛性をもつ。しかし、半導体チップの更なる高密度化によりその面積が縮小した際、テープ基板に対し半導体チップの面積が小さくなり、パッケージにおける周辺部にテープ基板だけの領域ができる。このため、テープ基板に変形しやすく、パッケージの反り等が発生する。
その対策として、半導体チップの周囲をモールド封止する方法がある。しかし、この方法では、半導体チップからの発熱が大きい場合、放熱性が悪化するため、半導体チップの裏面側にヒートシンクを形成し、半導体チップからの放熱とテープ基板の強度補強の両者に対応させる方法が用いられる。
図10にBGAパッケージされた従来構造の半導体装置の断面図を示す。
半導体チップ31は金属配線34とその金属配線を保護する絶縁層35を有するテープ基板33に接着材32を介し接着されている。また、半導体チップの素子面側に形成される少なくとも一つ以上の電極パッド(図示せず)とテープ基板33の上の金属配線34とを金属細線36で電気的に接続し、電極パッド及び金属細線36を保護するために絶縁材料37で封止されている。
また、外部と電気的に接続するために絶縁層35の一部が半田ボールを搭載する領域38として開口されている。その半田ボールを搭載する領域38には、半田ボール39が接続されている。このBGAパッケージの構造は半田ボールがチップの外側に配置されているため、ファンアウト構造と呼ばれる。
このファンアウト構造では、パッケージにおける周辺部にテープ基板だけの領域ができるため、テープ基板に変形しやすく、パッケージの反り等が発生する。
その対策として、半導体チップの周囲をモールド封止する方法がある。しかし、大規模集積回路のように発熱が大きい場合、前述のように、この方法では放熱性が悪化する。このため、半導体チップの裏面側にヒートシンク41を形成し、半導体チップからの放熱とテープ基板の強度補強の両方に対応させる。
また、上述の問題に加え、生産性、製造コスト等を考慮し、例えば補強板を平凸状に成形加工し、半導体チップに接して実装する方法がある(例えば、特許文献1参照。)。しかし、このような方法においては、平凸状にする補強板の折り曲げ部分において、機械的強度が弱くなると共に、パッケージにおける高さの制約も存在するため、十分な折り曲げが出来ないという欠点があった。
特開平11−284092号公報 (第3ページ、第1図)
本発明はパッケージされた半導体チップからの放熱を容易にでき、かつ、パッケージにおける機械的強度に対しても優れた性能をもつヒートシンク構造を有する半導体装置を提供する。
上記の課題を解決するため、本発明の第1の態様は、半導体装置として、第1の主面に電極パッドを有する半導体チップと、前記電極パッドと接続する配線が形成された第1の主面、及び前記半導体チップの第1の主面を一部が覆うように前記半導体チップと接着した第2の主面を有するテープ基板と、前記半導体チップの第2の主面に接着し、かつ、前記テープ基板の第2の主面と接着する突起加工部が形成されたヒートシンクとを有することを特徴とする。
本発明によれば、ヒートシンクにチップと同一高さの突起加工を施し、テープ基板と接触する構造にすることによって、パッケージにおける機械的強度を損なうことなく、半導体チップからの放熱を容易にすることができる。
以下、図面を参照して本発明の実施例を説明する。
図1(a)は本発明の第1の実施例におけるテープ基板の平面の模式図である。また、図1(b)は半導体チップにテープ基板が接着された状態におけるその断面の模式図である。
テープ基板はTABテープであり、図1(a)に示すように、そのTABテープは半導体チップ11を覆うように半導体チップ11の表面上に配置されている。また、半導体チップ11における電極パッド(図示せず)が形成されている領域に関し、そのTABテープには、テープ基板開口部23が設けられている。
また、図1(b)に示すように、テープ基板13には、金属配線14が形成されており、その金属配線14を保護する絶縁層15が周囲に形成されている。半導体チップ11はテープ基板13に接着材12を介し接着されている。また、半導体チップ11の素子面側に形成される少なくとも一つ以上の電極パッド(図示せず)とテープ基板13の上の金属配線14とを金属細線16で電気的に接続している。これにより、半導体チップは外部との信号のやりとりができる。更に、電極パッド及び金属細線16を保護するために絶縁材料17で封止され、外界から保護されている。
また、外部と電気的に接続するために絶縁層15の一部が半田ボールを搭載する領域18として開口されている。その半田ボールを搭載する領域18には半田ボール19が接続されている。このBGAパッケージの構造は半田ボールがチップの外側に配置されているため、ファンアウト構造と呼ばれる。
図2(a)に本発明による半導体装置の第1の実施例におけるヒートシンクの平面の模を、また、図2(b)に半導体装置の第1の実施例における断面の模式図を示す。
図2(a)に示すようにヒートシンク21は半導体チップ11を覆うように配置されており、接着剤(図示せず)を介して接続されている。このヒートシンク21によって半導体チップ11から発生した熱は外界に対して放熱される。また、ヒートシンク21は、その四隅近傍にU字曲げ形状の突起加工部22を有し、その突起部とテープ基板13とが接着剤(図示せず)を介して接着されている。
図2(b)に示すように、ヒートシンク21の周辺部にU字曲げ形状の突起加工部22を形成することにより、ヒートシンク21の放熱性を高めることができ、また、突起加工部22とテープ基板13とを接合することで、パッケージの反り等の問題が発生することを防止できる。
また、このような構造は金属板を用い、プレス加工法によって精度良く形成することができる。
上述のように、U字曲げ形状の突起加工部を有するヒートシンクを半導体チップに接着させ、かつ、そのヒートシンクの一部をテープ基板に接着させることにより、パッケージにおける半導体チップからの放熱を容易にすることができると共に、十分な機械的強度を持たせることができる。
図3は本発明の第2の実施例におけるヒートシンクの平面の模式図である。
本実施例においては、ヒートシンク21におけるU字曲げ形状の突起加工部22を縦横の列として複数並べた構造である。
このような構造のヒートシンク21も金属板をプレス加工することにより形成可能である。
また、テープ基板(図示せず)との接着点である突起加工部22を増加させることにより、放熱に必要な表面積を増加させることができる。
図4は本発明の第3の実施例におけるヒートシンクの平面の模式図である。
本実施例においては、ヒートシンク21におけるU字曲げ形状の突起加工部22が半導体チップ11を取り囲むように配置した構造である。
このような構造のヒートシンク21も金属板をプレス加工することにより形成可能である。
また、テープ基板(図示せず)との接着点である突起加工部22を増加させることにより、放熱に必要な表面積を増加させることができる。
図5は本発明の第4の実施例におけるヒートシンクの平面の模式図である。
本実施例においては、図4における本発明の第3の実施例に示すように、ヒートシンク21におけるU字曲げ形状の突起加工部22が半導体チップ11を2重に取り囲むように配置すると共に、更に2重に取り囲んだ領域を接続するように配置した構造である。
このような構造のヒートシンク21も金属板をプレス加工することにより形成可能である。
この構造は、ヒートシンクが比較的薄い場合においても、テープ基板(図示せず)の変形を防止することができる。
図6は本発明の第5の実施例における半導体装置の断面の模式図である。
本実施例においては、半田ボール19の搭載位置と突起加工部22との位置を、テープ基板13を挟んで平面的にほぼ同一の場所に設置する構造をとる。
このような構造のヒートシンク21も金属板をプレス加工することにより形成可能である。
この構造は、この半導体装置を更に別途基板(図示せず)に実装する場合、或いは製品試験等を実施する場合等の、半田ボールに荷重の加わる工程においてもパッケージの剛性を高めることができる。
図7は本発明の第6の実施例における半導体装置の断面の模式図である。
本実施例においては、突起加工部22を傾斜させた構造をとる。
このような構造のヒートシンク21も金属板をプレス加工することにより形成可能である。
この構造は、ヒートシンクの表面積を更に増加させ、半導体装置からの放熱を容易にすることが可能である。
図8は本発明の第7の実施例における半導体装置の断面の模式図である。
本実施例においては、実施例2に示した突起加工部22をその側面を打ち抜くように加工した構造であり、図3におけるA−A断面を示したものである。
この構造は、半導体チップ表面からテープ基板までの距離が大きく、通常のプレス加工では形成が困難な場合においても、突起加工部の側面を打ち抜くことによって十分な高さをもった突起加工部をプレス成形にて形成することを可能にする。
図9は本発明の第6の実施例における半導体装置の断面の模式図である。
本実施例において、突起加工部22はU字型でなく、半導体チップ11と接着する主面と対向する主面を平坦にした形状をとる。例えば、図9(a)ではテープ基板の周辺部に突起加工部22が配置されている。このような構造のヒートシンク21は金属板の端部をプレス加工により折り返すことで形成することができる。
また、図9(b)ではテープ基板の周辺部からやや内側に突起加工部22が配置されている。
以上の構造では、半導体チップが比較的薄く、折り返しの高さが十分に確保できない場合においても、ヒートシンクとテープ基板との接着領域及び接触面積を、所望の形及び広さに制御可能であり、ヒートシンク表面積を増大させる効果が得られる。
なお、本発明は上述した実施形態に何ら限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することができる。
本発明による半導体装置の第1の実施例におけるテープ基板の平面の模式図及び半導体チップにテープ基板が接着された状態におけるその断面の模式図。 本発明による半導体装置の第1の実施例におけるヒートシンクの平面の模式図及び半導体装置の断面の模式図。 本発明による半導体装置の第2の実施例におけるヒートシンクの平面の模式図。 本発明による半導体装置の第3の実施例におけるヒートシンクの平面の模式図。 本発明による半導体装置の第4の実施例におけるヒートシンクの平面の模式図。 本発明による半導体装置の第5の実施例における断面の模式図。 本発明による半導体装置の第6の実施例における断面の模式図。 本発明による半導体装置の第7の実施例における断面の模式図。 本発明による半導体装置の第8の実施例における断面の模式図。 従来例における半導体装置の断面の模式図。
符号の説明
11、31 半導体チップ
12、32 接着剤
13、33 テープ基板
14、34 金属配線
15、35 絶縁層
16、36 金属細線
17、37 絶縁材料
18、38 半田ボールを搭載する領域
19、39 半田ボール
21、41 ヒートシンク
22 突起加工部
23 テープ基板開口部

Claims (5)

  1. 第1の主面に電極パッドを有する半導体チップと、
    前記電極パッドと接続する配線が形成された第1の主面、及び前記半導体チップの第1の主面を一部が覆うように前記半導体チップと接着した第2の主面を有するテープ基板と、
    前記半導体チップの第2の主面に接着し、かつ、前記テープ基板の第2の主面と接着する突起加工部が形成されたヒートシンクとを
    有することを特徴とする半導体装置。
  2. 前記突起加工部がU字曲げ形状であることを特徴とする請求項1に記載の半導体装置。
  3. 前記突起加工部が複数個あることを特徴とする請求項1又は請求項2に記載の半導体装置。
  4. 前記突起加工部が前記半導体チップを取り囲むように配置されていることを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置。
  5. 前記テープ基板の第1の主面上に前記配線と接続する半田ボールが搭載される領域を有し、前記テープ基板を挟んで、前記突起加工部と前記領域とが対向するように配置されていることを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体装置。
JP2004048000A 2004-02-24 2004-02-24 半導体装置 Pending JP2005243693A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004048000A JP2005243693A (ja) 2004-02-24 2004-02-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004048000A JP2005243693A (ja) 2004-02-24 2004-02-24 半導体装置

Publications (1)

Publication Number Publication Date
JP2005243693A true JP2005243693A (ja) 2005-09-08

Family

ID=35025139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004048000A Pending JP2005243693A (ja) 2004-02-24 2004-02-24 半導体装置

Country Status (1)

Country Link
JP (1) JP2005243693A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177347A (ja) * 2007-01-18 2008-07-31 Powertech Technology Inc Icチップパッケージ構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177347A (ja) * 2007-01-18 2008-07-31 Powertech Technology Inc Icチップパッケージ構造
JP4550073B2 (ja) * 2007-01-18 2010-09-22 力成科技股▲分▼有限公司 Icチップパッケージ構造

Similar Documents

Publication Publication Date Title
US7279789B2 (en) Thermally enhanced three-dimensional package and method for manufacturing the same
US20050236701A1 (en) Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
US7952177B2 (en) Resin-sealed semiconductor device, leadframe with die pads, and manufacturing method for leadframe with die pads
US7531895B2 (en) Integrated circuit package and method of manufacture thereof
US20070284715A1 (en) System-in-package device
JP5947165B2 (ja) 電子装置
JP2001015668A (ja) 樹脂封止型半導体パッケージ
KR20010037254A (ko) 반도체패키지
KR100722597B1 (ko) 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지기판
JP4319229B2 (ja) 半導体装置
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP4489791B2 (ja) Qfnパッケージ
US7750444B2 (en) Lead-on-chip semiconductor package and leadframe for the package
JP5361426B2 (ja) 半導体デバイス
JP2005243693A (ja) 半導体装置
JP4556732B2 (ja) 半導体装置及びその製造方法
JP6111973B2 (ja) 半導体装置
JP5851906B2 (ja) 半導体装置およびその製造方法
JP3699966B2 (ja) リードフレーム,樹脂封止型半導体装置及びその製造方法
JP2015056540A (ja) 半導体装置及びその製造方法
JP2000049271A (ja) 半導体装置
CN219435859U (zh) 一种芯片封装结构和电子设备
JP7257977B2 (ja) 半導体装置および半導体モジュール
JP2009158825A (ja) 半導体装置
JP2005252314A (ja) リードフレーム,樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606