JP4489791B2 - Qfnパッケージ - Google Patents

Qfnパッケージ Download PDF

Info

Publication number
JP4489791B2
JP4489791B2 JP2007128525A JP2007128525A JP4489791B2 JP 4489791 B2 JP4489791 B2 JP 4489791B2 JP 2007128525 A JP2007128525 A JP 2007128525A JP 2007128525 A JP2007128525 A JP 2007128525A JP 4489791 B2 JP4489791 B2 JP 4489791B2
Authority
JP
Japan
Prior art keywords
resin
lead
lead portion
semiconductor package
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007128525A
Other languages
English (en)
Other versions
JP2007243220A (ja
Inventor
康仁 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007128525A priority Critical patent/JP4489791B2/ja
Publication of JP2007243220A publication Critical patent/JP2007243220A/ja
Application granted granted Critical
Publication of JP4489791B2 publication Critical patent/JP4489791B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

この発明は、半導体素子を樹脂で封止するリードレス型の樹脂封止型半導体パッケージに関するものである。
携帯機器の小型化に伴い、半導体パッケージにも小型化の要求がある。それを満足するパッケージの一つとしてリードレスパッケージが世の中に出回ってきた。
図6は従来の樹脂封止型半導体パッケージを示す図であって、(a)は側面図、(b)は底面図であり、1は封止樹脂、2はリード部、そして20はこの封止樹脂1とリード部2を含むパッケージ本体である。このタイプは通称QFN(Quad Flat Non leaded)と呼ばれるパッケージであって、図6に示すとおり、パッケージ本体20からリード部2が外部に出ていないタイプのパッケージである。
このパッケージの特徴は、前述の通り、パッケージ本体20からリード部2が出ておらず、また、基板(図示せず)に実装されるリード部2がパッケージ本体20の裏面に位置している。しかるに、このリード部2の封止樹脂1との密着面が4面しかないため、リード部2と封止樹脂1との密着が弱く、リード部2の脱落が懸念される。
図7は図6におけるパッケージ本体20のI−I部の断面図であるが、リード部の脱落が懸念されるため、多くは、図7に示すエッチング特有の断面形状の高密着性に期待する所が大きかった。
しかしながら、リードフレームの生産性とコスト面を考慮すると、金型で打ち抜くスタンピングフレームの適用を考慮することが必要となる。スタンピングフレームでは金型で打ち抜いてリードを形成するため、リード部2の断面形状はほぼ四角形になる。
上記のような従来の、スタンピングフレームを使用した樹脂封止型半導体パッケージは、その断面形状がほぼ四角形になるため、パッケージ本体20とリード部2との密着面には凹凸が無くフラットになり、リード部2の封止樹脂に対する密着力が非常に弱くなっている。また、基板へ実装した後、半導体パッケージと基板との熱膨張係数の差により、リード部2の半田付け部にストレスが加わり、その力により密着の弱い封止樹脂1とリード部2との界面がはがれるなどのという問題があった。
この発明はかかる問題点を解決するためになされたものであり、本発明の目的はスタンピングで加工されたフレームにおいても、信頼性の高い樹脂封止型半導体パッケージを安価に提供することである。
第1の発明にかかる樹脂封止型半導体パッケージは、封止樹脂とリード部とを備えるとともに、前記リード部の4面にて前記封止樹脂と接着し、かつ実装面が露出した樹脂封止型半導体パッケージにおいて、前記リード部の前記封止樹脂と接着する部分にくぼみを設けたことを特徴とするものである。
また、第2の発明にかかる樹脂封止型半導体パッケージは、封止樹脂とリード部とを備えるとともに、前記リード部の4面にて前記封止樹脂と接着し、かつ実装面が露出した樹脂封止型半導体パッケージにおいて、前記リード部の実装面の隅部にテーパを設けたことを特徴とするものである。
さらに、第3の発明にかかる樹脂封止型半導体パッケージは、封止樹脂とリード部とを備えるとともに、前記リード部の4面にて前記封止樹脂と接着し、かつ実装面が露出した樹脂封止型半導体パッケージにおいて、前記リード部の実装面の隅部に段差を設けたことを特徴とするものである。
また、第4の発明にかかる樹脂封止型半導体パッケージは、封止樹脂とリード部とを備えるとともに、前記リード部の4面にて前記封止樹脂と接着し、かつ実装面が露出した樹脂封止型半導体パッケージにおいて、前記リード部の前記封止樹脂と接着する部分をくさび型にしたことを特徴とするものである。
さらに、第5の発明にかかる樹脂封止型半導体パッケージは、リード部がスタンピングで加工されたフレームから成ることを特徴とするものである。
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
第1〜第4の発明によれば、リード部と封止樹脂との密着性が高まり、基板への半田付け後の熱ストレスに対しても、リード部と封止樹脂との剥離や脱落がなく、信頼性の高い樹脂封止型半導体パッケージを提供できる。
また、第5の発明によれば、フレームの生産性が向上すると伴にコストを低減することができる。
以下、図1から図5を用いて、この発明の実施の形態について説明する。
実施の形態1.
まず、図1と図2を用いて、この発明の実施の形態1について説明する。
図1は、この発明の実施の形態1におけるリードレス型の樹脂封止型半導体パッケージを示す図であって、(a)は側面図、(b)は底面図であるが、一点鎖線で示すリード部2はその形状を示すのではなく、その位置を示している。図1を参照して、1は封止樹脂、2はリード部、20は前記封止樹脂1とリード部2を含むパッケージ本体である。
図2はこの発明の実施の形態1における、スタンピングで加工されたリード部を示す底面図であって、図1(b)のA部の拡大図であり、図2の形状通り、リード部2の封止樹脂1と接着する部分に凹状のくぼみ3を設けている。このようにすることによって、トランスファーモールド時に、このくぼみ3に封止樹脂1が入り込み、アンカー効果がでる。またこうすることによって、リード部2にかかる、パッケージ本体20から外側への引っ張り力に対するリード抜け防止に有効となる。
実施の形態2.
図3は、この発明の実施の形態2における、スタンピングで加工されたリード部を示す側面図であって、図1(a)のB部の拡大図である。このように、半導体パッケージの裏面方向へのリード部2の抜け防止のため、パッケージ本体20の裏面側であって前記リード部2の実装部の隅部にテーパ4を設けている。
実施の形態3.
図4はこの発明の実施の形態3における、スタンピングで加工されたリード部を示す側面図であって、図1(a)のB部の拡大図である。この実施の形態3においては、前記リード部2の実装面の隅部に段差5を設けてパッケージ本体20の裏面に出たリード部2の幅を細くすることによって、半導体パッケージの裏面方向へのリード部の抜けを防止している。
実施の形態4.
図5は、この発明の実施の形態4における、スタンピングで加工されたリード部を示す底面図であって、図1(b)のA部の拡大図である。この実施の形態4においては、パッケージ本体20の側面方向のリード幅と内側方向のリード幅を、内側方向のリード幅を太くするように変えて、実施の形態1と同様にアンカー効果を得ることができる。
また、実施の形態1〜4までを複数組み合わせたリードにすることで、さらに効果が高まる。
この発明の実施の形態1における樹脂封止型半導体パッケージを示す側面図と底面図である。 この発明の実施の形態1における樹脂封止型半導体パッケージのリード部を示す底面図である。 この発明の実施の形態2における樹脂封止型半導体パッケージのリード部を示す側面図である。 この発明の実施の形態3における樹脂封止型半導体パッケージのリード部を示す側面図である。 この発明の実施の形態4における樹脂封止型半導体パッケージのリード部を示す底面図である。 従来の樹脂封止型半導体パッケージを示す側面図と底面図である。 図6におけるパッケージ本体のI−I部の断面図である。
符号の説明
1 封止樹脂
2 リード部
3 くぼみ
4 テーパ
5 段差

Claims (3)

  1. 封止樹脂と、前記封止樹脂の周囲に配置された複数のリードとを有し、前記複数のリードの下面が実装面と使用されるQFNパッケージであって、
    前記複数のリードの各々は、前記実装面と使用される前記下面と、前記下面に対向する上面と、前記下面と前記上面の間に位置し、スタンピングで加工された互いに対向する2つの側面とを有し、
    前記複数のリードの各々は、更に、前記下面と前記2つの側面との各々の間に、前記下面の幅が前記上面の幅より小さくなるように、平坦に形成されたテーパ面を有し、
    前記上面と前記2つの側面とで規定される前記複数のリードの各々の上部分の形状は、ほぼ四角形を有し、
    前記下面に対する前記テーパ面の角度は、前記下面に対する前記2つの側面の角度と異なる角度である
    ことを特徴とするQFNパッケージ。
  2. 請求項1において、前記テーパ面は、前記複数のリードの各々の長さ方向において形成されていることを特徴とするQFNパッケージ。
  3. 請求項1において、前記テーパ面の周囲において、前記下面と前記2つの側面との間に、前記封止樹脂の一部が形成されていることを特徴とするQFNパッケージ。
JP2007128525A 2007-05-14 2007-05-14 Qfnパッケージ Expired - Fee Related JP4489791B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007128525A JP4489791B2 (ja) 2007-05-14 2007-05-14 Qfnパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007128525A JP4489791B2 (ja) 2007-05-14 2007-05-14 Qfnパッケージ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP18891499A Division JP4390317B2 (ja) 1999-07-02 1999-07-02 樹脂封止型半導体パッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010048321A Division JP2010118712A (ja) 2010-03-04 2010-03-04 Qfnパッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2007243220A JP2007243220A (ja) 2007-09-20
JP4489791B2 true JP4489791B2 (ja) 2010-06-23

Family

ID=38588368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007128525A Expired - Fee Related JP4489791B2 (ja) 2007-05-14 2007-05-14 Qfnパッケージ

Country Status (1)

Country Link
JP (1) JP4489791B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5164160B2 (ja) * 2008-09-25 2013-03-13 日立マクセル株式会社 半導体装置とその製造方法
TWI557933B (zh) 2010-03-30 2016-11-11 Dainippon Printing Co Ltd A manufacturing method of a wire frame or a substrate for a light emitting diode, a semiconductor device, and a wire frame or a substrate for a light emitting diode
US20110248392A1 (en) * 2010-04-12 2011-10-13 Texas Instruments Incorporated Ball-Grid Array Device Having Chip Assembled on Half-Etched metal Leadframe
WO2012060336A1 (ja) 2010-11-02 2012-05-10 大日本印刷株式会社 Led素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム
CN113707634A (zh) * 2021-07-19 2021-11-26 中国电子科技集团公司第十三研究所 片式封装外壳

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5297064U (ja) * 1976-01-20 1977-07-20
JPH0369248U (ja) * 1989-11-10 1991-07-09
JPH09275178A (ja) * 1996-04-03 1997-10-21 Matsushita Electric Ind Co Ltd 半導体パッケージとその製造方法
JPH09312373A (ja) * 1996-05-23 1997-12-02 Miyazaki Oki Electric Co Ltd リードフレームのインナーリード先端構造及びその加工方法
JPH1174440A (ja) * 1997-06-27 1999-03-16 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JPH11260983A (ja) * 1998-03-13 1999-09-24 Matsushita Electron Corp リードフレームの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5297064U (ja) * 1976-01-20 1977-07-20
JPH0369248U (ja) * 1989-11-10 1991-07-09
JPH09275178A (ja) * 1996-04-03 1997-10-21 Matsushita Electric Ind Co Ltd 半導体パッケージとその製造方法
JPH09312373A (ja) * 1996-05-23 1997-12-02 Miyazaki Oki Electric Co Ltd リードフレームのインナーリード先端構造及びその加工方法
JPH1174440A (ja) * 1997-06-27 1999-03-16 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JPH11260983A (ja) * 1998-03-13 1999-09-24 Matsushita Electron Corp リードフレームの製造方法

Also Published As

Publication number Publication date
JP2007243220A (ja) 2007-09-20

Similar Documents

Publication Publication Date Title
CN101218673B (zh) 半导体装置
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
JP4390317B2 (ja) 樹脂封止型半導体パッケージ
JP2002151554A (ja) 半導体装置
JP4489791B2 (ja) Qfnパッケージ
US7952198B2 (en) BGA package with leads on chip
JP6092645B2 (ja) 半導体装置
JP4767277B2 (ja) リードフレームおよび樹脂封止型半導体装置
CN102208391A (zh) 具有凹陷的单元片接合区域的引线框
EP2688098B1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2007165692A (ja) 電子装置の製造方法
JP2010118712A (ja) Qfnパッケージの製造方法
JP2010192930A (ja) アイランド露出型半導体装置
JP2002359338A (ja) リードフレーム及びそれを用いた半導体装置並びにその製造方法
JP2007150044A (ja) 半導体装置
JP2006269719A (ja) 電子装置
JP2003007933A (ja) 樹脂封止型半導体装置
JP2005311099A (ja) 半導体装置及びその製造方法
JP4840305B2 (ja) 半導体装置の製造方法
JP2012204667A (ja) 半導体装置
JP2013012567A (ja) 半導体装置
JP5857883B2 (ja) モールドパッケージの製造方法
JP2009158825A (ja) 半導体装置
JP2008258541A (ja) 半導体装置及びその製造方法
JP2006032773A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100331

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees