JP4767277B2 - リードフレームおよび樹脂封止型半導体装置 - Google Patents
リードフレームおよび樹脂封止型半導体装置 Download PDFInfo
- Publication number
- JP4767277B2 JP4767277B2 JP2008099948A JP2008099948A JP4767277B2 JP 4767277 B2 JP4767277 B2 JP 4767277B2 JP 2008099948 A JP2008099948 A JP 2008099948A JP 2008099948 A JP2008099948 A JP 2008099948A JP 4767277 B2 JP4767277 B2 JP 4767277B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- lead
- pad
- sealing resin
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
図1(a)は、本発明の第1の実施形態に係るパワーQFNの裏面を示す斜視図であり、(b)は、(a)に示すパワーQFNをIb-Ib線で切断した場合の断面図である。また、図1(c)は、本実施形態のパワーQFNを底面から見た場合の平面図である。なお、図1(c)においては理解を容易にするために封止樹脂6を透明体として扱っている。また、以下の説明における上下の方向は、図1(b)における上下を基準にするものとする。
次に、本実施形態のパワーQFNの製造方法を説明する。
本発明の第2の実施形態に係る樹脂封止型半導体装置について説明する。図5(a)は、第2の実施形態に係るパワーQFNのうちリードフレームの一部を拡大して示す斜視図である。また、図5(b)は、本実施形態のパワーQFNを上方から見た場合の平面図であり、(c)は、本実施形態のパワーQFNを下方から見た場合の平面図である。なお、図5(b)、(c)においては、構造を理解しやすいように半導体チップ4と封止樹脂と6を透明体として扱っている。また、第1の実施形態と同じ部材については詳細な説明は省略する。
本発明の樹脂封止型半導体装置の第3の実施形態として、第2の実施形態に係るパワーQFNに対して、ダイパッドと封止樹脂との噛み合わせ部の形状を変更を加えたパワーQFNを以下に説明する。
図7(a)は、本発明の第4の実施形態に係るパワーQFNを上方から見た場合の平面図であり、(b)は、本実施形態のパワーQFNを下方から見た場合の平面図である。なお、同図においては、構造を理解しやすいように半導体チップ4と封止樹脂と6を透明体として扱うとともに、半導体チップの図示を省略している。
1a、2c、2e 薄厚部
2 ダイパッド
2a 中央部
2b 周辺部
3 吊りリード
4 半導体チップ
5 金属細線
6 封止樹脂
7 接着剤
9 外部電極
11 貫通孔
11a 凹部
11b、11c、11d、12 溝
20 リードフレーム
30 封止金型
31 リード
Claims (2)
- ダイパッド中央部と、前記ダイパッド中央部を囲むダイパッド周辺部とを有し、前記ダイパッド周辺部において、平面外形が四角形であるダイパッド下部と、前記ダイパッド下部の上に位置し、平面外形が八角形であるダイパッド上部とを有するダイパッドと、前記ダイパッドの周囲に配置された信号用リードと、前記ダイパッドを支持する吊りリードとを備え、
前記ダイパッド下部とダイパッド上部とは、平面外形のコーナー部の位置が互いにずれて形成されており、
上から見た際に、前記ダイパッド下部のコーナー部は前記ダイパッド上部の平面外形から突出し、且つ、前記ダイパッド上部のコーナー部は前記ダイパッド下部の平面外形から突出しており、
前記ダイパッド周辺部の外縁部には、噛み合わせ部が形成されるとともに前記ダイパッド上部が前記ダイパッド下部よりも突出した薄厚部が設けられており、
前記ダイパッド中央部の上面は前記ダイパッド周辺部の上面よりも高い位置に配置されていることを特徴とするリードフレーム。 - ダイパッド中央部と、前記ダイパッド中央部を囲むダイパッド周辺部とを有し、前記ダイパッド周辺部において、平面外形が四角形であるダイパッド下部と、前記ダイパッド下部の上に位置し、平面外形が八角形であるダイパッド上部とを有するダイパッドと、前記ダイパッドの周囲に配置された信号用リードと、前記ダイパッドを支持する吊りリードとを有するリードフレームと、
前記ダイパッド中央部の上面に搭載され、電極パッドを有する半導体チップと、
前記電極パッドと前記信号用リードとを接続する接続部材と、
前記リードフレーム、前記半導体チップ、前記接続部材を封止する封止樹脂と
を備え、
前記ダイパッド下部とダイパッド上部とは、平面外形のコーナー部の位置がずれて形成されており、
上から見た際に、前記ダイパッド下部のコーナー部は前記ダイパッド上部の平面外形から突出し、且つ、前記ダイパッド上部のコーナー部は前記ダイパッド下部の平面外形から突出しており、
前記ダイパッド周辺部の外縁部には、噛み合わせ部が形成されるとともに前記ダイパッド上部が前記ダイパッド下部よりも突出した薄厚部が設けられており、前記噛み合わせ部は前記封止樹脂により充填されており、
前記半導体チップが搭載された前記ダイパッド中央部の上面は、前記ダイパッド周辺部の上面よりも高い位置に配置されており、
前記ダイパッドの下面および前記信号用リードの下面は、前記封止樹脂から露出していることを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008099948A JP4767277B2 (ja) | 2008-04-08 | 2008-04-08 | リードフレームおよび樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008099948A JP4767277B2 (ja) | 2008-04-08 | 2008-04-08 | リードフレームおよび樹脂封止型半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005137707A Division JP2006318996A (ja) | 2005-05-10 | 2005-05-10 | リードフレームおよび樹脂封止型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008211231A JP2008211231A (ja) | 2008-09-11 |
JP4767277B2 true JP4767277B2 (ja) | 2011-09-07 |
Family
ID=39787209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008099948A Active JP4767277B2 (ja) | 2008-04-08 | 2008-04-08 | リードフレームおよび樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4767277B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010087129A (ja) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP2013243251A (ja) * | 2012-05-21 | 2013-12-05 | Sinfonia Technology Co Ltd | 電子モジュール及び電子モジュールの製造方法 |
JP6019988B2 (ja) * | 2012-09-19 | 2016-11-02 | 大日本印刷株式会社 | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体 |
JP5971133B2 (ja) * | 2013-01-25 | 2016-08-17 | 株式会社デンソー | 回路基板 |
JP6129645B2 (ja) | 2013-05-29 | 2017-05-17 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05226564A (ja) * | 1992-02-14 | 1993-09-03 | Rohm Co Ltd | 半導体装置 |
JP2570611B2 (ja) * | 1993-12-10 | 1997-01-08 | 日本電気株式会社 | 樹脂封止型半導体装置 |
JP3093603B2 (ja) * | 1994-04-15 | 2000-10-03 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
JP3106087B2 (ja) * | 1995-04-07 | 2000-11-06 | 松下電器産業株式会社 | リードフレーム及び半導体装置 |
JP2002100722A (ja) * | 2000-09-21 | 2002-04-05 | Hitachi Ltd | 半導体装置 |
JP4417541B2 (ja) * | 2000-10-23 | 2010-02-17 | ローム株式会社 | 半導体装置およびその製造方法 |
JP3502377B2 (ja) * | 2001-06-27 | 2004-03-02 | 松下電器産業株式会社 | リードフレーム、樹脂封止型半導体装置及びその製造方法 |
JP2003204027A (ja) * | 2002-01-09 | 2003-07-18 | Matsushita Electric Ind Co Ltd | リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法 |
-
2008
- 2008-04-08 JP JP2008099948A patent/JP4767277B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008211231A (ja) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006318996A (ja) | リードフレームおよび樹脂封止型半導体装置 | |
JP3736516B2 (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
WO2004004005A1 (ja) | 半導体装置およびその製造方法 | |
KR20040053902A (ko) | 멀티 칩 패키지 | |
US20180122731A1 (en) | Plated ditch pre-mold lead frame, semiconductor package, and method of making same | |
JP3470111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
JP4767277B2 (ja) | リードフレームおよび樹脂封止型半導体装置 | |
TWI431728B (zh) | 具強化式基座之半導體封裝構造 | |
JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP5767294B2 (ja) | 半導体装置 | |
US6774479B2 (en) | Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device | |
US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4489791B2 (ja) | Qfnパッケージ | |
JP4203925B2 (ja) | 樹脂封止型半導体装置 | |
JP2002359338A (ja) | リードフレーム及びそれを用いた半導体装置並びにその製造方法 | |
JP2010165777A (ja) | 半導体装置及びその製造方法 | |
JP5420737B2 (ja) | 半導体装置の製造方法 | |
JP2004207764A (ja) | リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法 | |
JP2005327967A (ja) | 半導体装置 | |
JP2005311099A (ja) | 半導体装置及びその製造方法 | |
JP2005191158A (ja) | 半導体装置及びその製造方法 | |
JP2010118712A (ja) | Qfnパッケージの製造方法 | |
JP2006216993A (ja) | 樹脂封止型半導体装置 | |
JP2017038051A (ja) | 半導体パッケージ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4767277 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |