JP4203925B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP4203925B2
JP4203925B2 JP2005070667A JP2005070667A JP4203925B2 JP 4203925 B2 JP4203925 B2 JP 4203925B2 JP 2005070667 A JP2005070667 A JP 2005070667A JP 2005070667 A JP2005070667 A JP 2005070667A JP 4203925 B2 JP4203925 B2 JP 4203925B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
semiconductor chip
encapsulated semiconductor
encapsulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005070667A
Other languages
English (en)
Other versions
JP2005167292A (ja
Inventor
匡紀 南尾
厚 堀木
敏行 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005070667A priority Critical patent/JP4203925B2/ja
Publication of JP2005167292A publication Critical patent/JP2005167292A/ja
Application granted granted Critical
Publication of JP4203925B2 publication Critical patent/JP4203925B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Description

本発明は、樹脂封止型半導体装置に関するものであり、特に、ＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）と称される樹脂封止型半導体装置の薄型化、素子の高速化および複数の樹脂封止型半導体装置の３次元積載を実現する樹脂封止型半導体装置に関するものである。
従来より、小型、薄型の樹脂封止型半導体装置として、片面のみが封止樹脂により封止されたＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）と称される樹脂封止型半導体装置が開発されている。
まず、従来の樹脂封止型半導体装置に用いられるリードフレームについて説明する。
図８は、従来のリードフレームを示す平面図である。
図８に示すように、リードフレーム１の枠部２の開口領域３に対して、その略中央部に配置されたダイパッド４と、一端がダイパッド４の各角部に接続し、他端が枠部２に接続してダイパッド４を支持した吊りリード部５と、ダイパッド４の各辺にその先端が対向して配列した複数のインナーリード６とよりなるものである。
次に、従来の樹脂封止型半導体装置について説明する。
図９（ａ）は従来の樹脂封止型半導体装置を示す平面図であり、図９（ｂ）は図９（ａ）のＡ−Ａ１箇所を示す断面図である。
図９（ａ）および図９（ｂ）に示すように、従来の樹脂封止型半導体装置は、リードフレーム１のダイパッド４上に接着された半導体素子７と、ダイパッド４にその先端が対向して配列した複数のインナーリード６と、半導体素子７の電極８とインナーリード６の表面とを電気的に接続した金属細線９と、ダイパッド４、インナーリード６の底面を露出させ、半導体素子７の外囲領域を封止した封止樹脂１０とより、パッケージ１１の底面および側面にインナーリード６の底面および外方側面が外部端子１２として配列されたものである。
次に、従来の樹脂封止型半導体装置の製造方法について説明する。
図１０および図１１は、従来の樹脂封止型半導体装置の製造方法の各工程を示す断面図である。
まず、図１０（ａ）に示すように、半導体素子を搭載するダイパッド４と、ダイパッド４の各辺にその先端が対向して配列した複数のインナーリード６とからなるリードフレーム１を用意する。
次に、図１０（ｂ）に示すように、リードフレーム１のダイパッド４上に接着剤（図示せず）により半導体素子７を接着して搭載する。
次に、図１０（ｃ）に示すように、半導体素子７とインナーリード６の表面のボンディング箇所とを金属細線９により電気的に接続する。
次に、図１１（ａ）に示すように、封止金型１３により、ダイパッド４、インナーリード６の表面および半導体素子７の外囲領域を挟み込んで封止樹脂１０により封止する。
次に、図１１（ｂ）に示すように、封止金型から封止樹脂で封止されたパッケージ１１を取り出すことにより、インナーリード６の底面および外方側面が外部端子１２としてパッケージ１１の底面に配列した樹脂封止型半導体装置が完成する（例えば特許文献１参照）。
特開２０００−３０７０４９号公報
しかしながら、前記従来のリードフレームならびにそれを用いた樹脂封止型半導体装置およびその製造方法は、半導体チップの電極とインナーリードとが金属細線で接続されているため、樹脂封止型半導体装置の厚みが大きくなって薄型化に限界があった。
また、外部端子としての突出部先端のサイズについて考慮されていなかったため、外部端子のサイズの縮小化や外部端子どうしの距離の狭ピッチ化についての取組みがされていなかった。
また、高速信号または高周波信号が動作する状況においては、金属細線における信号の損失の存在が問題となって、半導体チップの機能を十分発揮できないという課題があった。
また、樹脂封止型半導体装置の底面のみにしか外部端子が露出していなかったため、複数の樹脂封止型半導体装置を積載しても、外部端子どうしで互いに電気的な接続を行うことができず、３次元実装の実現が困難であるという課題があった。
前記従来の課題を解決するために、本発明のリードフレームの製造方法は、フレーム枠と、前記フレーム枠から内側に延在した複数のインナーリードとからなる構成体に対して、インナーリードの表面の一部にハーフエッチングまたはプレス処理を行い、前記インナーリードの表面に突出部を形成する。
また、第１の半導体チップと、前記第１の半導体チップの第１の電極に形成された第１の導電性バンプと、その表面が前記第１の導電性バンプに接続し、前記第１の半導体チップの周辺よりも外方まで延在する複数のインナーリードと、前記複数のインナーリードの表面において、前記第１の半導体チップの周辺よりも外方に設けられた突出部と、前記突出部の外側に設けられた段差部と、前記複数のインナーリードの先端部によって囲まれた領域内で、前記第１の半導体チップの第２の電極と第２の導電性バンプによって電気的に接続され、前記第１の半導体チップの周辺よりも内側に位置する第２の半導体チップと、前記第１の半導体チップの表面、前記第２の半導体チップの表面、前記第１の導電性バンプ、前記第２の導電性バンプおよび前記段差部を封止した封止樹脂とからなり、前記突出部の表面は前記封止樹脂の外面および前記第１の半導体チップの裏面と同一面である。
また、第１の半導体チップの裏面と封止樹脂の外面とは同一面である。
また、インナーリードの裏面と封止樹脂の外面とは同一面である。
これらの構成により、複数の樹脂封止型半導体装置を安定して積層することができる。
また、インナーリードは内側の先端部に向かって、突出部側に徐々に傾いている。
これにより、インナーリードの樹脂封止型半導体装置の側面側に近いほど、封止工程においてテープに食い込みやすいため、封止樹脂がインナーリードの表面に形成されることなく基板または他の半導体装置との安定した電気的接続を確保することができる。
また、突出部にボール電極が形成されている。
これにより、実装基板との電気的な接続の信頼性を向上させることができる。
また、インナーリードの突出部の表面の一部に絶縁性薄膜が形成され、前記突出部の表面のうち、前記絶縁性薄膜が形成された部分を除いた部分が外部端子である。
これにより、基板に直接実装しても電気的なリークを防止でき、基板から曲げ応力が伝達された場合でも、その曲げ応力をボール電極で吸収できる。
また、樹脂封止型半導体装置を積載した樹脂封止型半導体装置であって、第１の樹脂封止型半導体装置のインナーリードの裏面と第２の樹脂封止型半導体装置の突出部とが電気的に接続されている。
これにより、樹脂封止型半導体装置を積載させることができ、小さい実装面積で多機能を実現することが可能である。
また、樹脂封止型半導体装置が３個以上積載されている。
インナーリードの第１の導電性バンプと接触する部分に凸部が形成され、前記 凸部が前記第１の導電性バンプに食い込んで接続していることを特徴とする請求項１に記載の樹脂封止型半導体装置。
本発明のリードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法は、薄型の樹脂封止型半導体装置を実現でき、樹脂封止型半導体装置の積載化が可能となるものである。
以下、本発明のリードフレームならびに樹脂封止型半導体装置およびその製造方法の一実施形態について説明する。
まず、本実施形態のリードフレームについて説明する。
図１（ａ）は本実施形態のリードフレームを示す平面図であり、図１（ｂ）は図１（ａ）のＢ−Ｂ１箇所における断面図である。
図１（ａ）および図１（ｂ）に示すように、本実施形態のリードフレーム１４は銅材または４２−アロイ等の金属板よりなり、厚みが１００〜３００〔μｍ〕のフレーム枠１５と、フレーム枠１５から内側に延在した複数のインナーリード１６と、複数のインナーリード１６各々の表面に設けられた突出部１７とからなり、突出部１７の側部には、フレーム枠１５の厚みの約半分の厚みの段差１８が設けられている。ここで、インナーリード１６の表面とは、搭載される半導体チップと対向する面のことであり、すなわち、半導体チップの電極と電気的に接続する導電性バンプが形成される面である。なお、本実施形態では、リードフレーム１４の厚みは１５０〔μｍ〕であり、突出部１７の段差１８は２段以上設けられていてもよい。
次に、本実施形態のリードフレームの製造方法の概略について説明する。
本実施形態のリードフレームの製造方法は、フレーム枠と、フレーム枠から内側に延在した複数のインナーリードとからなる構成体に対して、インナーリードの表面の一部にハーフエッチングまたはプレス処理を行い、インナーリードの表面に突出部を形成するものである。さらに、インナーリードの表面の一部にハーフエッチングまたはプレス処理を行い、インナーリードの表面に突出部を形成した後、突出部の表面の周囲から、さらにハーフエッチングまたはプレス処理を行って突出部の側部に段差を設けてもよい。
次に、本実施形態の樹脂封止型半導体装置について説明する。
図２（ａ）は本実施形態の樹脂封止型半導体装置を示す平面図であり、図２（ｂ）は側面図であり、図２（ｃ）は底面図であり、図２（ｄ）は図２（ａ）のＣ−Ｃ１箇所における断面図である。
図２（ａ）〜図２（ｄ）に示すように、本実施形態の樹脂封止型半導体装置は、第１の半導体チップ１９と、第１の半導体チップ１９の第１の電極２０に形成された第１の導電性バンプ２１と、その表面が第１の導電性バンプ２１に接続し、第１の半導体チップ１９の周辺よりも外方まで延在する複数のインナーリード１６と、複数のインナーリード１６の表面において、第１の半導体チップ１９の周辺よりも外方に設けられた突出部１７と、突出部１７の表面に形成された半田等からなるボール電極２２と、突出部１７の側部に設けられた段差１８と、複数のインナーリード１６の先端部によって囲まれた領域内で、第１の半導体チップ１９の第２の電極２３と第２の導電性バンプ２４によって電気的に接続された第２の半導体チップ２５と、第１の半導体チップ１９の表面、第２の半導体チップ２５の表面、第１の導電性バンプ２１および第２の導電性バンプ２４を封止した封止樹脂２６とからなる。そして、突出部１７の表面は封止樹脂２６の外面と略同一面であり、第１の半導体チップ１９の裏面と封止樹脂２６の外面とは略同一面であり、インナーリード１６の裏面と封止樹脂２６の外面とは略同一面である。
また、本実施形態では、インナーリード１６は内側の先端部に向かって、突出部側に徐々に傾いているので、インナーリードの樹脂封止型半導体装置の側面側に近いほど、封止工程においてテープに食い込みやすいため、封止樹脂がインナーリードの表面に形成されることなく基板または他の半導体装置との安定した電気的接続を確保することができる。
また、インナーリード１６の突出部１７の表面の一部に絶縁性薄膜（図示せず）が形成され、突出部１７の表面のうち、絶縁性薄膜が形成された部分を除いた部分が外部端子であるので、基板に直接実装しても電気的なリークを防止でき、基板から曲げ応力が伝達された場合でも、その曲げ応力をボール電極で吸収できる。
次に、図示していないが、第１の半導体チップ１９とインナーリードとの接続部において、インナーリード１６の表面の第１の導電性バンプ２１と接触する部分の形状について説明する。インナーリード１６の表面に形成された凸部が、第１の導電性バンプに食い込んで接続することにより、第１の導電性バンプとインナーリードとの安定した接続を確保することができる。なお、凸部は、その先端に凹部を有する形状であってもよい。
以上、本実施形態の樹脂封止型半導体装置は、突出部の段差を設けた部分よりも先端側において、突出部断面のサイズを小さくすることができるため、突出部の外部端子として機能する先端面の面積が小さくなって、突出部の先端面どうしの狭ピッチ化が可能である。また、複数の樹脂封止型半導体装置を安定して積層することができる。
次に、本実施形態の樹脂封止型半導体装置を複数個積載した場合について説明する。
図３は、本実施形態の樹脂封止型半導体装置の複数個を積載した状態を示す断面図である。なお、各樹脂封止型半導体装置の構成については、前記の本実施形態の樹脂封止型半導体装置と同様であるので省略する。
図３に示すように、第１の樹脂封止型半導体装置２７と第２の樹脂封止型半導体装置２８とが積載され、第１の樹脂封止型半導体装置２７の突出部１７の表面と、第２の樹脂封止型半導体装置２８のインナーリード１６の裏面とが、半田からなるボール電極２２により電気的に接続されている。なお、樹脂封止型半導体装置は３個以上積載されてもよい。
したがって、本実施形態の樹脂封止型半導体装置を複数個積載した場合、樹脂封止型半導体装置１個分の実装面積でありながら、複数の樹脂封止型半導体装置が互いに電気的接続を取ることが可能となって、多機能な高密度実装型の樹脂封止型半導体装置を実現することができる。
次に、本実施形態の樹脂封止型半導体装置の製造方法について説明する。
図４〜図７は、本実施形態の樹脂封止型半導体装置の製造方法の各工程を示した断面図である。なお、本実施形態の樹脂封止型半導体装置で用いられるリードフレームについては、前記リードフレームの実施形態と同一であるので、ここでは詳細な説明は省略する。
最初に、樹脂封止型半導体装置の製造方法の第１の実施形態について説明する。
まず、図４（ａ）に示すように、フレーム枠１５と、フレーム枠１５から内側に延在した複数のインナーリード１６と、複数のインナーリード１６各々の表面に設けられた突出部１７と、突出部１７の側部に設けられた段差１８とからなるリードフレーム１４を用意する。
次に、図４（ｂ）に示すように、インナーリード１６の表面において突出部１７よりも内側に第１の導電性バンプ２１を形成し、第１の半導体チップ１９の第２の電極２３と第１の半導体チップ１９よりも小さい第２の半導体チップ２５の電極（図示せず）とを第２の導電性バンプ２４により電気的に接続した後、第１の半導体チップ１９の第２の半導体チップ２５が接続された領域よりも外側に形成された第１の電極２０と、インナーリード１６に形成された第１の導電性バンプ２１とを電気的に接続する。
次に、図５（ａ）に示すように、リードフレーム１４および第１の半導体チップ１９、第２の半導体チップ２５を封止金型２９で挟み込み、第１の半導体チップ１９の表面、第２の半導体チップ２５の表面、第１の導電性バンプ２１および第２の導電性バンプ２４を封止樹脂（図示せず）により封止し、突出部１７の表面を封止樹脂の外面と略同一面となるように封止樹脂から露出させる。この時、第１の半導体チップ１９の裏面およびリードフレーム１４の突出部１７の表面に、樹脂からなるシート３０を密着した状態で封止樹脂を封止金型２９内に注入することにより、突出部１７の表面に封止樹脂が形成されることがないので、突出部１７と実装基板の配線電極との安定した電気的接続を確保することができる。
次に、図５（ｂ）に示すように、インナーリード１６の封止樹脂２６からはみ出した部分を切断して、樹脂封止体とフレーム枠とを分離する（図示せず）。
次に、樹脂封止型半導体装置の製造方法の第２の実施形態について説明する。なお、第１の実施形態と同様な内容については省略する。
まず、図６（ａ）に示すように、フレーム枠１５と、フレーム枠１５から内側に延在した複数のインナーリード１６と、複数のインナーリード１６各々の表面に設けられた突出部１７とからなるリードフレーム１４を用意する。
次に、図６（ｂ）に示すように、第１の半導体チップ１９の第１の電極２０と、インナーリード１６の表面の突出部１７よりも内側の領域とを第１の導電性バンプ２１により電気的に接続する。
次に、図６（ｃ）に示すように、第１の半導体チップ１９の第２の電極２３と第１の半導体チップ１９よりも小さい第２の半導体チップ２５の電極とを第２の導電性バンプ２４により電気的に接続する。
次に、図７（ａ）に示すように、第１の半導体チップ１９の表面、第２の半導体チップ２５の表面、第１の導電性バンプ２１および第２の導電性バンプ２４を封止樹脂（図示せず）により封止し、突出部１７の表面を封止樹脂の外面と略同一面となるように封止樹脂から露出させる。この時、第１の半導体チップ１９の裏面およびインナーリード１６の突出部の表面に、樹脂からなるシート３０を密着した状態で封止樹脂を封止金型２９内に注入することにより、突出部１７の表面に封止樹脂が形成されることがないので、突出部１７と実装基板の配線電極との安定した電気的接続を確保することができる。
次に、図７（ｂ）に示すように、インナーリード１６の封止樹脂２６からはみ出した部分を切断して（図示せず）、樹脂封止体とフレーム枠とを分離する。
以上、樹脂封止型半導体装置の製造方法の２つの本実施形態より、０．８〔ｍｍ〕以下の薄い樹脂封止型半導体装置が実現できるので、例えば、実装基板に両面実装した状態で、規格化された薄型のＰＣカードに内蔵可能となる。
本発明は、樹脂封止型半導体装置の薄型化、素子の高速化および複数の樹脂封止型半導体装置の３次元積載を実現するものとして有用である。
本発明の一実施形態のリードフレームを示す図 本発明の一実施形態の樹脂封止型半導体装置を示す図 本発明の一実施形態の樹脂封止型半導体装置を示す断面図 本発明の一実施形態の樹脂封止型半導体装置の製造方法の各工程を示す断面図 本発明の一実施形態の樹脂封止型半導体装置の製造方法の各工程を示す断面図 本発明の一実施形態の樹脂封止型半導体装置の製造方法の各工程を示す断面図 本発明の一実施形態の樹脂封止型半導体装置の製造方法の各工程を示す断面図 従来のリードフレームを示す平面図 従来の樹脂封止型半導体装置を示す図 従来の樹脂封止型半導体装置の製造方法の各工程を示す断面図 従来の樹脂封止型半導体装置の製造方法の各工程を示す断面図
符号の説明
１ リードフレーム
２ 枠部
３ 開口領域
４ ダイパッド
５ 吊りリード部
６ インナーリード
７ 半導体素子
８ 電極
９ 金属細線
１０ 封止樹脂
１１ パッケージ
１２ 外部端子
１３ 封止金型
１４ リードフレーム
１５ フレーム枠
１６ インナーリード
１７ 突出部
１８ 段差
１９ 第１の半導体チップ
２０ 第１の電極
２１ 第１の導電性バンプ
２２ ボール電極
２３ 第２の電極
２４ 第２の導電性バンプ
２５ 第２の半導体チップ
２６ 封止樹脂
２７ 第１の樹脂封止型半導体装置
２８ 第２の樹脂封止型半導体装置
２９ 封止金型
３０ シート

Claims (9)

  1. 第１の半導体チップと、前記第１の半導体チップの第１の電極に形成された第１の導電性バンプと、その表面が前記第１の導電性バンプに接続し、前記第１の半導体チップの周辺よりも外方まで延在する複数のインナーリードと、前記複数のインナーリードの表面において、前記第１の半導体チップの周辺よりも外方に設けられた突出部と、前記突出部の外側に設けられた段差部と、前記複数のインナーリードの先端部によって囲まれた領域内で、前記第１の半導体チップの第２の電極と第２の導電性バンプによって電気的に接続され、前記第１の半導体チップの周辺よりも内側に位置する第２の半導体チップと、前記第１の半導体チップの表面、前記第２の半導体チップの表面、前記第１の導電性バンプ、前記第２の導電性バンプおよび前記段差部を封止した封止樹脂とからなり、前記突出部の表面は前記封止樹脂の外面および前記第１の半導体チップの裏面と同一面であることを特徴とする樹脂封止型半導体装置。
  2. 第１の半導体チップの裏面と封止樹脂の外面とは同一面であることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  3. インナーリードの裏面と封止樹脂の外面とは同一面であることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  4. インナーリードは内側の先端部に向かって、突出部側に徐々に傾いていることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  5. 突出部にボール電極が形成されていることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  6. インナーリードの突出部の表面の一部に絶縁性薄膜が形成され、前記突出部の表面のうち、前記絶縁性薄膜が形成された部分を除いた部分が外部端子であることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  7. 請求項１に記載の樹脂封止型半導体装置を積載した樹脂封止型半導体装置であって、第１の樹脂封止型半導体装置のインナーリードの裏面と第２の樹脂封止型半導体装置の突出部とが電気的に接続されていることを特徴とする樹脂封止型半導体装置。
  8. 樹脂封止型半導体装置が３個以上積載されたことを特徴とする請求項７に記載の樹脂封止型半導体装置。
  9. インナーリードの第１の導電性バンプと接触する部分に凸部が形成され、前記凸部が前記第１の導電性バンプに食い込んで接続していることを特徴とする請求項１に記載の樹脂封止型半導体装置。
JP2005070667A 2005-03-14 2005-03-14 樹脂封止型半導体装置 Expired - Fee Related JP4203925B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005070667A JP4203925B2 (ja) 2005-03-14 2005-03-14 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005070667A JP4203925B2 (ja) 2005-03-14 2005-03-14 樹脂封止型半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002319747A Division JP3736516B2 (ja) 2002-11-01 2002-11-01 リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005167292A JP2005167292A (ja) 2005-06-23
JP4203925B2 true JP4203925B2 (ja) 2009-01-07

Family

ID=34737802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005070667A Expired - Fee Related JP4203925B2 (ja) 2005-03-14 2005-03-14 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP4203925B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042786A (ja) * 2005-08-02 2007-02-15 Sony Corp マイクロデバイス及びそのパッケージング方法
CN100395888C (zh) * 2005-09-30 2008-06-18 矽品精密工业股份有限公司 半导体封装件及其制法
JP2007165836A (ja) * 2005-11-18 2007-06-28 Shinko Electric Ind Co Ltd 半導体装置
JP5553960B2 (ja) * 2007-10-25 2014-07-23 スパンション エルエルシー 半導体装置及びその製造方法
KR102605701B1 (ko) * 2022-06-20 2023-11-29 해성디에스 주식회사 반도체 패키지 및 이의 제조 방법

Also Published As

Publication number Publication date
JP2005167292A (ja) 2005-06-23

Similar Documents

Publication Publication Date Title
JP3736516B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
KR100369907B1 (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
JP2004056138A (ja) パッケージ組立体においてリードフレームを接合する方法、チップ積層パッケージの製造方法及びチップ積層パッケージ
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP4203925B2 (ja) 樹脂封止型半導体装置
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3801121B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP4767277B2 (ja) リードフレームおよび樹脂封止型半導体装置
KR100788341B1 (ko) 칩 적층형 반도체 패키지
JP2018190882A (ja) 半導体装置
JP2007281182A (ja) 樹脂封止型半導体装置
KR100422608B1 (ko) 적층칩패키지
JP2000349222A (ja) リードフレーム及び半導体パッケージ
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
JP2001267484A (ja) 半導体装置およびその製造方法
JP4651218B2 (ja) 半導体装置の製造方法
JP2005150294A (ja) 半導体装置およびその製造方法
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
KR100566780B1 (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지
JP4207671B2 (ja) 半導体パッケージの製造方法
JP3275787B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2005142284A (ja) 半導体装置
JPH0194643A (ja) 薄型構造の半導体装置の製造方法
JP4055175B2 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050314

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080818

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080818

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080922

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081007

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees