JP4055175B2 - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP4055175B2 JP4055175B2 JP2005294652A JP2005294652A JP4055175B2 JP 4055175 B2 JP4055175 B2 JP 4055175B2 JP 2005294652 A JP2005294652 A JP 2005294652A JP 2005294652 A JP2005294652 A JP 2005294652A JP 4055175 B2 JP4055175 B2 JP 4055175B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- lead
- semiconductor package
- leads
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、半導体パッケージに関し、特に、リード数を増やして小型化することが可能な半導体パッケージ及び半導体パッケージの製造方法に関する。
近年、電子機器に搭載される半導体部品を高密度に実装する必要性から、半導体パッケージの小型化が求められ、これを目的とした半導体パッケージとして、ＱＦＮ（Ｑｕａｄ Ｆｌａｔｐａｃｋ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）が用いられている。これは、半導体パッケージの側方に突出していたアウターリードをなくし、半導体パッケージの下面側に基板との電気的接続を行うための外部電極を設けた半導体パッケージである。
半導体パッケージは通常、その気密性を確保するために、封止樹脂でリードフレームを封止されて形成されている。特許第３０１２８１６号公報には、リードフレームの上面ばかりでなく、その下面をも樹脂封止して気密性を高めたＱＦＮが提案されている。また、放熱性の向上を図るために、半導体チップを支持するステージの下面を露出させて封止樹脂でリードフレームを封止したＱＦＮが特開２０００−２４３８９１号公報において提案されている。
半導体パッケージは通常、その気密性を確保するために、封止樹脂でリードフレームを封止されて形成されている。特許第３０１２８１６号公報には、リードフレームの上面ばかりでなく、その下面をも樹脂封止して気密性を高めたＱＦＮが提案されている。また、放熱性の向上を図るために、半導体チップを支持するステージの下面を露出させて封止樹脂でリードフレームを封止したＱＦＮが特開２０００−２４３８９１号公報において提案されている。
しかし、このようにして封止を行うと、封止される部分の面積の大きさによって、リードを設けることができる数が制限され、これによって、必要なリード数を確保するためには封止樹脂の面積を大きくせざるを得ず、半導体パッケージの小型化を図ることが困難であった。
本発明は、このような事情を考慮してなされたもので、半導体パッケージの寸法を大きくせずにリード数を増やすことによって、小型化が可能な半導体パッケージを実現し、信頼性の高い半導体パッケージを製造することが可能な半導体パッケージの製造方法を提供することを目的とする。
本発明は、このような事情を考慮してなされたもので、半導体パッケージの寸法を大きくせずにリード数を増やすことによって、小型化が可能な半導体パッケージを実現し、信頼性の高い半導体パッケージを製造することが可能な半導体パッケージの製造方法を提供することを目的とする。
以上の課題を解決するために、請求項１に記載の発明は、半導体チップと、該半導体チップを支持するためのステージと、該ステージの周辺部に該ステージに一体形成された複数の内周リードと、該内周リードの外側であるパッケージ底面側外周部に、基板及び半導体チップとの電気的接続のために設けられた複数の外周リードと、前記ステージから外方に向けて伸びる吊リードと、を樹脂封止してなり、前記内周リードの端部は、その上面が前記半導体チップ上のボンディングパッドと金属細線により電気的に接続されるとともに、その下面は基板との電気的接続のための外部電極となり、外周リード及び内周リードの外部電極よりも上に前記ステージの下面があり、ステージの半導体チップとの接触面よりも下に内周リードの上面があり、前記パッケージ内の、内周リードの金属細線の接地点の高さと、外周リードの金属細線の接地点の高さが同じであることを特徴とする半導体パッケージである。
請求項２に記載の発明は、請求項１に記載の発明において、前記ステージの半導体チップとの接触面の面積が、前記半導体チップのステージ側の面積よりも小さいことを特徴とする。
請求項３に記載の発明は、請求項１又は２に記載の発明において、前記内周リードの全てが同電位であることを特徴とする。
請求項４に記載の発明は、請求項１〜３のいずれか一項に記載の発明において、前記内周リードは、前記外周リードよりもその厚さが厚く形成されていることを特徴とする。
請求項２に記載の発明は、請求項１に記載の発明において、前記ステージの半導体チップとの接触面の面積が、前記半導体チップのステージ側の面積よりも小さいことを特徴とする。
請求項３に記載の発明は、請求項１又は２に記載の発明において、前記内周リードの全てが同電位であることを特徴とする。
請求項４に記載の発明は、請求項１〜３のいずれか一項に記載の発明において、前記内周リードは、前記外周リードよりもその厚さが厚く形成されていることを特徴とする。
以上説明したように、本発明によると、ステージの周辺部に内周リードを設けることにより、半導体パッケージの大きさを保ったままで、半導体パッケージのリード数を増やすことができ、小型化が可能な半導体パッケージを実現することができる。
また、内周リードの位置を外周リードの位置よりも下方に設定してモールド金型でクランプし封止することにより、内周リードの下面での樹脂バリの発生を防止することができ、基板との電気的接続を確実に行うことのできる信頼性の高い半導体パッケージの製造が可能な半導体パッケージの製造方法を実現することができる。
さらに、内周リードの下面に封止テープを接触させて樹脂封止を行うことにより、内周リードの下面での樹脂バリの発生を防止することができ、基板との電気的接続を確実に行うことのできる信頼性の高い半導体パッケージの製造が可能な半導体パッケージの製造方法を実現することができる。
また、内周リードの位置を外周リードの位置よりも下方に設定してモールド金型でクランプし封止することにより、内周リードの下面での樹脂バリの発生を防止することができ、基板との電気的接続を確実に行うことのできる信頼性の高い半導体パッケージの製造が可能な半導体パッケージの製造方法を実現することができる。
さらに、内周リードの下面に封止テープを接触させて樹脂封止を行うことにより、内周リードの下面での樹脂バリの発生を防止することができ、基板との電気的接続を確実に行うことのできる信頼性の高い半導体パッケージの製造が可能な半導体パッケージの製造方法を実現することができる。
以下、本発明を詳細に説明する。
図１は、本発明の半導体パッケージの例を示す図である。図１（ａ）は半導体パッケージ１の上面図であり、図１（ｂ）は図１（ａ）に示した半導体パッケージ１のＡ―Ａ´断面図である。
図１中、符号２は半導体チップであり、ステージ３によって支持されている。
符号４は、ステージ３の周辺部に設けられた内周リードであり、符号５は半導体パッケージ１の底面側外周部に設けられた外周リードである。内周リード４と外周リード５は、いずれも半導体チップ２上のボンディングパッドと金属細線６によって電気的に接続されている。これら半導体チップ２、ステージ３、内周リード４、外周リード５等は封止樹脂７によって封止されている。
図１は、本発明の半導体パッケージの例を示す図である。図１（ａ）は半導体パッケージ１の上面図であり、図１（ｂ）は図１（ａ）に示した半導体パッケージ１のＡ―Ａ´断面図である。
図１中、符号２は半導体チップであり、ステージ３によって支持されている。
符号４は、ステージ３の周辺部に設けられた内周リードであり、符号５は半導体パッケージ１の底面側外周部に設けられた外周リードである。内周リード４と外周リード５は、いずれも半導体チップ２上のボンディングパッドと金属細線６によって電気的に接続されている。これら半導体チップ２、ステージ３、内周リード４、外周リード５等は封止樹脂７によって封止されている。
このように、この例の半導体パッケージにおいては、通常のＱＦＮ（Ｑｕａｄ Ｆｌａｔｐａｃｋ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）において設けられている外周リード５ばかりでなく、ステージ３の周辺部に内周リード４が設けられている。この内周リード４は、グランドピン等の同電位ピン同士をステージ３を介してショートさせることによって、ステージ３の周辺部をリードとして機能させるようにしたものである。このようにして設けられた内周リード４は、主にグランド端子として用いることができるため、半導体パッケージ１の外周部に設けられた外周リード５の数を減らすことができ、封止樹脂の面積を増大させることなく、半導体パッケージ１の大きさを保ったままで、半導体パッケージ１が有するリード数を増やすことができる。
このようにして設けられた内周リード４は、その全てが同電位となるようにして用いることができる。
この例によると、ステージ３の周辺部に内周リード４を設けることにより、半導体パッケージ１の大きさを保ったままで、半導体パッケージ１のリード数を増やすことができ、小型化が可能な半導体パッケージ１を実現することができる。
このようにして設けられた内周リード４は、その全てが同電位となるようにして用いることができる。
この例によると、ステージ３の周辺部に内周リード４を設けることにより、半導体パッケージ１の大きさを保ったままで、半導体パッケージ１のリード数を増やすことができ、小型化が可能な半導体パッケージ１を実現することができる。
次に、本発明の半導体パッケージの製造方法の例について説明する。
内周リード４及び外周リード５は、その下面が基板との電気的接続を行うための外部電極となるため、封止樹脂７で封止する際、内周リード４及び外周リード５の下面に樹脂バリが発生しないことが必要となる。この樹脂バリの発生を防止することができる半導体パッケージの製造方法の例を図２に示す。
図２中、符号１１はモールド金型であり、符号１１ａはモールド金型の上型、符号１１ｂはモールド金型の下型である。ボンディング済みのリードフレームがモールド金型１１にセットされ、加熱された封止樹脂７がモールド金型１１に封入される。この封止工程において、外周リード５は、モールド金型の上型１１ａと下型１１ｂとに挟まれている位置から近いため、金型クランプが強く、そのため外周リード５下面への樹脂バリはほとんど発生しない。
内周リード４及び外周リード５は、その下面が基板との電気的接続を行うための外部電極となるため、封止樹脂７で封止する際、内周リード４及び外周リード５の下面に樹脂バリが発生しないことが必要となる。この樹脂バリの発生を防止することができる半導体パッケージの製造方法の例を図２に示す。
図２中、符号１１はモールド金型であり、符号１１ａはモールド金型の上型、符号１１ｂはモールド金型の下型である。ボンディング済みのリードフレームがモールド金型１１にセットされ、加熱された封止樹脂７がモールド金型１１に封入される。この封止工程において、外周リード５は、モールド金型の上型１１ａと下型１１ｂとに挟まれている位置から近いため、金型クランプが強く、そのため外周リード５下面への樹脂バリはほとんど発生しない。
しかし、内周リード４は、モールド金型の上型１１ａと下型１１ｂとに挟まれている位置から遠く、直接クランプされないため、樹脂封入時に内周リード４が内側に押され、内周リード４の下側に樹脂バリが発生しやすい。この樹脂バリの発生を防止するため、図２に示すように、内周リード４の位置を外周リード５の位置よりも予めΔｄだけ下方に設定しておき、このようにオフセットされた状態でモールド金型１１の上型１１ａと下型１１ｂとでクランプし、封止樹脂７によって封止する。
この例によると、内周リード４の位置を外周リード５の位置よりも下方に設定してモールド金型でクランプし封止することにより、内周リード４も下型１１ｂに確実に接触させることができるので、内周リード４の下面での樹脂バリの発生を防止することができ、基板との電気的接続を確実に行うことのできる信頼性の高い半導体パッケージの製造が可能な半導体パッケージの製造方法を実現することができる。
この例によると、内周リード４の位置を外周リード５の位置よりも下方に設定してモールド金型でクランプし封止することにより、内周リード４も下型１１ｂに確実に接触させることができるので、内周リード４の下面での樹脂バリの発生を防止することができ、基板との電気的接続を確実に行うことのできる信頼性の高い半導体パッケージの製造が可能な半導体パッケージの製造方法を実現することができる。
次に、樹脂バリの発生を防止することができる半導体パッケージの製造方法の第２の例を図３に示す。
図３は、内周リード４の下面に封止テープ２０を接触させた状態でモールド金型１１にセットし、加熱された封止樹脂７をモールド金型に投入して封止する例である。この封止テープ２０は、ポリイミド、ポリエチレンテレフタレート、ポリカーボネート等を主成分とする樹脂をベースとしたテープであり、樹脂封止後は容易に剥がすことができ、樹脂封止時の高温環境に耐性のあるものが用いられる。この封止テープ２０を用いると、樹脂封止時に、内周リード４の下面に封止樹脂が回りこむことを防ぐことができ、樹脂バリの発生を防止することができる。
なお、ここでは、内周リード４の下面のみに封止テープ２０を接触させて封止する場合について説明したが、封止テープ２０を内周リード４ばかりでなく外周リード５の下面にも接触させて封止してもよい。
この例によると、内周リード４の下面に封止テープ２０を接触させて樹脂封止を行うことにより、内周リード４の下面での樹脂バリの発生を防止することができ、基板との電気的接続を確実に行うことのできる信頼性の高い半導体パッケージの製造が可能な半導体パッケージの製造方法を実現することができる。
図３は、内周リード４の下面に封止テープ２０を接触させた状態でモールド金型１１にセットし、加熱された封止樹脂７をモールド金型に投入して封止する例である。この封止テープ２０は、ポリイミド、ポリエチレンテレフタレート、ポリカーボネート等を主成分とする樹脂をベースとしたテープであり、樹脂封止後は容易に剥がすことができ、樹脂封止時の高温環境に耐性のあるものが用いられる。この封止テープ２０を用いると、樹脂封止時に、内周リード４の下面に封止樹脂が回りこむことを防ぐことができ、樹脂バリの発生を防止することができる。
なお、ここでは、内周リード４の下面のみに封止テープ２０を接触させて封止する場合について説明したが、封止テープ２０を内周リード４ばかりでなく外周リード５の下面にも接触させて封止してもよい。
この例によると、内周リード４の下面に封止テープ２０を接触させて樹脂封止を行うことにより、内周リード４の下面での樹脂バリの発生を防止することができ、基板との電気的接続を確実に行うことのできる信頼性の高い半導体パッケージの製造が可能な半導体パッケージの製造方法を実現することができる。
１…半導体パッケージ、２…半導体チップ、３…ステージ、４…内周リード、５…外周リード、６…金属細線、７…封止樹脂１１…モールド金型、２０…封止テープ
Claims (4)
- 半導体チップと、該半導体チップを支持するためのステージと、該ステージの周辺部に該ステージに一体形成された複数の内周リードと、該内周リードの外側であるパッケージ底面側外周部に、基板及び半導体チップとの電気的接続のために設けられた複数の外周リードと、前記ステージから外方に向けて伸びる吊リードと、を樹脂封止してなり、
前記内周リードの端部は、その上面が前記半導体チップ上のボンディングパッドと金属細線により電気的に接続されるとともに、その下面は基板との電気的接続のための外部電極となり、
外周リード及び内周リードの外部電極よりも上に前記ステージの下面があり、
ステージの半導体チップとの接触面よりも下に内周リードの上面があり、
前記パッケージ内の、内周リードの金属細線の接地点の高さと、外周リードの金属細線の接地点の高さが同じであることを特徴とする半導体パッケージ。 - 前記ステージの半導体チップとの接触面の面積が、前記半導体チップのステージ側の面積よりも小さいことを特徴とする請求項１に記載の半導体パッケージ。
- 前記内周リードの全てが同電位であることを特徴とする請求項１又は２に記載の半導体パッケージ。
- 前記内周リードは、前記外周リードよりもその厚さが厚く形成されていることを特徴とする請求項１〜３のいずれか一項に記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005294652A JP4055175B2 (ja) | 2005-10-07 | 2005-10-07 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005294652A JP4055175B2 (ja) | 2005-10-07 | 2005-10-07 | 半導体パッケージ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001115381A Division JP3953746B2 (ja) | 2001-04-13 | 2001-04-13 | 半導体パッケージ及び半導体パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006032989A JP2006032989A (ja) | 2006-02-02 |
| JP4055175B2 true JP4055175B2 (ja) | 2008-03-05 |
Family
ID=35898875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005294652A Expired - Fee Related JP4055175B2 (ja) | 2005-10-07 | 2005-10-07 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4055175B2 (ja) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS631335U (ja) * | 1986-06-20 | 1988-01-07 | ||
| JPH04267349A (ja) * | 1991-02-21 | 1992-09-22 | Nec Corp | 集積回路 |
| JP2915892B2 (ja) * | 1997-06-27 | 1999-07-05 | 松下電子工業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
| JP3947292B2 (ja) * | 1998-02-10 | 2007-07-18 | 大日本印刷株式会社 | 樹脂封止型半導体装置の製造方法 |
| JPH1174404A (ja) * | 1997-08-28 | 1999-03-16 | Nec Corp | ボールグリッドアレイ型半導体装置 |
| JPH11214606A (ja) * | 1998-01-29 | 1999-08-06 | Matsushita Electron Corp | 樹脂封止型半導体装置及びリードフレーム |
| JP2000299423A (ja) * | 1999-04-16 | 2000-10-24 | Hitachi Ltd | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 |
| JP3843654B2 (ja) * | 1999-09-01 | 2006-11-08 | 松下電器産業株式会社 | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
-
2005
- 2005-10-07 JP JP2005294652A patent/JP4055175B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006032989A (ja) | 2006-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3736516B2 (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| US7948068B2 (en) | Semiconductor device having a chip mounting portion and a plurality of suspending leads supporting the chip mounting portion and each suspension lead having a bent portion | |
| WO2004004005A1 (ja) | 半導体装置およびその製造方法 | |
| WO2001003186A9 (en) | Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device | |
| JP4525277B2 (ja) | 半導体装置 | |
| US6642082B2 (en) | Method for manufacturing a resin-sealed semiconductor device | |
| US7851902B2 (en) | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device | |
| KR20020066483A (ko) | 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조 | |
| JP2004095818A (ja) | リードフレームならびにそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP4203925B2 (ja) | 樹脂封止型半導体装置 | |
| JP2009094189A (ja) | コネクタ付き半導体パッケージ | |
| JP3953746B2 (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP4055175B2 (ja) | 半導体パッケージ | |
| KR100422608B1 (ko) | 적층칩패키지 | |
| JP4849802B2 (ja) | 半導体装置 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JP2005311099A (ja) | 半導体装置及びその製造方法 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| KR20080084075A (ko) | 적층 반도체 패키지 | |
| JP2000183269A (ja) | Ｂｇａ型樹脂封止半導体装置 | |
| JP2006019652A (ja) | 半導体装置 | |
| JP2005150294A (ja) | 半導体装置およびその製造方法 | |
| JP2004200719A (ja) | 半導体装置 | |
| JP2005109007A (ja) | 半導体装置およびその製造方法 | |
| JP2001358279A (ja) | 半導体装置及びリードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071129 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |